本申請涉及存儲器，尤其涉及一種存儲器的操作方法、存儲器、存儲器系統(tǒng)及電子系統(tǒng)。

背景技術：

1、目前三維nand閃存存儲器通常采用增量步進脈沖編程(ispp，incremental?steppulse?programming)的方式進行編程。具體地，依次使用多個逐步增加的脈沖編程電壓對存儲器的存儲單元進行編程，并且每一個編程過程可以包括編程操作和驗證操作，其中，驗證操作在編程操作后面執(zhí)行，也即：在每次對存儲單元執(zhí)行完編程操作后使用驗證電壓來對這些存儲單元進行驗證。

技術實現(xiàn)思路

1、本申請實施例提供一種存儲器的操作方法、存儲器、存儲器系統(tǒng)及電子系統(tǒng)。

2、第一方面，本申請實施例提供一種存儲器的操作方法，所述存儲器包括頁緩沖器，所述頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；所述存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；所述操作方法包括：

3、根據(jù)所述感測節(jié)點的第一電位，存儲第一驗證信息到所述第一感測電路；

4、將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點；所述初始驗證信息包括所述多個編程態(tài)中已驗證編程態(tài)對應的驗證信息；

5、將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路，并對所述第一感測電路進行清除操作；

6、根據(jù)所述感測節(jié)點的第二電位，存儲第二驗證信息或所述初始驗證信息到所述第一感測電路；

7、其中，所述第一驗證信息對應的所述感測節(jié)點的第一電位大于所述第二驗證信息對應的所述感測節(jié)點的第二電位。

8、第二方面，本申請實施例還提供一種存儲器的操作方法，所述存儲器包括頁緩沖器，所述頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；所述存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；所述操作方法包括：

9、在所述存儲器的驗證操作的第一次感測階段，鎖存第一驗證信息到所述第一感測電路；

10、將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點；所述初始驗證信息包括所述存儲器包含的多個編程態(tài)中已驗證編程態(tài)對應的驗證信息；

11、開啟所述第一感測電路與所述動態(tài)存儲電路之間的傳輸通道，將所述第一驗證信息傳輸?shù)剿鰟討B(tài)存儲電路；并對所述第一感測電路進行清除操作；

12、在所述驗證操作的第二次感測階段，鎖存第二驗證信息到所述第一感測電路；

13、其中，所述第一驗證信息對應的所述感測節(jié)點的第一電位大于所述第二驗證信息對應的所述感測節(jié)點的第二電位。

14、第三方面，本申請實施例提供一種存儲器，包括：

15、存儲陣列；所述存儲陣列包含的存儲單元被配置為存儲多個編程態(tài)中的一個；

16、與所述存儲陣列耦接的多個頁緩沖器；每一個頁緩沖器包括：與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；

17、及與所述存儲陣列和所述多個頁緩沖器耦接的控制邏輯電路；其中，

18、所述控制邏輯電路，被配置為：根據(jù)所述感測節(jié)點的第一電位，存儲第一驗證信息到所述第一感測電路；將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點；所述初始驗證信息包括所述多個編程態(tài)中已驗證編程態(tài)對應的驗證信息；將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路，并對所述第一感測電路進行清除操作；根據(jù)所述感測節(jié)點的第二電位，存儲第二驗證信息或所述初始驗證信息到所述第一感測電路；其中，所述第一驗證信息對應的所述感測節(jié)點的第一電位大于所述第二驗證信息對應的所述感測節(jié)點的第二電位。

19、第四方面，本申請實施例還提供一種存儲器系統(tǒng)，包括：一個或多個前述的所述的存儲器及與所述存儲器耦接且用于控制所述存儲器的存儲器控制器。

20、第五方面，本申請實施例還提供一種電子系統(tǒng)，包括：前述的所述的存儲器系統(tǒng)及與所述存儲器系統(tǒng)耦接的主機。

21、本申請實施例提供一種存儲器的操作方法、存儲器、存儲器系統(tǒng)及電子。其中，所述存儲器包括頁緩沖器，所述頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；所述存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；所述操作方法包括：根據(jù)所述感測節(jié)點的第一電位，存儲第一驗證信息到所述第一感測電路；將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點；所述初始驗證信息包括所述多個編程態(tài)中已驗證編程態(tài)對應的驗證信息；將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路，并對所述第一感測電路進行清除操作；根據(jù)所述感測節(jié)點的第二電位，存儲第二驗證信息或所述初始驗證信息到所述第一感測電路；其中，所述第一驗證信息對應的所述感測節(jié)點的第一電位大于所述第二驗證信息對應的所述感測節(jié)點的第二電位。本申請實施例提供的操作方法通過將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點，并且將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路，并對所述第一感測電路進行清除操作，進而使得第一感測電路能夠在不同時間感測第一驗證信息和第二驗證信息，從而可以實現(xiàn)在同一驗證電壓下僅作一次完整的感測就能夠完成對存儲器的存儲單元的4bl(bit?line)方案的編程驗證操作。

技術特征：

1.一種存儲器的操作方法，其特征在于，所述存儲器包括頁緩沖器，所述頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；所述存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；所述操作方法包括：

2.根據(jù)權利要求1所述的操作方法，其特征在于，所述頁緩沖器還包括與所述感測節(jié)點耦接的第二感測電路；所述操作方法還包括：

3.根據(jù)權利要求1所述的操作方法，其特征在于，所述多個編程態(tài)中處于待驗證編程態(tài)的第一存儲單元或處于已驗證編程態(tài)中驗證失敗的第二存儲單元對應的所述動態(tài)存儲電路處于初始狀態(tài)。

4.根據(jù)權利要求3所述的操作方法，其特征在于，所述將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點，包括：

5.根據(jù)權利要求1所述的操作方法，其特征在于，所述將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路，包括：

6.根據(jù)權利要求1所述的操作方法，其特征在于，所述對所述第一感測電路進行清除操作，包括：

7.根據(jù)權利要求2所述的操作方法，其特征在于，所述頁緩沖器還包括至少一個數(shù)據(jù)鎖存電路；在所述根據(jù)所述感測節(jié)點的第一電位，存儲第一驗證信息到所述第一感測電路之前，所述操作方法還包括：

8.根據(jù)權利要求7所述的操作方法，其特征在于，所述操作方法還包括：

9.根據(jù)權利要求8所述的操作方法，其特征在于，所述操作方法還包括：

10.根據(jù)權利要求9所述的操作方法，其特征在于，所述操作方法還包括：

11.根據(jù)權利要求10所述的操作方法，其特征在于，所述操作方法還包括：

12.根據(jù)權利要求2所述的操作方法，其特征在于，所述存儲器的編程包括至少一輪編程循環(huán)；所述編程循環(huán)包括：編程操作和驗證操作；所述操作方法還包括：

13.一種存儲器的操作方法，其特征在于，所述存儲器包括頁緩沖器，所述頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與所述第一感測電路耦接的動態(tài)存儲電路；所述存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；所述操作方法包括：

14.根據(jù)權利要求13所述的操作方法，其特征在于，所述頁緩沖器還包括：與所述感測節(jié)點耦接的第二感測電路；所述操作方法還包括：

15.根據(jù)權利要求14所述的操作方法，其特征在于，所述頁緩沖器還包括至少一個數(shù)據(jù)鎖存電路；在所述存儲器的驗證操作的第一次感測階段前，所述操作方法還包括：預充電階段和第一放電階段，其中；

16.根據(jù)權利要求15所述的操作方法，其特征在于，所述鎖存第一驗證信息到所述第一感測電路，包括：

17.根據(jù)權利要求16所述的操作方法，其特征在于，在所述存儲器的驗證操作的第二次感測階段前，所述操作方法還包括：第二放電階段；其中，在所述第二放電階段，使所述感測節(jié)點從所述第一電位開始放電，經(jīng)過第二預設時長，暫停對所述感測節(jié)點放電；

18.根據(jù)權利要求17所述的操作方法，其特征在于，所述操作方法還包括：

19.根據(jù)權利要求15所述的操作方法，其特征在于，在所述驗證操作的第三次感測階段后，所述操作方法還包括：

20.根據(jù)權利要求19所述的操作方法，其特征在于，

21.根據(jù)權利要求19所述的操作方法，其特征在于，在所述驗證操作的第三次感測階段后，所述操作方法還包括：

22.根據(jù)權利要求14所述的操作方法，其特征在于，所述存儲器的編程包括至少一輪編程循環(huán)；所述編程循環(huán)包括：編程操作和驗證操作；在所述驗證操作前，所述操作方法還包括：對所述第一感測電路和所述動態(tài)存儲電路進行清除操作。

23.根據(jù)權利要求15所述的操作方法，其特征在于，所述頁緩存器還包括串聯(lián)的第一晶體管和第二晶體管；其中，所述第一晶體管的一端與電源正端連接；所述第二晶體管的一端與所述感測節(jié)點連接；所述將所述動態(tài)存儲電路中的初始驗證信息傳輸?shù)剿龈袦y節(jié)點，包括：

24.一種存儲器，其特征在于，包括：

25.根據(jù)權利要求24所述的存儲器，其特征在于，所述頁緩沖器還包括：與所述感測節(jié)點耦接的第二感測電路；

26.根據(jù)權利要求25所述的存儲器，其特征在于，所述頁緩沖器還包括至少一個數(shù)據(jù)鎖存電路；所述控制邏輯電路，還被配置為：根據(jù)所述至少一個數(shù)據(jù)鎖存電路中的數(shù)據(jù)信息和所述動態(tài)存儲電路中的所述初始驗證信息獲得選中操作信息；所述選中操作信息用于選擇所述多個編程態(tài)中處于待驗證編程態(tài)的第一存儲單元或處于已驗證編程態(tài)中驗證失敗的第二存儲單元；將所述選中操作信息存儲在所述第二感測電路中；根據(jù)所述選中操作信息對所述第一存儲單元和所述第二存儲單元對應的所述感測節(jié)點預充電至預設初始電壓。

27.根據(jù)權利要求26所述的存儲器，其特征在于，所述頁緩存器還包括串聯(lián)的第一晶體管和第二晶體管；

28.根據(jù)權利要求27所述的存儲器，其特征在于，所述頁緩沖器還包括：傳輸開關；所述傳輸開關，被配置為：響應于所述控制邏輯電路發(fā)送的第二傳輸信號，將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路。

29.根據(jù)權利要求28所述的存儲器，其特征在于，所述頁緩沖器還包括預充電電路；所述控制邏輯電路，還被配置為：根據(jù)所述至少一個數(shù)據(jù)鎖存電路中的數(shù)據(jù)信息和所述動態(tài)存儲電路中存儲的初始驗證信息獲得選中操作信息；鎖存所述選中操作信息到所述第二感測電路；生成預充電信號；

30.根據(jù)權利要求29所述的存儲器，其特征在于，所述頁緩沖器還包括：放電電路；

31.根據(jù)權利要求25所述的存儲器，其特征在于，所述第一感測電路包括用于存儲第一驗證信息的第一鎖存器；所述第二感測電路包括用于存儲第三驗證信息的第二鎖存器；所述動態(tài)存儲電路包括用于存儲第二驗證信息的動態(tài)鎖存器。

32.根據(jù)權利要求26所述的存儲器，其特征在于，所述控制邏輯電路，還被配置為：在基于所述第一驗證信息、所述第二驗證信息及所述第三驗證信息對與所述第一存儲單元耦接的位線施加不同的位線電壓后，判斷所述待驗證編程態(tài)是否為所述多個編程態(tài)中的最后一個編程態(tài)；若判定所述待驗證編程態(tài)不是最后一個編程態(tài)，控制所述第一感測電路和所述動態(tài)存儲電路執(zhí)行交換操作，使所述第二驗證信息存儲在所述動態(tài)存儲電路中，所述第一驗證信息存儲在所述第一感測電路中。

33.根據(jù)權利要求25所述的存儲器，其特征在于，在所述將所述第一驗證信息從所述第一感測電路中傳輸?shù)剿鰟討B(tài)存儲電路后，所述第一感測電路，還被配置為：響應于所述控制邏輯電路發(fā)送的清除信號，對所述第一感測電路進行復位，使所述第一感測電路恢復至初始狀態(tài)。

34.一種存儲器系統(tǒng)，其特征在于，包括：一個或多個權利要求24至33任一項所述的存儲器及與所述存儲器耦接且用于控制所述存儲器的存儲器控制器。

35.一種電子系統(tǒng)，其特征在于，包括：權利要求34所述的存儲器系統(tǒng)及與所述存儲器系統(tǒng)耦接的主機。

技術總結
本申請實施例公開一種存儲器的操作方法、存儲器、存儲器系統(tǒng)及電子系統(tǒng)。其中，該存儲器包括頁緩沖器，該頁緩沖器包括與感測節(jié)點耦接的第一感測電路及與該第一感測電路耦接的動態(tài)存儲電路；該存儲器包含的存儲單元被配置為存儲多個編程態(tài)中的一個；該操作方法包括：根據(jù)所述感測節(jié)點的第一電位，存儲第一驗證信息到所述第一感測電路；將該動態(tài)存儲電路中的初始驗證信息傳輸?shù)礁袦y節(jié)點；將第一驗證信息從第一感測電路中傳輸?shù)絼討B(tài)存儲電路，并對第一感測電路進行清除操作；根據(jù)感測節(jié)點的第二電位，存儲第二驗證信息或初始驗證信息到第一感測電路。

技術研發(fā)人員：朱致玖
受保護的技術使用者：長江存儲科技有限責任公司
技術研發(fā)日：
技術公布日：2025/1/9