本申請(qǐng)的實(shí)施例涉及電子器件，特別涉及一種半導(dǎo)體器件及存儲(chǔ)系統(tǒng)。

背景技術(shù)：

1、隨著半導(dǎo)體器件的發(fā)展，隨之制造的存儲(chǔ)器的層數(shù)也越來(lái)越多。多層級(jí)的存儲(chǔ)器在使用過(guò)程中，容易受到內(nèi)部布局的影響導(dǎo)致存儲(chǔ)器的數(shù)據(jù)傳輸速率和存儲(chǔ)效率無(wú)法滿足更高的存儲(chǔ)需求。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)的實(shí)施例提供一種半導(dǎo)體器件及存儲(chǔ)系統(tǒng)，以解決現(xiàn)有技術(shù)中存儲(chǔ)器的層數(shù)在增加后無(wú)法滿足更高的存儲(chǔ)需求的技術(shù)問(wèn)題。

2、為了解決上述技術(shù)問(wèn)題，本申請(qǐng)的實(shí)施例公開(kāi)了如下技術(shù)方案：

3、第一方面，本申請(qǐng)實(shí)施例提供了一種半導(dǎo)體器件，包括：

4、至少兩個(gè)存儲(chǔ)隊(duì)列，所述至少兩個(gè)存儲(chǔ)隊(duì)列沿第一方向y排列，所述存儲(chǔ)隊(duì)列包括多個(gè)存儲(chǔ)區(qū)塊，所述多個(gè)存儲(chǔ)區(qū)塊沿第二方向x排列；

5、字線，所述字線沿所述第二方向延伸并與多個(gè)所述存儲(chǔ)區(qū)塊連接；

6、位線，所述位線沿所述第一方向延伸并與一個(gè)所述存儲(chǔ)區(qū)塊連接；

7、其中，所述第一方向y與所述第二方向x相交。

8、結(jié)合第一方面，所有所述存儲(chǔ)區(qū)塊沿所述第一方向的尺寸之和與一個(gè)所述存儲(chǔ)區(qū)塊沿所述第一方向的尺寸的比值為1～32。

9、結(jié)合第一方面，所有所述位線沿所述第一方向的尺寸之和與一條所述位線沿所述第一方向的尺寸的比值為1～16。

10、結(jié)合第一方面，所述多個(gè)存儲(chǔ)區(qū)塊沿所述第一方向具有相同或不同的尺寸。

11、結(jié)合第一方面，所述位線具有多條，每個(gè)所述存儲(chǔ)區(qū)塊上均連接有多條所述位線，所述位線上連接有位點(diǎn)。

12、結(jié)合第一方面，所述位點(diǎn)具有多個(gè)，一個(gè)所述位點(diǎn)連接一條所述位線，或者，一個(gè)所述位點(diǎn)連接多條所述位線，其中，多條所述位線連接于一個(gè)所述存儲(chǔ)區(qū)塊，或者，多條所述位線連接于不同所述存儲(chǔ)區(qū)塊。

13、結(jié)合第一方面，所述位點(diǎn)具有多個(gè)，一個(gè)所述位點(diǎn)上連接有一個(gè)感測(cè)放大器，或者，多個(gè)所述位點(diǎn)連接一個(gè)感測(cè)放大器。

14、第二方面，本申請(qǐng)實(shí)施例提供了一種半導(dǎo)體器件，包括：

15、至少兩個(gè)存儲(chǔ)隊(duì)列，所述至少兩個(gè)存儲(chǔ)隊(duì)列沿第一方向排列，所述存儲(chǔ)隊(duì)列包括多個(gè)存儲(chǔ)區(qū)塊，所述多個(gè)存儲(chǔ)區(qū)塊沿第二方向排列；

16、字線，所述字線沿所述第二方向延伸并與多個(gè)所述存儲(chǔ)區(qū)塊連接；

17、位線，所述位線沿所述第一方向延伸并與一個(gè)所述存儲(chǔ)區(qū)塊連接，所述位線設(shè)有位點(diǎn)；以及

18、感測(cè)放大器，所述感測(cè)放大器與所述位線連接；

19、其中，所述第一方向y與所述第二方向x相交。

20、結(jié)合第二方面，所述存儲(chǔ)隊(duì)列位于第一半導(dǎo)體結(jié)構(gòu)中，所述感測(cè)放大器位于第二半導(dǎo)體結(jié)構(gòu)中，所述第一半導(dǎo)體結(jié)構(gòu)與所述第二半導(dǎo)體結(jié)構(gòu)鍵合連接。

21、結(jié)合第二方面，所述存儲(chǔ)隊(duì)列和所述感測(cè)放大器位于同一個(gè)半導(dǎo)體結(jié)構(gòu)中，所述感測(cè)放大器通過(guò)位點(diǎn)與所述位線連接。

22、結(jié)合第二方面，一個(gè)所述存儲(chǔ)區(qū)塊中的多條所述位線與一個(gè)所述感測(cè)放大器連接。

23、結(jié)合第二方面，同一所述存儲(chǔ)隊(duì)列中的多個(gè)所述存儲(chǔ)區(qū)塊中的各一條所述位線與一個(gè)所述感測(cè)放大器連接；或者

24、相鄰所述存儲(chǔ)隊(duì)列中的多個(gè)所述存儲(chǔ)區(qū)塊中的所述位線與一個(gè)所述感測(cè)放大器連接。

25、結(jié)合第二方面，所述存儲(chǔ)區(qū)塊包括存儲(chǔ)區(qū)與連接區(qū)，所述連接區(qū)位于所述存儲(chǔ)區(qū)的一側(cè)，所述位點(diǎn)設(shè)于所述連接區(qū)。

26、結(jié)合第二方面，還包括間隔結(jié)構(gòu)，所述間隔結(jié)構(gòu)沿所述第二方向x延伸，所述間隔結(jié)構(gòu)位于所述存儲(chǔ)區(qū)塊之間。

27、結(jié)合第二方面，所述存儲(chǔ)區(qū)塊包括陣列排布的存儲(chǔ)單元，所述存儲(chǔ)單元包括一個(gè)晶體管以及在第三方向z上與所述晶體管連接的電容。

28、第三方面，本申請(qǐng)實(shí)施例提供了一種存儲(chǔ)器系統(tǒng)，包括：

29、如第一方面或第二方面任一項(xiàng)所述的半導(dǎo)體器件；以及

30、控制器，所述控制器與所述半導(dǎo)體器件電連接，用于控制所述半導(dǎo)體器件存儲(chǔ)數(shù)據(jù)。

31、上述技術(shù)方案中的一個(gè)技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果：

32、與現(xiàn)有技術(shù)相比，本申請(qǐng)實(shí)施例提供了一種半導(dǎo)體器件，包括：至少兩個(gè)存儲(chǔ)隊(duì)列，至少兩個(gè)存儲(chǔ)隊(duì)列沿第一方向y排列，存儲(chǔ)隊(duì)列包括多個(gè)存儲(chǔ)區(qū)塊，多個(gè)存儲(chǔ)區(qū)塊沿第二方向x排列；字線，字線沿第二方向x延伸并與多個(gè)存儲(chǔ)區(qū)塊連接；位線，位線沿第一方向延伸并與一個(gè)存儲(chǔ)區(qū)塊連接；其中，第一方向y與第二方向x相交。本申請(qǐng)將存儲(chǔ)隊(duì)列劃分為多個(gè)存儲(chǔ)區(qū)塊，同時(shí)縮短了每條字線的長(zhǎng)度，從而降低了數(shù)據(jù)傳輸過(guò)程中的阻抗，從而提高了數(shù)據(jù)傳輸?shù)男省?/p>

33、本申請(qǐng)實(shí)施例還提供了一種半導(dǎo)體器件，包括：至少兩個(gè)存儲(chǔ)隊(duì)列，至少兩個(gè)存儲(chǔ)隊(duì)列沿第一方向排列，存儲(chǔ)隊(duì)列包括多個(gè)存儲(chǔ)區(qū)塊，多個(gè)存儲(chǔ)區(qū)塊沿第二方向x排列；字線，字線沿第二方向x延伸并與多個(gè)存儲(chǔ)區(qū)塊連接；位線，位線沿第一方向延伸并與一個(gè)存儲(chǔ)區(qū)塊連接，位線設(shè)有位點(diǎn)；以及感測(cè)放大器，感測(cè)放大器與位線連接；其中，第一方向y與第二方向x相交。本申請(qǐng)將存儲(chǔ)隊(duì)列劃分為多個(gè)存儲(chǔ)區(qū)塊，同時(shí)縮短了每條字線的長(zhǎng)度，從而降低了數(shù)據(jù)傳輸過(guò)程中的阻抗，從而提高了數(shù)據(jù)傳輸?shù)男?，并且位線連接了感測(cè)放大器，提高了存儲(chǔ)隊(duì)列存儲(chǔ)數(shù)據(jù)時(shí)的操作并行度，進(jìn)而提高了數(shù)據(jù)存儲(chǔ)的效率。

技術(shù)特征：

1.一種半導(dǎo)體器件，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所有所述存儲(chǔ)區(qū)塊沿所述第一方向的尺寸之和與一個(gè)所述存儲(chǔ)區(qū)塊沿所述第一方向的尺寸的比值為1～32。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，所有所述位線沿所述第一方向的尺寸之和與一條所述位線沿所述第一方向的尺寸的比值為1～16。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述多個(gè)存儲(chǔ)區(qū)塊沿所述第一方向具有相同或不同的尺寸。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述位線具有多條，每個(gè)所述存儲(chǔ)區(qū)塊上均連接有多條所述位線，所述位線上連接有位點(diǎn)。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，所述位點(diǎn)具有多個(gè)，一個(gè)所述位點(diǎn)連接一條所述位線，或者，一個(gè)所述位點(diǎn)連接多條所述位線，其中，多條所述位線連接于一個(gè)所述存儲(chǔ)區(qū)塊，或者，多條所述位線連接于不同所述存儲(chǔ)區(qū)塊。

7.根據(jù)權(quán)利要求5或6所述的半導(dǎo)體器件，其特征在于，所述位點(diǎn)具有多個(gè)，一個(gè)所述位點(diǎn)上連接有一個(gè)感測(cè)放大器，或者，多個(gè)所述位點(diǎn)連接一個(gè)感測(cè)放大器。

8.一種半導(dǎo)體器件，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)隊(duì)列位于第一半導(dǎo)體結(jié)構(gòu)中，所述感測(cè)放大器位于第二半導(dǎo)體結(jié)構(gòu)中，所述第一半導(dǎo)體結(jié)構(gòu)與所述第二半導(dǎo)體結(jié)構(gòu)鍵合連接。

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)隊(duì)列和所述感測(cè)放大器位于同一個(gè)半導(dǎo)體結(jié)構(gòu)中，所述感測(cè)放大器通過(guò)位點(diǎn)與所述位線連接。

11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，一個(gè)所述存儲(chǔ)區(qū)塊中的多條所述位線與一個(gè)所述感測(cè)放大器連接。

12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，同一所述存儲(chǔ)隊(duì)列中的多個(gè)所述存儲(chǔ)區(qū)塊中的各一條所述位線與一個(gè)所述感測(cè)放大器連接；或者

13.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)區(qū)塊包括存儲(chǔ)區(qū)與連接區(qū)，所述連接區(qū)位于所述存儲(chǔ)區(qū)的一側(cè)，所述位點(diǎn)設(shè)于所述連接區(qū)。

14.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，還包括間隔結(jié)構(gòu)，所述間隔結(jié)構(gòu)沿所述第二方向延伸，所述間隔結(jié)構(gòu)位于所述存儲(chǔ)區(qū)塊之間。

15.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)區(qū)塊包括陣列排布的存儲(chǔ)單元，所述存儲(chǔ)單元包括一個(gè)晶體管以及在第三方向(z)上與所述晶體管連接的電容。

16.一種存儲(chǔ)系統(tǒng)，其特征在于，包括：

技術(shù)總結(jié)
本申請(qǐng)公開(kāi)了一種半導(dǎo)體器件及存儲(chǔ)系統(tǒng)，包括：至少兩個(gè)存儲(chǔ)隊(duì)列，至少兩個(gè)存儲(chǔ)隊(duì)列沿第一方向Y排列，存儲(chǔ)隊(duì)列包括多個(gè)存儲(chǔ)區(qū)塊，多個(gè)存儲(chǔ)區(qū)塊沿第二方向X排列；字線，字線沿第二方向X延伸并與多個(gè)存儲(chǔ)區(qū)塊連接；位線，位線沿第一方向延伸并與一個(gè)存儲(chǔ)區(qū)塊連接；其中，第一方向Y與第二方向X相交。本申請(qǐng)將存儲(chǔ)隊(duì)列劃分為多個(gè)存儲(chǔ)區(qū)塊，同時(shí)縮短了每條字線的長(zhǎng)度，從而降低了數(shù)據(jù)傳輸過(guò)程中的阻抗，從而提高了數(shù)據(jù)傳輸?shù)男省?br/>
技術(shù)研發(fā)人員：楊濤,趙冬雪,周文犀,夏志良,霍宗亮
受保護(hù)的技術(shù)使用者：長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9