本文描述的實(shí)施例與存儲(chǔ)器電路有關(guān)。一些實(shí)施例涉及動(dòng)態(tài)鎖存器。

背景技術(shù)：

1、鎖存器被廣泛使用在許多電子設(shè)備或系統(tǒng)中，例如計(jì)算機(jī)、平板設(shè)備、蜂窩電話以及物聯(lián)網(wǎng)(internet?of?things，iot)。鎖存器是用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器電路。不同類型的鎖存器包括動(dòng)態(tài)鎖存器和靜態(tài)鎖存器。這些鎖存器以電荷形式存儲(chǔ)數(shù)據(jù)。與典型的動(dòng)態(tài)鎖存器相比，典型的靜態(tài)鎖存器可以在相對(duì)較長(zhǎng)的時(shí)間間隔內(nèi)保持所存儲(chǔ)數(shù)據(jù)的值。在典型的靜態(tài)鎖存器中，只要向靜態(tài)鎖存器提供電力，反映所存儲(chǔ)的數(shù)據(jù)的值的電荷就能保持相對(duì)不變。與典型的靜態(tài)鎖存器相比，典型的動(dòng)態(tài)鎖存器可以按更高的速度操作。然而，典型的動(dòng)態(tài)鎖存器只能在較短的時(shí)間間隔內(nèi)保持(反映所存儲(chǔ)的數(shù)據(jù)的值的)電荷。因此，包含動(dòng)態(tài)鎖存器的設(shè)備經(jīng)常會(huì)有刷新周期(刷新操作)，以周期性地刷新(例如，更新)動(dòng)態(tài)鎖存器中的電荷存儲(chǔ)，以使得存儲(chǔ)的數(shù)據(jù)在特定(預(yù)定)的時(shí)間間隔中保持有效。靜態(tài)鎖存器可以用來(lái)代替動(dòng)態(tài)鎖存器，以避免刷新周期。然而，靜態(tài)鎖存器的尺寸通常比動(dòng)態(tài)鎖存器大。較大的尺寸可能導(dǎo)致靜態(tài)鎖存器比動(dòng)態(tài)鎖存器消耗更多的功率。從而，在操作速度、設(shè)備面積、功率消耗或這些因素的組合是設(shè)備主要關(guān)注點(diǎn)的設(shè)備中，動(dòng)態(tài)鎖存器通常比靜態(tài)鎖存器更優(yōu)選。隨著技術(shù)的進(jìn)步，一些動(dòng)態(tài)鎖存器的尺寸可以極小。在一定的小尺寸下，在形成動(dòng)態(tài)鎖存器的晶體管處可能會(huì)發(fā)生電荷泄漏。電荷泄漏可導(dǎo)致動(dòng)態(tài)鎖存器中存儲(chǔ)的數(shù)據(jù)變得無(wú)效。在泄漏電荷導(dǎo)致存儲(chǔ)的數(shù)據(jù)變得無(wú)效之前，可以使用較高的刷新率來(lái)保持存儲(chǔ)的數(shù)據(jù)有效。然而，較高的刷新率可能不適合于一些設(shè)備。另外，較高的刷新率會(huì)導(dǎo)致功率消耗增大。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)的一方面提供了一種裝置。該裝置包括：鎖存器的輸入級(jí)，用來(lái)接收輸入數(shù)據(jù)信息和時(shí)鐘信息；耦合到輸入級(jí)的存儲(chǔ)器節(jié)點(diǎn)，用來(lái)存儲(chǔ)基于輸入數(shù)據(jù)信息的數(shù)據(jù)信息；耦合到存儲(chǔ)器節(jié)點(diǎn)的鎖存器的輸出級(jí)，該輸出級(jí)包括輸出節(jié)點(diǎn)，用來(lái)基于存儲(chǔ)在存儲(chǔ)器節(jié)點(diǎn)處的數(shù)據(jù)信息提供輸出數(shù)據(jù)信息；第一電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和輸入級(jí)中的第一節(jié)點(diǎn)之間提供第一電路路徑；以及第二電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和輸入級(jí)中的第二節(jié)點(diǎn)之間提供第二電路路徑。

2、本公開(kāi)的另一方面提供了一種裝置。該裝置包括：鎖存器的輸入級(jí)，用來(lái)接收輸入數(shù)據(jù)信息和時(shí)鐘信息，輸入級(jí)耦合到第一供電節(jié)點(diǎn)和第二供電節(jié)點(diǎn)；耦合到輸入級(jí)的存儲(chǔ)器節(jié)點(diǎn)，用來(lái)存儲(chǔ)基于輸入數(shù)據(jù)信息的數(shù)據(jù)信息；耦合到存儲(chǔ)器節(jié)點(diǎn)的鎖存器的輸出級(jí)，該輸出級(jí)包括輸出節(jié)點(diǎn)，用來(lái)基于存儲(chǔ)在存儲(chǔ)器節(jié)點(diǎn)處的數(shù)據(jù)信息提供輸出數(shù)據(jù)信息；第一電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和第一供電節(jié)點(diǎn)之間提供第一電路路徑；第二電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和第二供電節(jié)點(diǎn)之間提供第二電路路徑；以及第三電路，用來(lái)基于存儲(chǔ)在存儲(chǔ)器節(jié)點(diǎn)處的信息向第一電路和第二電路提供控制信息。

3、本公開(kāi)的另一方面提供了一種方法。該方法包括：在動(dòng)態(tài)鎖存器的第一狀態(tài)期間，在動(dòng)態(tài)鎖存器的數(shù)據(jù)輸入節(jié)點(diǎn)處接收輸入數(shù)據(jù)信息；在第一狀態(tài)期間，在動(dòng)態(tài)鎖存器的節(jié)點(diǎn)處存儲(chǔ)數(shù)據(jù)信息，節(jié)點(diǎn)處的數(shù)據(jù)信息的值是基于輸入數(shù)據(jù)信息的值的；并且在動(dòng)態(tài)鎖存器的第二狀態(tài)期間，激活耦合在節(jié)點(diǎn)和供電節(jié)點(diǎn)之間的電路路徑。

技術(shù)特征：

1.一種裝置，包括：

2.如權(quán)利要求1所述的裝置，其中，所述輸入級(jí)包括彼此串聯(lián)耦合在第一供電節(jié)點(diǎn)和第二供電節(jié)點(diǎn)之間的晶體管，所述晶體管包括各自的柵極，并且所述晶體管的柵極中的至少一者用來(lái)接收所述輸入數(shù)據(jù)信息。

3.如權(quán)利要求2所述的裝置，其中，所述晶體管的柵極中的至少一者用來(lái)接收所述時(shí)鐘信息。

4.如權(quán)利要求2所述的裝置，其中：

5.如權(quán)利要求2所述的裝置，其中：

6.如權(quán)利要求1所述的裝置，其中，所述輸入級(jí)包括：

7.如權(quán)利要求1所述的裝置，其中，所述輸入級(jí)包括：

8.如權(quán)利要求1所述的裝置，其中，所述裝置包括電路，該電路包括時(shí)鐘分發(fā)網(wǎng)絡(luò)和數(shù)據(jù)路徑中的至少一者，并且其中，所述鎖存器是動(dòng)態(tài)鎖存器，并且所述時(shí)鐘分發(fā)網(wǎng)絡(luò)和數(shù)據(jù)路徑中的至少一者包括所述動(dòng)態(tài)鎖存器。

9.如權(quán)利要求1所述的裝置，其中，所述裝置包括處理器，所述處理器包括所述輸入級(jí)、所述存儲(chǔ)器節(jié)點(diǎn)、所述輸出級(jí)、所述第一電路、以及所述第二電路。

10.一種裝置，包括：

11.如權(quán)利要求10所述的裝置，其中：

12.如權(quán)利要求10所述的裝置，其中：

13.如權(quán)利要求10所述的裝置，其中：

14.如權(quán)利要求10所述的裝置，其中：

15.如權(quán)利要求10所述的裝置，其中，所述輸入級(jí)包括：

16.如權(quán)利要求10所述的裝置，還包括連接器，以及耦合到所述連接器的集成電路(ic)芯片，所述ic芯片包括所述輸入級(jí)、所述存儲(chǔ)器節(jié)點(diǎn)、所述輸出級(jí)、所述第一電路、所述第二電路、以及所述第三電路，其中，所述連接器符合以下各項(xiàng)中的至少一項(xiàng)：通用串行總線(usb)、高清晰度多媒體接口(hdmi)、thunderbolt、快速外圍組件互連(pcie)、以及以太網(wǎng)規(guī)范。

17.一種方法，包括：

18.如權(quán)利要求17所述的方法，其中，激活所述電路路徑包括接通所述電路路徑的晶體管；并且

19.如權(quán)利要求17所述的方法，其中，激活所述電路路徑包括接通所述電路路徑的p型晶體管。

20.如權(quán)利要求17所述的方法，其中，激活所述電路路徑包括接通所述電路路徑的n型晶體管。

技術(shù)總結(jié)
本公開(kāi)提供了泄漏補(bǔ)償?shù)膭?dòng)態(tài)鎖存器。一些實(shí)施例包括：鎖存器的輸入級(jí)，用來(lái)接收輸入數(shù)據(jù)信息和時(shí)鐘信息；耦合到輸入級(jí)的存儲(chǔ)器節(jié)點(diǎn)，用來(lái)存儲(chǔ)基于輸入數(shù)據(jù)信息的信息；耦合到存儲(chǔ)器節(jié)點(diǎn)的鎖存器的輸出級(jí)，該輸出級(jí)包括輸出節(jié)點(diǎn)，用來(lái)基于存儲(chǔ)在存儲(chǔ)器節(jié)點(diǎn)處的信息提供輸出數(shù)據(jù)信息；第一電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和輸入級(jí)中的第一節(jié)點(diǎn)之間提供第一電路路徑；以及第二電路，用來(lái)在存儲(chǔ)器節(jié)點(diǎn)和輸入級(jí)中的第二節(jié)點(diǎn)之間提供第二電路路徑。

技術(shù)研發(fā)人員：加內(nèi)?！ぐ瑺?阿努帕瑪·A·塔普洛,阿南塔克里希南·龐尼萊斯·拉金德蘭
受保護(hù)的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2