本發(fā)明涉及半導(dǎo)體，特別是涉及一種提升芯片良率和可靠性的方法。

背景技術(shù)：

1、nord存儲單元耐久性與program(編程)深度直接相關(guān)。過度的編程操作會導(dǎo)致存儲單元晶體管分配變差，降低其持久性。

2、由于工藝偏差，wafer?to?wafer(晶圓和晶圓)/lot?to?lot(晶圓組和晶圓組)之間有編程特性差異，有些偏強，有些偏弱。采用統(tǒng)一的編程條件，會使得偏弱的損失良率，偏強的持久性變差。

3、請參閱圖1，目前的情況：一個平臺采用統(tǒng)一編程條件，不同產(chǎn)品之間需要調(diào)整工藝提良，可靠性也經(jīng)常會發(fā)生失效。

4、同時由于線上工藝控制范圍內(nèi)的變化，也會導(dǎo)致晶圓和晶圓/晶圓組和晶圓組編程特性不同。

5、為解決上述問題，需要提出一種新型的提升芯片良率和可靠性的方法。

技術(shù)實現(xiàn)思路

1、鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種提升芯片良率和可靠性的方法，用于解決現(xiàn)有技術(shù)中由于工藝偏差，存在編程特性差異，有些偏強，有些偏弱，采用統(tǒng)一的編程條件，會使得偏弱的損失良率，偏強的持久性變差的問題。

2、為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種提升芯片良率和可靠性的方法，包括：

3、步驟一、提供至少一個lot的晶圓，所述晶圓包括多個芯片，各個所述芯片上包含有多個包括閃存的存儲單元；

4、步驟二、進行晶圓接受測試，記錄每片所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓；

5、步驟三、把所述lot的編號、所述晶圓的編號以及對應(yīng)的所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓生成附加文件；

6、步驟四、進行良率測試和編程電壓調(diào)整：

7、將所述附加文件代入第一良率測試，在所述一良率測試中繼承所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓作為參數(shù)進入之后的所述編程電壓調(diào)整流程；

8、進行所述編程電壓調(diào)整流程；

9、進行第二良率測試，在所述第二良率測試中根據(jù)測試結(jié)果調(diào)整所述閾值電壓的調(diào)整公式。

10、優(yōu)選地，步驟二中還包括篩選符合標(biāo)準(zhǔn)的所述閾值電壓的步驟，并獲取篩選后的各所述編程狀態(tài)時的閾值電壓的平均值和標(biāo)準(zhǔn)差。

11、優(yōu)選地，步驟三中根據(jù)3-sigma法則判斷所述編程狀態(tài)時的閾值電壓是否符合標(biāo)準(zhǔn)。

12、優(yōu)選地，步驟三和步驟四之間還包括檢驗步驟：判斷晶圓接受測試的各測試值是否符合規(guī)格標(biāo)準(zhǔn)，以及判斷測試出現(xiàn)問題的部分是否檢查并處理；若否，則重新進行步驟二中的晶圓接受測試；若是，則進行步驟四中的所述第一良率測試。

13、優(yōu)選地，步驟四中的所述所述編程電壓調(diào)整流程和所述第二良率測試之間還包括檢驗步驟：判斷所述第一良率測試的各測試值是否符合規(guī)格標(biāo)準(zhǔn)，以及判斷測試出現(xiàn)問題的部分是否檢查并處理；若否，則重新進行步驟四中的所述第一良率測試和所述編程電壓調(diào)整流程；若是，則進行步驟四中的所述第二良率測試。

14、優(yōu)選地，步驟四中繼承的所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓以查表格的方法作為參數(shù)進入之后的所述編程電壓調(diào)整流程。

15、優(yōu)選地，步驟四中繼承的所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓以代入經(jīng)驗公式的方法作為參數(shù)進入之后的所述編程電壓調(diào)整流程。

16、優(yōu)選地，在所述第二良率測試之前，步驟四中的所述編程電壓調(diào)整流程中對位線編程電壓的調(diào)整包括：vblp＝default?value+權(quán)重*vtp，vblp為位線編程電壓，defaultvalue為平臺經(jīng)驗值，vtp為繼承的所述閾值電壓。

17、優(yōu)選地，在所述第二良率測試之后，步驟四中的所述編程電壓調(diào)整流程中對位線編程電壓的調(diào)整包括：vblp＝default?value+權(quán)重*vtp+權(quán)重*standardbin?fail，vblp為位線編程電壓，default?value為平臺經(jīng)驗值，vtp為繼承的所述閾值電壓，standardbinfail為當(dāng)前失效數(shù)量。

18、如上所述，本發(fā)明的提升芯片良率和可靠性的方法，具有以下有益效果：

19、本發(fā)明能夠根據(jù)工藝差異微調(diào)編程條件，以獲得最適合的工作條件，提升良率和可靠性。

技術(shù)特征：

1.一種提升芯片良率和可靠性的方法，其特征在于，至少包括：

2.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：步驟二中還包括篩選符合標(biāo)準(zhǔn)的所述閾值電壓的步驟，并獲取篩選后的各所述編程狀態(tài)時的閾值電壓的平均值和標(biāo)準(zhǔn)差。

3.根據(jù)權(quán)利要求2所述的提升芯片良率和可靠性的方法，其特征在于：步驟三中根據(jù)3-sigma法則判斷所述編程狀態(tài)時的閾值電壓是否符合標(biāo)準(zhǔn)。

4.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：步驟三和步驟四之間還包括檢驗步驟：判斷晶圓接受測試的各測試值是否符合規(guī)格標(biāo)準(zhǔn)，以及判斷測試出現(xiàn)問題的部分是否檢查并處理；若否，則重新進行步驟二中的晶圓接受測試；若是，則進行步驟四中的所述第一良率測試。

5.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：步驟四中的所述所述編程電壓調(diào)整流程和所述第二良率測試之間還包括檢驗步驟：判斷所述第一良率測試的各測試值是否符合規(guī)格標(biāo)準(zhǔn)，以及判斷測試出現(xiàn)問題的部分是否檢查并處理；若否，則重新進行步驟四中的所述第一良率測試和所述編程電壓調(diào)整流程；若是，則進行步驟四中的所述第二良率測試。

6.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：步驟四中繼承的所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓以查表格的方法作為參數(shù)進入之后的所述編程電壓調(diào)整流程。

7.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：步驟四中繼承的所述晶圓的存儲單元為編程狀態(tài)時的閾值電壓以代入經(jīng)驗公式的方法作為參數(shù)進入之后的所述編程電壓調(diào)整流程。

8.根據(jù)權(quán)利要求1所述的提升芯片良率和可靠性的方法，其特征在于：在所述第二良率測試之前，步驟四中的所述編程電壓調(diào)整流程中對位線編程電壓的調(diào)整包括：vblp＝defaultvalue+權(quán)重*vtp，vblp為位線編程電壓，default?value為平臺經(jīng)驗值，vtp為繼承的所述閾值電壓。

9.根據(jù)權(quán)利要求1或8所述的提升芯片良率和可靠性的方法，其特征在于：步驟四中將所述第二良率測試的相關(guān)失效例作為輸入調(diào)整所述閾值電壓的調(diào)整公式。

10.根據(jù)權(quán)利要求9所述的提升芯片良率和可靠性的方法，其特征在于：在所述第二良率測試之后，步驟四中的所述編程電壓調(diào)整流程中對位線編程電壓的調(diào)整包括：vblp＝default?value+權(quán)重*vtp+權(quán)重*standard?bin?fail，vblp為位線編程電壓，defaultvalue為平臺經(jīng)驗值，vtp為繼承的所述閾值電壓，standard?bin?fail為當(dāng)前失效數(shù)量。

技術(shù)總結(jié)
本發(fā)明提供一種提升芯片良率和可靠性的方法，提供至少一個lot的晶圓，晶圓包括多個芯片，各個芯片上包含有多個包括閃存的存儲單元；進行晶圓接受測試，記錄每片晶圓的存儲單元為編程狀態(tài)時的閾值電壓；把lot的編號、晶圓的編號以及對應(yīng)的晶圓的存儲單元為編程狀態(tài)時的閾值電壓生成附加文件；進行良率測試和編程電壓調(diào)整：將附加文件代入第一良率測試，在一良率測試中繼承晶圓的存儲單元為編程狀態(tài)時的閾值電壓作為參數(shù)進入之后的編程電壓調(diào)整流程；進行編程電壓調(diào)整流程；進行第二良率測試，在第二良率測試中根據(jù)測試結(jié)果調(diào)整閾值電壓的調(diào)整公式。本發(fā)明能夠根據(jù)工藝差異微調(diào)編程條件，以獲得最適合的工作條件，提升良率和可靠性。

技術(shù)研發(fā)人員：賈敏,任棟梁,李冰寒
受保護的技術(shù)使用者：上海華虹宏力半導(dǎo)體制造有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2