本發(fā)明涉及半導(dǎo)體，特別涉及一種靜態(tài)隨機(jī)存儲(chǔ)器及其操作方法。

背景技術(shù)：

1、在高可靠性的應(yīng)用環(huán)境下，影響集成電路和存儲(chǔ)器可靠性的一個(gè)重要原因，就是粒子散射引起的可靠性問(wèn)題，即粒子散射因?yàn)殒i存器狀態(tài)翻轉(zhuǎn)，如圖所示，粒子10通過(guò)電離作用在半導(dǎo)體襯底(p-subatrete)中產(chǎn)生額外的電荷載流子(電子和空穴)，這些電荷載流子隨后在電場(chǎng)的作用下被收集，可能導(dǎo)致晶體管或存儲(chǔ)元件的邏輯狀態(tài)發(fā)生意外翻轉(zhuǎn)，從而造成存儲(chǔ)節(jié)點(diǎn)翻轉(zhuǎn)。為解決單粒子干擾造成的存儲(chǔ)節(jié)點(diǎn)翻轉(zhuǎn)問(wèn)題，除了系統(tǒng)上通過(guò)校驗(yàn)等手段，電路中會(huì)采用加固電路設(shè)計(jì)等手段，例如dice(雙互鎖存儲(chǔ)單元)電路或者冗余鎖存結(jié)構(gòu)電路等。這些方法雖然都很好的解決了單粒子干擾的問(wèn)題，但電路結(jié)構(gòu)較為復(fù)雜，所占用的面積也較大。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種靜態(tài)隨機(jī)存儲(chǔ)器及其操作方法，以提升靜態(tài)隨機(jī)存儲(chǔ)器抗單粒子干擾的性能并滿足高密度的配置需求。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供一種靜態(tài)隨機(jī)存儲(chǔ)器，包括：

3、第一存儲(chǔ)單元和第二存儲(chǔ)單元，所述第一存儲(chǔ)單元和第二存儲(chǔ)單元均包括四個(gè)nmos晶體管和兩個(gè)pmos晶體管；

4、第一字線和第二字線，所述第一字線電性連接所述第一存儲(chǔ)單元中的兩個(gè)所述nmos晶體管，所述第二字線電性連接所述第二存儲(chǔ)單元中的兩個(gè)所述nmos晶體管；

5、第一傳輸門和第二傳輸門，且所述第一傳輸門和所述第二傳輸門分別串聯(lián)連接于所述第一存儲(chǔ)單元與所述第二存儲(chǔ)單元之間，以控制所述第一存儲(chǔ)單元與所述第二存儲(chǔ)單元之間的導(dǎo)通或斷開，其中，所述第一傳輸門和所述第二傳輸門均開啟則所述第一存儲(chǔ)單元與所述第二存儲(chǔ)單元導(dǎo)通，所述第一傳輸門和所述第二傳輸門均關(guān)閉則所述第一存儲(chǔ)單元與所述第二存儲(chǔ)單元斷開。

6、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第一存儲(chǔ)單元包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述第一晶體管與所述第二晶體管構(gòu)成第一反相器，所述第三晶體管與所述第四晶體管構(gòu)成第二反相器，所述第五晶體管的柵極與所述第六晶體管的柵極均與所述第一字線電性連接。

7、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第一晶體管、所述第三晶體管、所述第五晶體管和所述第六晶體管均為nmos晶體管，所述第二晶體管和所述第四晶體管均為pmos晶體管。

8、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第二存儲(chǔ)單元包括第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管，所述第七晶體管與所述第八晶體管構(gòu)成第三反相器，所述第九晶體管與所述第十晶體管構(gòu)成第四反相器，所述第十一晶體管的柵極與所述第十二晶體管的柵極均與所述第二字線電性連接。

9、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第七晶體管、所述第九晶體管、所述第十一晶體管和所述第十二晶體管均為nmos晶體管，所述第八晶體管和所述第十晶體管均為pmos晶體管。

10、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第一傳輸門包括并聯(lián)連接的第十三晶體管和第十四晶體管；所述第二傳輸門包括并聯(lián)連接的第十五晶體管和第十六晶體管。

11、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第十三晶體管和所述第十六晶體管均為pmos晶體管，所述第十四晶體管和所述第十五晶體管均為nmos晶體管，其中，所述第十三晶體管的柵極及所述第十六晶體管的柵極共同接收第一控制信號(hào)，以控制所述第十三晶體管和所述第十六晶體管的開啟或關(guān)閉，所述第十四晶體管的柵極及所述第十五晶體管的柵極共同接收第二控制信號(hào)，以控制所述第十四晶體管和所述第十六晶體管的開啟或關(guān)閉。

12、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述第一傳輸門和所述第二傳輸門均開啟時(shí)，所述第十三晶體管的源極、所述第十四晶體管的漏極、所述第一晶體管的柵極和所述第二晶體管的柵極電性連接，所述第十三晶體管的漏極、所述第十四晶體管的源極、所述第七晶體管的柵極和所述第八晶體管的柵極電性連接，所述第十六晶體管的源極、所述第十五晶體管的漏極、所述第三晶體管的柵極、所述第四晶體管的柵極、所述第九晶體管的柵極和所述第十晶體管的柵極電性連接，所述第十六晶體管的漏極、所述第十五晶體管的源極、所述第十晶體管的柵極和所述第九晶體管的柵極電性連接。

13、可選的，在所述的靜態(tài)隨機(jī)存儲(chǔ)器中，所述靜態(tài)隨機(jī)存儲(chǔ)器還包括第一位線和第二位線，所述第五晶體管的漏極和所述第十一晶體管的漏極均電性連接至所述第一位線，所述第六晶體管的漏極和所述第十二晶體管的漏極均電性連接至所述第二位線。

14、基于同一發(fā)明構(gòu)思，本發(fā)明還提供一種靜態(tài)隨機(jī)存儲(chǔ)器的操作方法，包括：

15、提供如上所述的靜態(tài)隨機(jī)存儲(chǔ)器；

16、對(duì)所述靜態(tài)隨機(jī)存儲(chǔ)器執(zhí)行讀操作，其中，在第一狀態(tài)下，所述第一傳輸門和所述第二傳輸門均關(guān)閉，且在所述第一字線和所述第二字線上施加不同的字線尋址信號(hào)，以分別對(duì)所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元進(jìn)行所述讀操作，在第二狀態(tài)下，所述第一傳輸門和所述第二傳輸門均開啟，且在所述第一字線和所述第二字線上施加相同的字線尋址信號(hào)，以使所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元合并為同一存儲(chǔ)單元并同時(shí)進(jìn)行所述讀操作；

17、對(duì)所述靜態(tài)隨機(jī)存儲(chǔ)器執(zhí)行寫入操作，其中，在第一狀態(tài)下，所述第一傳輸門和所述第二傳輸門均關(guān)閉，且在所述第一字線和所述第二字線上施加不同的字線尋址信號(hào)，以分別對(duì)所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元進(jìn)行所述寫入操作，在第二狀態(tài)下，所述第一傳輸門和所述第二傳輸門均開啟，且在所述第一字線和所述第二字線上施加相同的字線尋址信號(hào)，以使所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元合并為同一存儲(chǔ)單元并同時(shí)進(jìn)行所述寫入操作。

18、在本發(fā)明提供的靜態(tài)隨機(jī)存儲(chǔ)器中，靜態(tài)隨機(jī)存儲(chǔ)器包括第一存儲(chǔ)單元和第二存儲(chǔ)單元，第一存儲(chǔ)單元和第二存儲(chǔ)單元均包括四個(gè)nmos晶體管和兩個(gè)pmos晶體管；第一字線和第二字線，第一字線電性連接第一存儲(chǔ)單元中的兩個(gè)nmos晶體管，第二字線電性連接第二存儲(chǔ)單元中的兩個(gè)nmos晶體管；第一傳輸門和第二傳輸門，第一傳輸門和第二傳輸門分別串聯(lián)連接于第一存儲(chǔ)單元與第二存儲(chǔ)單元之間，以控制第一存儲(chǔ)單元與第二存儲(chǔ)單元之間的導(dǎo)通或斷開，其中，第一傳輸門和第二傳輸門均開啟則第一存儲(chǔ)單元與第二存儲(chǔ)單元導(dǎo)通，第一傳輸門和第二傳輸門均關(guān)閉則第一存儲(chǔ)單元與第二存儲(chǔ)單元斷開。由于第一存儲(chǔ)單元與第二存儲(chǔ)單元之間設(shè)置有第一傳輸門和第二傳輸門，故在靜態(tài)隨機(jī)存儲(chǔ)器的讀和寫入的操作過(guò)程中，可以根據(jù)不同的使用狀態(tài)控制第一傳輸門和第二傳輸門的開啟或者關(guān)閉，由此控制第一存儲(chǔ)單元與所述第二存儲(chǔ)單元之間的導(dǎo)通或斷開，從而實(shí)現(xiàn)在高容量和高可靠性之間切換，并提升靜態(tài)隨機(jī)存儲(chǔ)器抗單粒子干擾的性能。

技術(shù)特征：

1.一種靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，包括：

2.如權(quán)利要求1所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第一存儲(chǔ)單元包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述第一晶體管與所述第二晶體管構(gòu)成第一反相器，所述第三晶體管與所述第四晶體管構(gòu)成第二反相器，所述第五晶體管的柵極與所述第六晶體管的柵極均與所述第一字線電性連接。

3.如權(quán)利要求2所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第一晶體管、所述第三晶體管、所述第五晶體管和所述第六晶體管均為nmos晶體管，所述第二晶體管和所述第四晶體管均為pmos晶體管。

4.如權(quán)利要求2所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第二存儲(chǔ)單元包括第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管，所述第七晶體管與所述第八晶體管構(gòu)成第三反相器，所述第九晶體管與所述第十晶體管構(gòu)成第四反相器，所述第十一晶體管的柵極與所述第十二晶體管的柵極均與所述第二字線電性連接。

5.如權(quán)利要求4所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第七晶體管、所述第九晶體管、所述第十一晶體管和所述第十二晶體管均為nmos晶體管，所述第八晶體管和所述第十晶體管均為pmos晶體管。

6.如權(quán)利要求4所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第一傳輸門包括并聯(lián)連接的第十三晶體管和第十四晶體管；所述第二傳輸門包括并聯(lián)連接的第十五晶體管和第十六晶體管。

7.如權(quán)利要求6所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第十三晶體管和所述第十六晶體管均為pmos晶體管，所述第十四晶體管和所述第十五晶體管均為nmos晶體管，其中，所述第十三晶體管的柵極及所述第十六晶體管的柵極共同接收第一控制信號(hào)，以控制所述第十三晶體管和所述第十六晶體管的開啟或關(guān)閉，所述第十四晶體管的柵極及所述第十五晶體管的柵極共同接收第二控制信號(hào)，以控制所述第十四晶體管和所述第十六晶體管的開啟或關(guān)閉。

8.如權(quán)利提要求5所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述第一傳輸門和所述第二傳輸門均開啟時(shí)，所述第十三晶體管的源極、所述第十四晶體管的漏極、所述第一晶體管的柵極和所述第二晶體管的柵極電性連接，所述第十三晶體管的漏極、所述第十四晶體管的源極、所述第七晶體管的柵極和所述第八晶體管的柵極電性連接，所述第十六晶體管的源極、所述第十五晶體管的漏極、所述第三晶體管的柵極、所述第四晶體管的柵極、所述第九晶體管的柵極和所述第十晶體管的柵極電性連接，所述第十六晶體管的漏極、所述第十五晶體管的源極、所述第十晶體管的柵極和所述第九晶體管的柵極電性連接。

9.如權(quán)利要求1所述的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述靜態(tài)隨機(jī)存儲(chǔ)器還包括第一位線和第二位線，所述第五晶體管的漏極和所述第十一晶體管的漏極均電性連接至所述第一位線，所述第六晶體管的漏極和所述第十二晶體管的漏極均電性連接至所述第二位線。

10.一種靜態(tài)隨機(jī)存儲(chǔ)器的操作方法，其特征在于，包括：

技術(shù)總結(jié)
本發(fā)明提供一種靜態(tài)隨機(jī)存儲(chǔ)器及其操作方法，靜態(tài)隨機(jī)存儲(chǔ)器包括第一存儲(chǔ)單元和第二存儲(chǔ)單元；第一字線和第二字線，第一字線電性連接第一存儲(chǔ)單元中的兩個(gè)NMOS晶體管，第二字線電性連接第二存儲(chǔ)單元中的兩個(gè)NMOS晶體管；第一傳輸門和第二傳輸門，第一傳輸門和第二傳輸門分別串聯(lián)連接于第一存儲(chǔ)單元與第二存儲(chǔ)單元之間，以控制第一存儲(chǔ)單元與第二存儲(chǔ)單元之間的導(dǎo)通或斷開。如此，在靜態(tài)隨機(jī)存儲(chǔ)器的讀和寫入的操作過(guò)程中，可以根據(jù)不同的使用狀態(tài)控制第一傳輸門和第二傳輸門的開啟或者關(guān)閉，從而實(shí)現(xiàn)在高容量和高可靠性之間切換，并提升靜態(tài)隨機(jī)存儲(chǔ)器抗單粒子干擾的性能。

技術(shù)研發(fā)人員：范茂成
受保護(hù)的技術(shù)使用者：上海華力集成電路制造有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30