本發(fā)明涉及半導(dǎo)體集成電路，特別涉及一種efuse編程單元及其編程方法、efuse編程單元陣列和芯片。

背景技術(shù)：

1、efuse(electrically?programmable?fuse，電可編程熔絲)屬于一次性可編程存儲器，其基于電遷移(em)原理，通過大的編程電流將其編程單元中的熔絲本體(efuselink，可采用硅、硅化物或金屬等導(dǎo)體材料制成)熔斷(repture)或者實(shí)現(xiàn)熔絲本體的硅化物電遷移，來實(shí)現(xiàn)編程功能，被廣泛應(yīng)用于芯片內(nèi)部。

2、efuse內(nèi)部的核心模塊是編程單元陣列，其由若干efuse編程單元組成，傳統(tǒng)的efuse編程單元的結(jié)構(gòu)如圖1所示，包括一個(gè)熔絲本體efuse1及一個(gè)編程晶體管pgm1，編程晶體管pgm1的柵極接編程單元陣列的相應(yīng)字線wl，熔絲本體efuse1的一端接編程晶體管pgm1的源極或漏極，另一端接編程單元陣列的相應(yīng)位線bl。

3、然而，由于efuse的編程機(jī)制需要用到大的編程電流，這就需要efuse編程單元中的編程晶體管pgm1的寬長比(width/length，簡寫為“w/l”)比較大，例如占用整個(gè)efuse編程單元面積的4/5以上，由此導(dǎo)致編程單元的面積較大。

4、而控制efuse編程單元及編程單元陣列的面積是縮減整個(gè)efuse面積的關(guān)鍵途徑，顯然傳統(tǒng)的efuse編程單元的結(jié)構(gòu)設(shè)計(jì)，不利于整個(gè)efuse面積縮減以及efuse高集成度的實(shí)現(xiàn)。

5、此外，為保障芯片整個(gè)壽命期間efuse的高可靠性，往往要尋得最佳編程條件(經(jīng)常會出現(xiàn)編程不足和編程過度)，這就需要對每個(gè)變量上下級做多個(gè)分解(split)，包括尺寸、電流、溫度等，這就導(dǎo)致傳統(tǒng)的efuse的編程單元不可重復(fù)，利用率不高。

6、因此，如何在有限的面積內(nèi)提高efuse編程單元的利用率，成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題之一。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種efuse編程單元及其編程方法、efuse編程單元陣列和芯片，能夠在有限的面積內(nèi)提高efuse編程單元的利用率。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供一種efuse編程單元，其包括：

3、第一編程晶體管，所述第一編程晶體管的柵極連接字線，且所述第一編程晶體管的源極連接第一電源線；

4、第一熔絲本體，所述第一熔絲本體的第二端連接所述第一編程晶體管的漏極以形成輸出節(jié)點(diǎn)，所述第一熔絲本體的第一端連接第二位線；

5、第二編程晶體管，所述第二編程晶體管的柵極連接所述輸出節(jié)點(diǎn)，所述第二編程晶體管的源極連接第二電源線；

6、第二熔絲本體，所述第二熔絲本體的第一端連接所述第二編程晶體管的漏極，所述第二熔絲本體的第二端連接第一位線；

7、第三編程晶體管，所述第三編程晶體管的柵極連接所述輸出節(jié)點(diǎn)，所述第三編程晶體管的源極連接所述第一電源線；

8、第三熔絲本體，所述第三熔絲本體的第一端連接第三位線，所述第三熔絲本體的第二端連接所述第三編程晶體管的漏極。

9、可選地，所述第三編程晶體管與所述第二編程晶體管的導(dǎo)電類型相反。

10、可選地，所述第一編程晶體管和所述第三編程晶體管均為nmos晶體管，所述第二編程晶體管為pmos晶體管。

11、可選地，所述efuse編程單元的版圖結(jié)構(gòu)中，所述第二編程晶體管具有第一導(dǎo)電類型阱，所述第三編程晶體管具有第二導(dǎo)電類型阱，所述第一導(dǎo)電類型阱和所述第二導(dǎo)電類型阱頭對頭設(shè)置，且所述第二編程晶體管的柵極頭端和所述第三編程晶體管的柵極頭端相連，使所述第二編程晶體管和所述第三編程晶體管共柵。

12、基于同一發(fā)明構(gòu)思，本發(fā)明還提供一種如本發(fā)明所述的efuse編程單元的編程方法，其包括以下步驟：

13、初始時(shí)，所述efuse編程單元處于初始狀態(tài)，所述第一編程晶體管、所述第二編程晶體管和所述第三編程晶體管均截止，所述efuse編程單元呈低阻態(tài)；

14、第一次編程操作：通過所述字線對所述第一編程晶體管的柵極施加偏壓，使所述第一編程晶體管導(dǎo)通，并通過所述第二位線對所述第一熔絲本體施加第一編程電壓，以將所述第一熔絲本體編程到高阻態(tài)；

15、第二次編程操作：通過所述第一位線施加第二編程電壓，通過所述第三位線施加第三編程電壓，以將所述第二熔絲本體或所述第三熔絲本體編程到高阻態(tài)。

16、可選地，所述第二編程電壓和所述第三編程電壓相同。

17、可選地，所述的編程方法還包括：根據(jù)所述第二熔絲本體和所述第三熔絲本體中的哪一者在所述第二次編程操作中被編程到高阻態(tài)，判斷所述第一次編程操作對所述第一熔絲本體的編程好壞；

18、和/或，根據(jù)所述第二熔絲本體和所述第三熔絲本體中的哪一者在所述第二次編程操作中被編程到高阻態(tài)，確定出所述efuse編程單元的最佳編程條件。

19、可選地，若所述第二熔絲本體在所述第二次編程操作中被編程到高阻態(tài)，則能斷定所述第一次編程操作對所述第一熔絲本體的編程較佳，會使所述第二編程晶體管導(dǎo)通；若所述第三熔絲本體在所述第二次編程操作中被編程到高阻態(tài)，則能斷定所述第一次編程操作對所述第一熔絲本體的編程不佳，會使所述第三編程晶體管導(dǎo)通。

20、基于同一發(fā)明構(gòu)思，本發(fā)明還提供一種efuse編程單元陣列，其包括呈陣列排布的若干如本發(fā)明所述的efuse編程單元。

21、可選地，所述efuse編程單元陣列為m*n陣列，包括m行efuse編程單元和n列efuse編程單元，其中，n≥2且n為整數(shù)，m≥2且m為整數(shù)，且有：

22、同一行efuse編程單元的第一編程晶體管的柵極連接同一條字線；

23、同一列efuse編程單元的第一熔絲本體的第一端連接同一條第二位線；

24、同一列efuse編程單元的第二熔絲本體的第二端連接同一條第一位線；

25、同一列efuse編程單元的第三熔絲本體的第一端連接同一條第三位線。

26、基于同一發(fā)明構(gòu)思，本發(fā)明還提供一種芯片，其包括：字線控制電路，第一位線控制電路，第二位線控制電路，第三位線控制電路，以及，如本發(fā)明所述的efuse編程單元陣列；其中，所述字線控制電路耦接所述efuse編程單元陣列的各條字線，所述第一位線控制電路耦接所述efuse編程單元陣列的各條第一位線，所述第二位線控制電路耦接所述efuse編程單元陣列的各條第二位線，所述第三位線控制電路耦接所述efuse編程單元陣列的各條第三位線。

27、與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案至少具有以下有益效果之一：

28、1、在傳統(tǒng)efuse編程單元(即第一編程晶體管與第一熔絲本體串聯(lián)而成的結(jié)構(gòu))的結(jié)構(gòu)基礎(chǔ)上，增加兩個(gè)編程晶體管和兩根熔絲本體(即第二編程晶體管、第三編程晶體管、第二熔絲本體和第三熔絲本體)，能夠?qū)崿F(xiàn)單個(gè)efuse編程單元的二次編程，由此在有限的面積內(nèi)提高efuse編程單元的利用率。

29、2、該efuse編程單元中的第二熔絲本體和第三熔絲本體相當(dāng)于是第一熔絲本體后級的兩個(gè)下一級分支，因此可以根據(jù)第二次編程操作的結(jié)果來推測出第一次編程操作對第一熔絲本體編程的效果好壞，以及推測出efuse編程單元的最佳編程條件。

30、3、對efuse編程單元中的第二編程晶體管和第三編程晶體管進(jìn)行版圖合理布局，合理利用面積，例如第二編程晶體管和第三編程晶體管頭對頭并聯(lián)且共用柵極，可以有效地縮小了第二編程晶體管和第三編程晶體管的面積，進(jìn)而能在提高利用率的同時(shí)，進(jìn)一步有效縮小efuse編程單元及efuse編程單元陣列的面積，例如，efuse編程單元的面積能被縮小到傳統(tǒng)efuse編程單元面積的1/2。