技術(shù)特征：

1.一種內(nèi)部錯(cuò)誤檢查電路，包括：時(shí)鐘生成電路、內(nèi)部命令生成電路、地址生成電路、控制邏輯電路和糾錯(cuò)電路；

2.如權(quán)利要求1所述的內(nèi)部錯(cuò)誤檢查電路，其中，

3.如權(quán)利要求2所述的內(nèi)部錯(cuò)誤檢查電路，其中，

4.如權(quán)利要求1所述的內(nèi)部錯(cuò)誤檢查電路，其中，

5.如權(quán)利要求1所述的內(nèi)部錯(cuò)誤檢查電路，其中，

6.如權(quán)利要求2所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述地址生成電路包括列地址生成電路、第一譯碼電路和行地址生成電路；

7.如權(quán)利要求6所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述行地址生成電路包括：

8.如權(quán)利要求4所述的內(nèi)部錯(cuò)誤檢查電路，其中，

9.如權(quán)利要求6所述的內(nèi)部錯(cuò)誤檢查電路，其中，

10.如權(quán)利要求7所述的內(nèi)部錯(cuò)誤檢查電路，其中，

11.如權(quán)利要求2所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述存儲(chǔ)陣列控制電路包括：

12.如權(quán)利要求11所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述標(biāo)識(shí)信號(hào)生成電路包括：

13.如權(quán)利要求11所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述讀/寫命令生成電路包括：

14.如權(quán)利要求11所述的內(nèi)部錯(cuò)誤檢查電路，其中，所述存儲(chǔ)陣列控制電路還包括：

15.如權(quán)利要求1所述的內(nèi)部錯(cuò)誤檢查電路，其中，

16.一種存儲(chǔ)器，其特征在于，所述存儲(chǔ)器包括如權(quán)利要求1至15任一項(xiàng)所述的內(nèi)部錯(cuò)誤檢查電路。

技術(shù)總結(jié)
本公開實(shí)施例提供了一種內(nèi)部錯(cuò)誤檢查電路和存儲(chǔ)器，該內(nèi)部錯(cuò)誤檢查電路包括時(shí)鐘生成電路、內(nèi)部命令生成電路、地址生成電路、控制邏輯電路和糾錯(cuò)電路；其中，時(shí)鐘生成電路，響應(yīng)于自刷新使能信號(hào)生成并輸出自刷新時(shí)鐘信號(hào)；內(nèi)部命令生成電路，在錯(cuò)誤檢查使能信號(hào)指示內(nèi)部錯(cuò)誤檢查功能開啟時(shí)對(duì)自刷新時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)，并在自刷新時(shí)鐘信號(hào)的計(jì)數(shù)值為第一預(yù)設(shè)值時(shí)生成并輸出一個(gè)內(nèi)部錯(cuò)誤檢查命令信號(hào)；地址生成電路，對(duì)內(nèi)部錯(cuò)誤檢查命令信號(hào)進(jìn)行計(jì)數(shù)以生成并輸出內(nèi)部錯(cuò)誤檢查地址；控制邏輯電路，響應(yīng)于內(nèi)部錯(cuò)誤檢查命令信號(hào)，控制糾錯(cuò)電路依次對(duì)多個(gè)存儲(chǔ)陣列中內(nèi)部錯(cuò)誤檢查地址對(duì)應(yīng)的目標(biāo)存儲(chǔ)單元執(zhí)行一次內(nèi)部讀?修改?寫操作。

技術(shù)研發(fā)人員：曹堪宇,高恩鵬,孫見鵬
受保護(hù)的技術(shù)使用者：長(zhǎng)鑫科技集團(tuán)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2