本發(fā)明屬于集成電路，尤其涉及一種位寬可伸縮的防漏電讀寫(xiě)電路。

背景技術(shù)：

1、現(xiàn)場(chǎng)可編程門(mén)陣列（field-programmable?gate?array，fpga）是一種通用的可編程邏輯器件，具有靈活性高、并行度高的特點(diǎn)，通常包括可編程邏輯模塊（configurablelogic?block，clb）、可編程互聯(lián)資源（configurable?routing，cr）、輸入輸出模塊（inputoutput?block，iob）以及其它ip資源，如：塊存儲(chǔ)器（block?ram，bram）、數(shù)字信號(hào)處理器（digital?signal?processing，dsp）等，它為用戶(hù)提供了系統(tǒng)可編程或可重配置能力。

2、bram作為fpga中主要的塊存儲(chǔ)資源，其內(nèi)部主要由靜態(tài)隨機(jī)存儲(chǔ)器（staticrandom?access?memory，sram）構(gòu)成，不僅為fpga提供了大量的存儲(chǔ)空間，也同時(shí)具備存儲(chǔ)模式靈活、兼容性高、不需要周期性刷新等優(yōu)點(diǎn)，為fpga的高靈活性功能提供內(nèi)在助力。fpga?bram具有讀操作與寫(xiě)操作的電路通路結(jié)構(gòu)，同時(shí)fpga?bram讀出或者寫(xiě)入的數(shù)據(jù)具有伸縮位寬的選擇，根據(jù)sram的容量決定伸縮位寬的最大值，當(dāng)進(jìn)行讀操作與寫(xiě)操作時(shí)的位寬不是最大位寬情況時(shí)，在讀操作與寫(xiě)操作的各自電路通路中，未被選擇的位寬電路通路容易出現(xiàn)漏電流的情況。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)?zhí)峁┮环N位寬可伸縮的防漏電讀寫(xiě)電路，對(duì)寫(xiě)過(guò)程通路中的寫(xiě)電路以及讀過(guò)程通路中的讀電路分別進(jìn)行防漏電設(shè)計(jì)，避免可伸縮位寬電路在讀寫(xiě)過(guò)程中產(chǎn)生漏電流問(wèn)題，降低電路的能耗。

2、本發(fā)明的其他目的和優(yōu)點(diǎn)可以從本發(fā)明所揭露的技術(shù)特征中得到進(jìn)一步的了解。

3、為達(dá)上述之一或部分或全部目的或其他目的，本發(fā)明提供一種位寬可伸縮的防漏電讀寫(xiě)電路。

4、一種位寬可伸縮的防漏電讀寫(xiě)電路，包括：

5、寫(xiě)電路，將可伸縮位寬電路輸出的數(shù)據(jù)寫(xiě)入sram存儲(chǔ)陣列；

6、所述寫(xiě)電路包括第一cmos晶體管以及與所述第一cmos晶體管輸出端連接的第二cmos晶體管；所述第一cmos晶體管以及所述第二cmos晶體管的電源端和接地端均連接有一對(duì)開(kāi)關(guān)器件；控制信號(hào)通過(guò)所述開(kāi)關(guān)器件控制兩個(gè)cmos晶體管導(dǎo)通或截止，進(jìn)而控制所述寫(xiě)電路的通斷；

7、以及讀電路，所述可伸縮位寬電路將所述sram存儲(chǔ)陣列的讀出數(shù)據(jù)輸出至所述讀電路，所述讀電路讀取所述讀出數(shù)據(jù)并進(jìn)行選擇輸出；

8、所述讀電路包括，根據(jù)所述讀出數(shù)據(jù)的數(shù)據(jù)位打開(kāi)對(duì)應(yīng)的讀出端口，鎖存器將所述讀出端口讀取到的所述讀出數(shù)據(jù)緩存后輸出，關(guān)閉所述讀電路的讀出端口。

9、所述控制信號(hào)為寫(xiě)控制信號(hào)，包括第一控制信號(hào)以及與所述第一控制信號(hào)反相的第二控制信號(hào)；

10、所述第一控制信號(hào)以及所述第二控制信號(hào)分別連接兩個(gè)開(kāi)關(guān)器件，控制兩個(gè)開(kāi)關(guān)器件同時(shí)開(kāi)啟或關(guān)閉。

11、在所述控制信號(hào)控制兩個(gè)開(kāi)關(guān)器件同時(shí)關(guān)閉后，所述第一cmos晶體管以及所述第二cmos晶體管均無(wú)法導(dǎo)通，所述寫(xiě)電路的電流通路關(guān)閉。

12、與cmos晶體管接地端連接的開(kāi)關(guān)器件為nmos晶體管，與cmos晶體管電源端連接的開(kāi)關(guān)器件為pmos晶體管。

13、所述寫(xiě)電路還包括，與所述sram存儲(chǔ)陣列兩個(gè)輸入端相連的一對(duì)nmos晶體管，所述nmos晶體管的柵極連接所述控制信號(hào)，在所述控制信號(hào)的控制下打開(kāi)或關(guān)閉，實(shí)現(xiàn)所述寫(xiě)電路的通斷。

14、輸入數(shù)據(jù)通過(guò)輸入寫(xiě)電路進(jìn)入所述可伸縮位寬電路，所述可伸縮位寬電路的最大位寬值與所述sram存儲(chǔ)陣列的列數(shù)n相對(duì)應(yīng)，根據(jù)所述輸入數(shù)據(jù)的數(shù)據(jù)位寬選擇對(duì)應(yīng)的數(shù)據(jù)位寬通道進(jìn)行輸出。

15、所述可伸縮位寬電路由n個(gè)輸入選擇器電路和n個(gè)輸出選擇器電路組成，根據(jù)所述輸入數(shù)據(jù)的數(shù)據(jù)位寬選擇對(duì)應(yīng)數(shù)目的輸入選擇器電路進(jìn)行數(shù)據(jù)傳輸。

16、所述寫(xiě)電路與所述輸入選擇器電路數(shù)目一致；

17、在所述可伸縮位寬電路確定所述輸入數(shù)據(jù)的數(shù)據(jù)位寬后，與未被選擇使用的選擇器電路對(duì)應(yīng)連接的寫(xiě)電路電流通路在所述控制信號(hào)的作用下關(guān)閉。

18、所述讀電路與所述輸出選擇器電路數(shù)目一致；

19、在所述可伸縮位寬電路確定所述讀出數(shù)據(jù)的數(shù)據(jù)位寬后，與未被選擇使用的選擇器電路對(duì)應(yīng)連接的讀電路通路關(guān)閉；

20、所述讀電路包括兩個(gè)讀出端口，兩個(gè)讀出端口的功能以及數(shù)據(jù)位個(gè)數(shù)相同，根據(jù)所述讀出數(shù)據(jù)的數(shù)據(jù)位打開(kāi)對(duì)應(yīng)的讀出端口。

21、所述讀出端口為帶控制開(kāi)關(guān)的反相器，將讀取到的數(shù)據(jù)輸入至所述鎖存器后，讀控制信號(hào)控制兩個(gè)讀出端口同時(shí)關(guān)閉，所述讀電路不再產(chǎn)生通路電流，只將所述鎖存器緩存的數(shù)據(jù)進(jìn)行輸出；

22、所述鎖存器還設(shè)置有清零信號(hào)端，將所述鎖存器內(nèi)緩存的數(shù)據(jù)清空。

23、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要包括：

24、1.本申請(qǐng)?jiān)趯?xiě)電路的第一cmos晶體管以及第二cmos晶體管的電源端和接地端均連接有一對(duì)開(kāi)關(guān)器件；控制信號(hào)通過(guò)開(kāi)關(guān)器件控制兩個(gè)cmos晶體管導(dǎo)通或截止，進(jìn)而控制寫(xiě)電路的通斷避免可伸縮位寬電路在寫(xiě)過(guò)程中產(chǎn)生漏電流問(wèn)題，降低電路的能耗；

25、2.本申請(qǐng)將讀電路的兩個(gè)讀出端口設(shè)置為帶控制開(kāi)關(guān)的反相器，讀取到的數(shù)據(jù)輸入至鎖存器后，讀控制信號(hào)控制兩個(gè)讀出端口同時(shí)關(guān)閉，讀電路不再產(chǎn)生通路電流，只將鎖存器緩存的數(shù)據(jù)進(jìn)行輸出，避免可伸縮位寬電路在讀過(guò)程中產(chǎn)生漏電流問(wèn)題，降低電路的能耗。

26、為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。

技術(shù)特征：

1.一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述控制信號(hào)為寫(xiě)控制信號(hào)，包括第一控制信號(hào)以及與所述第一控制信號(hào)反相的第二控制信號(hào)；

3.根據(jù)權(quán)利要求2所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，在所述控制信號(hào)控制兩個(gè)開(kāi)關(guān)器件同時(shí)關(guān)閉后，所述第一cmos晶體管以及所述第二cmos晶體管均無(wú)法導(dǎo)通，所述寫(xiě)電路的電流通路關(guān)閉。

4.根據(jù)權(quán)利要求3所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，與cmos晶體管接地端連接的開(kāi)關(guān)器件為nmos晶體管，與cmos晶體管電源端連接的開(kāi)關(guān)器件為pmos晶體管。

5.根據(jù)權(quán)利要求1所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述寫(xiě)電路還包括，與所述sram存儲(chǔ)陣列兩個(gè)輸入端相連的一對(duì)nmos晶體管，所述nmos晶體管的柵極連接所述控制信號(hào)，在所述控制信號(hào)的控制下打開(kāi)或關(guān)閉，實(shí)現(xiàn)所述寫(xiě)電路的通斷。

6.根據(jù)權(quán)利要求1所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，輸入數(shù)據(jù)通過(guò)輸入寫(xiě)電路進(jìn)入所述可伸縮位寬電路，所述可伸縮位寬電路的最大位寬值與所述sram存儲(chǔ)陣列的列數(shù)n相對(duì)應(yīng)，根據(jù)所述輸入數(shù)據(jù)的數(shù)據(jù)位寬選擇對(duì)應(yīng)的數(shù)據(jù)位寬通道進(jìn)行輸出。

7.根據(jù)權(quán)利要求6所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述可伸縮位寬電路由n個(gè)輸入選擇器電路和n個(gè)輸出選擇器電路組成，根據(jù)所述輸入數(shù)據(jù)的數(shù)據(jù)位寬選擇對(duì)應(yīng)數(shù)目的輸入選擇器電路進(jìn)行數(shù)據(jù)傳輸。

8.根據(jù)權(quán)利要求7所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述寫(xiě)電路與所述輸入選擇器電路數(shù)目一致；

9.根據(jù)權(quán)利要求7所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述讀電路與所述輸出選擇器電路數(shù)目一致；

10.根據(jù)權(quán)利要求9所述的一種位寬可伸縮的防漏電讀寫(xiě)電路，其特征在于，所述讀出端口為帶控制開(kāi)關(guān)的反相器，將讀取到的數(shù)據(jù)輸入至所述鎖存器后，讀控制信號(hào)控制兩個(gè)讀出端口同時(shí)關(guān)閉，所述讀電路不再產(chǎn)生通路電流，只將所述鎖存器緩存的數(shù)據(jù)進(jìn)行輸出；

技術(shù)總結(jié)
一種位寬可伸縮的防漏電讀寫(xiě)電路，包括：寫(xiě)電路，寫(xiě)電路的第一CMOS晶體管以及第二CMOS晶體管的電源端和接地端均連接有一對(duì)開(kāi)關(guān)器件；控制信號(hào)通過(guò)開(kāi)關(guān)器件控制兩個(gè)CMOS晶體管導(dǎo)通或截止，進(jìn)而控制寫(xiě)電路的通斷；以及讀電路，根據(jù)讀出數(shù)據(jù)的數(shù)據(jù)位打開(kāi)對(duì)應(yīng)的讀出端口，鎖存器將讀出端口讀取到的讀出數(shù)據(jù)緩存后輸出，關(guān)閉讀電路的讀出端口。本申請(qǐng)對(duì)寫(xiě)過(guò)程通路中的寫(xiě)電路以及讀過(guò)程通路中的讀電路分別進(jìn)行防漏電設(shè)計(jì)，避免可伸縮位寬電路在讀寫(xiě)過(guò)程中產(chǎn)生漏電流問(wèn)題，降低電路的能耗。

技術(shù)研發(fā)人員：周冬冬,韋援豐,蔡剛,魏育成
受保護(hù)的技術(shù)使用者：中科億海微電子科技（蘇州）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2