專利名稱:場效應(yīng)晶體管組成的集成電路和一種可編程序的只讀存貯器的制作方法
本發(fā)明是關(guān)于集成在半導(dǎo)體片上的邏輯存貯電路的，它有至少一組可抹除的可編程序存貯單元構(gòu)成的存貯陣列，該陣列由絕緣柵場效應(yīng)晶體管(MOST′S)所組成的一種控制部件來控制。
不易失的EPROM(可抹除的可編程序只讀存貯器)可編程序存貯器和EEPROM(可電抹除的可編程序只讀存貯器)型存貯器近來日趨普遍，因為在電子計算機(jī)或微處理器中它們具備以一種簡單的方式就能編程，抹除和再編程的優(yōu)點，因此大大增加了引入新程序的靈活性。這類EPROM或EEPROM通常是在半導(dǎo)體片上集成的，多數(shù)是與更多的算術(shù)部件和控制部件在一起的，后者均為計算機(jī)或微處理器的組成部份。
在EPROM或EEPROM上編程，通常需要一個比在半導(dǎo)體片上其余元件運行電壓高很多的運行電壓，即以略低于構(gòu)成EPROM或EEPROM半導(dǎo)體區(qū)的半導(dǎo)體結(jié)反向工作(結(jié)擊穿)狀態(tài)時的擊穿電壓。
為了使編程電壓適應(yīng)其余的半導(dǎo)體元件，尤其是對那些選用作一定得加上一個正確編程電壓的存貯單元的半導(dǎo)體元件，可以使用具有較長溝道長度的場效應(yīng)晶體三級管，事實上溝道長度越長源/漏擊穿電壓越高。具有10微米溝道長度的場效應(yīng)晶體管都能承受一個20伏的源極與漏極之間的電壓，當(dāng)溝道長度為2.5微米時，這個電壓可降到低于10伏，但是，不幸的是使用具有大的溝道長度的場效應(yīng)晶體管會影響開關(guān)速度，這正是不希望的。
本發(fā)明的目的在于提供前面提到的那種集成的存貯電路，其中盡管需要一可對存貯矩陣編程的高編程電壓，但為了不影響存貯電路的讀出速度，還采用了具有(從擊穿電壓與相應(yīng)的編寫電壓看來)較小的溝道長度的晶體管。
根據(jù)本發(fā)明，前面所述的一集成存貯電路的特點是控制部件包括
編程裝置，用于給所說存貯矩陣加上一個編程電壓，這個編程電壓比數(shù)個導(dǎo)通狀態(tài)下的場效應(yīng)晶體管源與漏之間擊穿電壓高，但卻低于截止?fàn)顟B(tài)時的擊穿電壓。開關(guān)裝置用于產(chǎn)生和/或保持控制部件中場效應(yīng)晶體管的電流截止?fàn)顟B(tài)，同時保留管子中的邏輯信息。
在本發(fā)明中利用了場效應(yīng)晶體管截止時的源/漏擊穿電壓遠(yuǎn)比導(dǎo)通時要高出許多這一效應(yīng)。
利用這些措施的組合一方面能有高的讀出速度，而另一方面能使邏輯信息，尤其是用于場效應(yīng)晶體管存貯部分的選擇和一數(shù)據(jù)信息在這些晶體管處于不導(dǎo)通狀態(tài)時也能保存下來。那些需承受高存貯編程電壓的晶體管在編程周期內(nèi)應(yīng)處于不導(dǎo)通狀態(tài)，也不應(yīng)改變其所表示的邏輯信息。這就要求一種相應(yīng)的寫/抹邏輯電路和緩存器，用于保留編程周期間的邏輯信息。當(dāng)加上編程電壓之后，必須將該信息與相對高的編程電壓保留(例如在雙穩(wěn)態(tài)電路中)同樣長的時間。即使在該時間內(nèi)某種干擾信號(地址數(shù)據(jù)和/或控制信號)發(fā)生變化時，該狀態(tài)也必須保留。
從前述可清楚地看見，所述的發(fā)明也可能用于不易失讀/寫存貯器之中(不易失RAM)，這是因為在此類存貯器中亦使用了可編程的晶體管。
除了用于快速電路之外，該方法還有其他優(yōu)點，即在編程周期內(nèi)外部總線(數(shù)據(jù)或地址總線)可隨意操作別的電路或準(zhǔn)備下一周期時的信息。
現(xiàn)在將通過例子并參照附圖對本發(fā)明作具體介紹，其中
圖1至4為本發(fā)明所用一集成電路的電路圖及電壓-時間波形。
圖5為電路圖。
圖6為實現(xiàn)本發(fā)明相應(yīng)的電壓-時間波形圖，以及
圖7為一探測有無編程電壓的電路
圖1至4與先有未公開的荷蘭專利申請83，04256號的圖5至8是一致的。該申請于1983年12月9日申請。為了清楚地理解本發(fā)明，首先考慮具有EEPROM的邏輯電路。
圖一列出EEPROM存貯器部分電路以及與它一起的部分輸入/輸出電路。存貯單元都是成組的，例如以所示的M11…M18，MN1…MN8，M19…和MN，…按8位(字節(jié))方式組合起來。每個存貯單元含有一存貯晶體管T1，用帶箭頭的符號代表其浮動?xùn)艠O，該晶體管用于將其柵極短細(xì)小隧道氧化層與該晶體管的漏區(qū)偶合。存貯器晶體管的漏區(qū)與選擇晶體管T2相連接，T2的柵極與字線(14，1)…(14，N)相聯(lián)，由反相器23來驅(qū)動，反相器的輸出能達(dá)到一高的電壓(HV)。后面會介紹這些反相器的結(jié)構(gòu)。通過晶體管T3將晶體管T1的源區(qū)統(tǒng)統(tǒng)接地?？縏3方能將一浮動電位加到存貯晶體管的源上。
通過場效應(yīng)晶體管T4、T5、T6……將(垂直的)位線12，1……12，8和12，9……接到讀出線S0…S7上去。晶體管T4、T5、T6……的柵極分別接至Y選擇線Y1和Y2等之上，分別再由反相器24，1和24，2等來推動它們。
通過由字線14驅(qū)動的晶體管T7和曲線Y1、Y2驅(qū)動的晶體管T8一字節(jié)中存貯單元所共有的柵極20，1…20，N，均接至P/E線上。
將讀出線S0…S7都接到輸入/輸出塊10上去。為了清楚起見在圖1中只畫出將部件10連到了S0的部分，部件10包括一作為其輸入的與非門(NON-AND Sate)其輸入端上可加寫信號W和數(shù)據(jù)D。門25的輸出接至反相器26，通過它便可將一個高電壓加到線S0上去并可將一控制信號加至塊27上，塊27上向S0供給一低的讀出電壓Vc。線S0還與用于讀取存入信息的電流探測電路28的輸入端相聯(lián)。如果需要，可將讀取電壓發(fā)生器27和電流探測放大器28結(jié)合在一公共的電路中。
線P/E與塊29相聯(lián)。它包括有一第一反相器30，該反相器的輸入端上有一抹除信號E，反相器30的輸出端與第二個反相器31相聯(lián)，這樣便將一高電壓HV加至線P/E上。此外，反相器31還接至電壓發(fā)生器32，根據(jù)反相器30所供的輸出信號使可通過電壓發(fā)生器32將讀出電壓Vc加至線P/E之上。
這里所介紹的存貯器一般都是用電荷泵或電壓倍增器來產(chǎn)生所需的編程和/或抹除高壓(20左右)的。這對使用普通G-MOS邏輯電路的用戶來說是個優(yōu)點，因為該電路僅需5伏電源電壓。因此，對反相器23，24，26以及31都要求特殊的緩沖級使其能承受通過的從正常的邏輯電壓(對C-MOS而言為0至5伏)直至一個極高的編程電壓。這些緩沖器不從或主要不從電荷泵中提取直流電流。
圖2列出高壓緩沖器的電路圖，它用于在沒有直流流動時傳送從低到高的電壓。根據(jù)C-MOS工藝構(gòu)成的緩沖器連至工作于低電源電壓VCC的反相器35。反相器35是個普通的C-MOS反相器，它有一個其源極被接至電源VCC的P溝道晶體管和其個其源極與地相連n溝道晶體管。反相器35的輸出C被接至某個反相器的輸入端(點A)，該反相器有一個其源極與地相接的n溝道晶管T36和一個其源極與B點相接的P溝道晶體管T37。加到B點的電壓可在VCC和VH之間變動(圖3)。輸出信號可從輸出端38上取得。輸出端38的輸出通過P溝道晶體管T39反饋到結(jié)A以使在運動時防止直流電流流經(jīng)反相器36，37。為了進(jìn)一步防止電流從A點經(jīng)反相器35流出(該點由晶體管T39升至一高電壓VH)，在A點與反相器35的輸出C之間接有一個其柵極41接至VCC的n溝道晶體管T40。
為了進(jìn)一步解釋圖2中所示緩沖器的操作原理，圖3中列出一加在電路各點上電壓時間圖。曲線a代表B點處的電壓，曲線c代表反相器35輸出端C的輸出電壓，曲線b代表輸出電壓。例如，在圖3中是從反相器輸出VCC電壓(邏輯1)并將低電源電壓VCC加至B點的狀態(tài)開始的。因為T39是導(dǎo)通的(點38處為0伏)所以晶體管T40截止并且點A處電壓為VCC。t0時反相器35的輸出信號降至地電位。由于晶體管T40是導(dǎo)通的，點A亦被接地(假定仍處于導(dǎo)通的T39很小，故有一高電阻)，其結(jié)果T36截止而P溝道晶體管T37成為導(dǎo)通。當(dāng)輸出端38處的電壓增至VCC時T39截止。t1時B點的電壓從VCC增至VH(例如20伏)，輸出端38通過導(dǎo)通的晶體管T37充電至VH。如果其后(于t2時)VH。如果其后(于t2時)VH再次降至VCC則輸出電壓亦降至VCC。t3時反相器35的輸入信號降至0伏，結(jié)果反相器35的輸出C增至VCC，結(jié)A處的電位增至VCC-VTH，其中VTH代表T40的門限電壓。接著晶體管T37截止或幾乎完全截斷，而晶體管T36處于導(dǎo)通，因此輸出端38的電位下降，繼而P-溝道晶體管I39導(dǎo)通并對A點再次充電進(jìn)至VCC，其時T40和T37均完全截止。如果此時B點的電壓需通過電荷泵再次增至VH，則通過晶體管T3，亦將點A充電充至VH，T37源柵之間的電壓差Vgs仍比該晶體管的門限電壓低，因此這個晶體管不能導(dǎo)通。與此同時，晶體管T40的Vgs也保持在門限電壓以下，所以沒有電流能從B點或經(jīng)晶體管I39或經(jīng)T40流至反相器35。這樣，晶體管T39的反饋信號便阻止了直流電流流經(jīng)緩沖器。
反相器23和24可由圖2所示的一緩沖器組成。在這種情況下反相器35可用與非門(NAND)、或非門(NOR)或其它外設(shè)電路中的C-MOS邏輯塊來代替。
圖4列出反相器26和讀電壓源27的電路圖，在本實施例中，該電源是與測電路28組合在一起，以塊50的形式出現(xiàn)。圖4中用虛線所勾出的塊50的部分與1980年6月3日由I、E、E、E出版的固體電路雜志卷SC-15中第311頁至315頁(I、E、E、E Journal of Solid State Circuits，Vol.SC-15，Nr.3，June 1983，PP.311/315)由B·格貝爾所著題為“使用C-MOS存貯單元的8K EEPROM”(An 8K EEPROM Using the Simos Storage Ccll一文中所述的讀取放大器是同類型的電路，尤其是圖6及有關(guān)的說明更是如此。該放大器包括一個n溝道輸入晶體管T12，其源接地而柵G12與線S0……S7中之一相連。T12的漏極通過負(fù)載晶體管T13連至電源線VCC。在這種情況下T13為-P溝道晶體管，然而如同前述提及的出版物中所述那樣，同樣也可以用一個n溝道的晶體管或電阻來替換管T13的。T13的柵極接至一固定電壓。放大器(反相器)T12，T13的輸出端D被接至二個串連n溝道晶體管T14，T15柵極。T14的源極接至T12的柵極G12，而T14的漏極與T15的源極相連T15的漏極被接至電源線VCC。T14和T15之間的結(jié)E與作為電阻使用的晶體管T16的漏極相聯(lián)，其柵極接至某個固定電位，而其源極則與電源線VCC相接。除了這里所用的P溝道晶體管外，如上述出版物所示的那樣，也可用一其柵極接至VCC的n溝道晶體管來代替它。
有關(guān)包括T12-T16晶體管電路的工作原理可參考B·格貝爾的文章。該原理主要是基于當(dāng)被讀的單元處在截止?fàn)顟B(tài)時，所需的電源需低到使后者能由T16完全供電而不會在晶體管T16的源和漏極之間引起明顯電壓降，并經(jīng)T14至連線Si。當(dāng)被讀的單元處于導(dǎo)通時，它需一個高電流，此時柵極G12處的電壓隨之下降，并被反相再通過連接點D將其傳至T15的柵極，結(jié)果使該晶體管導(dǎo)通，保持柵極G12和連線Si的電壓恒定于所需電壓Vc(由不同大小的晶體管來決定)的額外電流可由T15供給。
用T19，T20組成的反相器能檢測發(fā)生在結(jié)E處的電壓變化，其中T19為一n溝道晶體管其源極接至地(負(fù)電源線)，T20為一P溝道晶體管其源極接至電源線VCC。T19和T20的漏區(qū)都被接送輸出端F，并從該端取得輸出信號。
圖1中的緩沖器(反相器)26和31均由圖4中電路51來表示。緩沖器與圖2中所示緩沖器的輸出級是不同的;在圖2中P溝道晶體管T27被插在輸出與n溝道晶體管T26之間。這個晶體管必須確保當(dāng)控制信號K經(jīng)T30供給達(dá)到5伏時，與線Si相連的緩沖器的輸出H不會放電至0伏。事實上當(dāng)輸出H放電放至T27的Vg小于其門限電壓時，T27就截止而輸出端H處的電壓就由塊50來決定了。
圖5示意地畫出了決定寫/抹周期的部分控制部件的電路圖，而圖6為主要信號的波形圖。在這兩圖中，SW表示指示編程周期(寫或抹周期)始于何處以及該周期持續(xù)多長時間(SW＝“I”意即編寫程序)。VH是高壓電源線，而L則是控制信號，用于將存貯器控制部件中的場效應(yīng)晶體管引入或保持在電流非導(dǎo)通的狀態(tài)以及保留其邏輯信號(L＝“1”即信息保留)。塊1包括高壓發(fā)生器(即通常熟知的電荷泵)和開關(guān)，該開關(guān)在信號SW＝0時連接VH和VCC。發(fā)生器和開關(guān)均受控制信號P(P＝“0”即泵起作用，開關(guān)打開)。塊2表示一探測電路，當(dāng)VH線上電壓比電源電壓VCC高時該電路給出一個信號HV＝“0”，其持續(xù)為“低”(0)的時間從波形圖(圖6)一看就清楚。因為在存貯器中有高電壓時不允許開關(guān)動作所以必須將邏輯信息保留下來。如果需要的話，則在該電路中的兩個反相器I可以用若干邏輯門和/或反相器來替換，因此在電路其余部分中的延遲能得到補償，或可讓其他信號參加該控制部分的操作。
經(jīng)NAND門3由P和HV產(chǎn)生信號L，避免了有高電壓時切換高壓部分中的晶體管，然而在塊1和2本身中是不可能的(圖5)。因為高、低電壓都必須以較低的速率進(jìn)行升、降，此時不要要高的切換速度，晶體管的通道長度也可能做得長些。還有在這種情況下高電壓能分布到若干個MOS晶體管上(MOST′S的級聯(lián))因此每個晶體管只有一個較小的源/漏電壓。圖7中給出了一個例子，其中所示的為一用于探測電路70(圖5中的塊2)的電路圖。
因此，從上述介紹中可看到在編程周期內(nèi)是如何同時將編程信號VH(圖4)加至存貯器晶體管T1上去的(圖1)并保證將緩沖器中邏輯信息保留下來，雖然使那些在緩沖器中的相應(yīng)晶體管處于電流截止?fàn)顟B(tài)?；谶@個目的，將控制信號L加至地址緩沖電路100，該電路根據(jù)收到的地址通過地址譯碼電路控制高壓緩沖器HV(圖1和圖2)。信號L防止將任何內(nèi)部地址變化傳至輸出級T36和T37(圖2)，因此后者是處于電流截止?fàn)顟B(tài)并將該狀態(tài)保留到有編程電壓時為止。同樣，信號L被加至數(shù)據(jù)輸入緩沖電路200上，該電路向NAND門25(圖1)的數(shù)據(jù)輸入端D提供數(shù)據(jù)。只要有L信號存在，就不會有任何數(shù)據(jù)變化加至NAND門25，它使反相器26的輸出級處于電流截止?fàn)顟B(tài)并保留該狀態(tài)。這類受控地址和數(shù)據(jù)輸入緩沖電路都是眾所周知的(地址和數(shù)據(jù)鎖存緩沖電路)，因此無須進(jìn)一步說明了。
圖7中所示的探測電路包括有一串連連接的二個N-MOS晶體管T71和T72和一個P-MOS晶體管T73，晶體管T73的源極接至高電壓VH。將T73的柵接至T72的柵極，T72是與電源線VCC相聯(lián)。T71的柵極收到經(jīng)反相后的寫/抹信號P(＝SW)。只要信號P為“高”(1)，T71和T72都將導(dǎo)通，而T73截止。因為線VH的電位等于VCC(線VH-經(jīng)由信號P控制連至該處，并且電荷泵不工作)，就象該晶體管柵極的電位一樣。由晶體管T74和T75組成的C-MOS反相器的輸入76接收一“低”(0)信號時它的輸出信號HV將是“高”(1)的。
當(dāng)信號P變?yōu)椤暗汀?0)，意即將電荷泵(圖5中塊1)通過，T71截止。此時線VH的電位開始上升，從而使T73當(dāng)線VH的電位超過VCC+｜VTP｜的值時導(dǎo)通(VTP是T73的門限電壓)。然后通過反相器T74-T75將輸入端76的“高”信號反相，這兩個晶體管也將“低”信號HV加至圖5所示的NAND門3上去。應(yīng)該注意到只要T72和71之間的結(jié)被充電超出了電位VCC-｜VTN｜，T72馬上就不再導(dǎo)通(VTH是T72的門限電壓)。當(dāng)編程周期結(jié)束后，信號SW過渡到“0”而P過渡到“1”從而使電荷泵停止工作(圖5中的塊1)。導(dǎo)體VH處的高電壓將由經(jīng)所說的以晶體管形式的開關(guān)放電而下降(圖6)，該晶體管由信號P控制并將導(dǎo)體VH與電位端VCC相聯(lián)。
只要信號P為“高”(“1”)，T71和T72馬上就導(dǎo)通。由于T73仍處于導(dǎo)通態(tài)VH仍將能通過T73、T72和T71進(jìn)行放電?，F(xiàn)選擇的晶體管T73的寬/長要比晶體管T71和T72串聯(lián)構(gòu)成的寬/長比大得多，所以點76處的電位基本上不低于VH處的電位，因而，點76將繼續(xù)輸出一個“高”信號而HV仍保持“低”信號。
當(dāng)VH處的電壓降到VCC+｜VTP｜左右時，點76的電位馬上下降，這是因為一方面經(jīng)T73另一方面又經(jīng)T71和T72分壓后使其降至使反相器T74，T75轉(zhuǎn)換，而信號HV再一次變“高”(“1”)。信號L將再次變低。并重新將地址和數(shù)據(jù)(用于讀周期中)的變化存入存貯器。VH處的電壓已降至低于晶體管的擊穿電壓(在導(dǎo)電狀態(tài)時)。現(xiàn)在VH處的電壓再將降至VCC，一旦VH低于VCC+｜VTP｜，T73馬上就進(jìn)入截止?fàn)顟B(tài)。
雖然在前面的例子中介紹了一種由互補晶體管組成的存貯器電路，本發(fā)明的原則還可應(yīng)用于只利用一種導(dǎo)電型晶體管的存貯器電路之中。
權(quán)利要求
1、一集成在半導(dǎo)體基片上的邏輯存貯電路，它具有至少一個可抹可編程序的存貯單元矩陣，該矩陣受控于由絕緣柵場效應(yīng)晶體管(MOST′S)構(gòu)成的控制部件，特征為編程裝置，用于將一個編程電壓加到所述的存貯矩陣上去，該編程電壓高于多個處于電流導(dǎo)通狀態(tài)下的場效應(yīng)晶體管源漏極之間的擊穿電壓，但低于其電流截止?fàn)顟B(tài)時的擊穿電壓。以及轉(zhuǎn)換裝置，用于產(chǎn)生和/或保持場效應(yīng)晶體管于電流截止?fàn)顟B(tài)，同時將它們的邏輯信息記錄下來。
2、權(quán)項1所述的電路中的控制部件包括一執(zhí)行邏輯操作的選擇部件，它選出正確的存貯單元以便供給一編程電壓，該電路的特征為在編程裝置將編程電壓輸至選中的存貯單元的周期內(nèi)，轉(zhuǎn)換裝置將選擇部件中的晶體管保持于電流截止?fàn)顟B(tài)，雖在電流截止?fàn)顟B(tài)，選擇部件還包括保留現(xiàn)有邏輯信息的裝置。
3、權(quán)項1或2所述的存貯器集成電路，其特征為存貯電路是由互補絕緣柵場效應(yīng)晶體管組成。
專利摘要
通道較短的場效應(yīng)晶體管可望用于執(zhí)行高速的邏輯操作。然而，它們不能承受起(E)EPROM必須運行的較高的編程和抹除電壓。在編程周期內(nèi)上述場效應(yīng)晶體管均被保持在電流截止?fàn)顟B(tài)，其時正好通過邏輯操作將取得的信息記錄下來，但是“快”晶體管卻可承受所謂的較高電壓。
文檔編號G11C17/00GK85101045SQ85101045
公開日1986年10月29日 申請日期1985年4月1日
發(fā)明者卡皮恩斯, 哈蒂格林 申請人:菲利浦光燈制造公司導(dǎo)出引文BiBTeX, EndNote, RefMan