專(zhuān)利名稱(chēng)：能預(yù)激勵(lì)的升壓電路器件和半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，更具體說(shuō)涉及例如為具有通過(guò)升壓驅(qū)動(dòng)的輸出電路執(zhí)行相繼或連續(xù)的讀出功能的SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)和VRAM(視頻隨機(jī)存取存儲(chǔ)器)所采用的有效技術(shù)。
采取由升壓產(chǎn)生的字線(xiàn)選擇信號(hào)的DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)型式是眾所周知的，其中升高的電壓由升壓電路產(chǎn)生。設(shè)有這種升壓電路的DRAM已經(jīng)被披露，例如，公開(kāi)于1991年9月19日的JP-A-3-214669中。
為了能用較小的占用區(qū)連續(xù)地以增加了的速度操作有讀比特?cái)?shù)據(jù)功能的SDRAM或VRAM，本發(fā)明人認(rèn)為，驅(qū)動(dòng)數(shù)據(jù)輸出電路的輸出部件(包括兩個(gè)推挽連接的N-溝MOSFET)的驅(qū)動(dòng)器部件必須以提升的電壓操作，把電壓高于電源電壓的驅(qū)動(dòng)信號(hào)送入輸出部件，以防止由于接在電源電壓端的MOSFET閾值電壓的限制使輸出信號(hào)電平降低。
同時(shí)，本發(fā)明人發(fā)現(xiàn)，在執(zhí)行充電激勵(lì)(抽運(yùn))操作的多個(gè)MOS-FET是由一個(gè)開(kāi)關(guān)(切換)工作的自舉電路電壓來(lái)驅(qū)動(dòng)以力求增大構(gòu)成產(chǎn)生提升電壓的升壓電路器件之操作效率的情況下，當(dāng)傳送串行輸出數(shù)據(jù)的第1個(gè)數(shù)據(jù)時(shí)，加到數(shù)據(jù)輸出電路輸出部件上的升壓不足會(huì)引起存取延遲與輸出電壓不足。為了解決此問(wèn)題，可以想到的是，用產(chǎn)生連續(xù)振蕩脈沖信號(hào)來(lái)產(chǎn)生提升的電壓，但是，這個(gè)方法會(huì)造成電流損耗增加。
特別是對(duì)以相當(dāng)?shù)偷?伏電壓操作的半導(dǎo)體存儲(chǔ)器件來(lái)說(shuō)，其數(shù)據(jù)輸出電路中的電平裕度很小，而且除非用提升的電壓來(lái)驅(qū)動(dòng)數(shù)據(jù)輸出電路，否則就不可能達(dá)到足夠的輸出電平。如果升壓電路器件中由MOSFET按二極管方式連接來(lái)進(jìn)行激勵(lì)操作，那末，則由于MOSFET閾值電壓引起的電平損失而不可能獲得所希望的提升的電壓。因此，用于升壓電路器件的激勵(lì)電路需要采用自舉電路來(lái)控制MOSFET的開(kāi)關(guān)操作，從而實(shí)現(xiàn)激勵(lì)操作。采用這種自舉電路，在第1激勵(lì)操作期內(nèi)不會(huì)有提升的電壓，因此實(shí)際上沒(méi)有進(jìn)行升壓操作。
本發(fā)明的目的是提供一種能夠進(jìn)行預(yù)激勵(lì)操作的升壓電路器件。
本發(fā)明的另一個(gè)目的是提供一種降低其功耗、達(dá)到提高輸出操作速度以及防止輸出電平惡化的半導(dǎo)體存儲(chǔ)器件。
本發(fā)明的再一個(gè)目的是提供一種降低其功耗、達(dá)到提高輸出操作速度以及防止輸出電平惡化的結(jié)構(gòu)簡(jiǎn)單的半導(dǎo)體存儲(chǔ)器件。
通過(guò)結(jié)合附圖作出詳細(xì)描述，本發(fā)明的上述和其它目的以及新的特點(diǎn)將會(huì)更加清楚。
根據(jù)本發(fā)明的一個(gè)方案，一種升壓電路器件包括可用第一電源以第一電壓操作并響應(yīng)于一個(gè)控制信號(hào)來(lái)提供提升到高于第一電源之第一電壓的第二電壓之第二電源的激勵(lì)電路裝置;一個(gè)響應(yīng)預(yù)定的輸入信號(hào)來(lái)產(chǎn)生一個(gè)單脈沖的單發(fā)脈沖發(fā)生器;以及一個(gè)響應(yīng)該單脈沖和輸入時(shí)鐘信號(hào)來(lái)產(chǎn)生控制時(shí)鐘信號(hào)的控制電路，其中，與輸入時(shí)鐘信號(hào)同步地產(chǎn)生所述預(yù)定輸入信號(hào)，而該控制時(shí)鐘信號(hào)包括一個(gè)與該單脈沖相應(yīng)的預(yù)激勵(lì)脈沖和與輸入時(shí)鐘信號(hào)相應(yīng)并跟隨預(yù)激勵(lì)脈沖的多個(gè)時(shí)鐘脈沖。
根據(jù)本發(fā)明的另一個(gè)方案，一個(gè)數(shù)據(jù)輸入電路包括兩個(gè)推挽式連接的以相繼或連續(xù)地輸出讀出數(shù)據(jù)的MOSFET，以及用來(lái)產(chǎn)生提升的電壓以便供給數(shù)據(jù)輸出電路的升壓電路器件包括兩個(gè)開(kāi)關(guān)MOSFET，其中的切換操作是受一個(gè)輸給MOSFET的輸入脈沖信號(hào)同步控制的，以執(zhí)行激勵(lì)電路中的激勵(lì)操作，其中供給MOSFET柵極的控制信號(hào)是由于自舉操作而提升的。在數(shù)據(jù)讀出操作之前，在該激勵(lì)電路內(nèi)完成預(yù)激勵(lì)操作。
因?yàn)榧?lì)電路由于自身的預(yù)激勵(lì)操作產(chǎn)生所需的提升的電壓，當(dāng)實(shí)際的讀操作開(kāi)始時(shí)，用預(yù)定的提升電壓有利于數(shù)據(jù)輸出電路的操作。


圖1是本發(fā)明一個(gè)實(shí)施例的DRAM基本部分的示意圖。
圖2A、2B是應(yīng)用本發(fā)明一個(gè)實(shí)施例的數(shù)據(jù)輸出電路基本部分的圖象。
圖3是說(shuō)明本發(fā)明一個(gè)實(shí)施例的一種升壓電路器件的基本操作的時(shí)序圖。
圖4是說(shuō)明為本發(fā)明一個(gè)實(shí)施例的升壓電路器件所采用的激勵(lì)電路圖。
圖5是本發(fā)明一個(gè)實(shí)施例的升壓電路器件的示意框圖。
圖6是說(shuō)明圖5升壓電路器件操作的時(shí)序圖。
圖7是圖5實(shí)施例的一個(gè)特例的電路圖。
圖8是本發(fā)明一個(gè)實(shí)施例的一種升壓電路器件的電路圖。
圖9是本發(fā)明一個(gè)實(shí)施例的一種升壓電路器件的電路圖。
圖10是本發(fā)明一個(gè)實(shí)施例的DRAM的示意圖。
圖11是本發(fā)明一個(gè)實(shí)施例的SDRAM基本部分的略圖。
圖1是按照本發(fā)明一個(gè)實(shí)施例的DRAM基本部分的示意圖。圖1所示的各個(gè)電路元件與DRAM的其它電路元件一起形成在單個(gè)半導(dǎo)體襯底上，例如，單晶硅半導(dǎo)體襯底上，用眾所周知的半導(dǎo)體集成電路制造技術(shù)形成。
本實(shí)施例設(shè)有兩個(gè)升壓電路器件VCHG1和VCHG2。一個(gè)升壓電路器件VCHG1用于驅(qū)動(dòng)存儲(chǔ)陣列MB1和MB2的字線(xiàn)。因此，產(chǎn)生一個(gè)送到各相應(yīng)存儲(chǔ)陣列的字線(xiàn)驅(qū)動(dòng)器WD1和WD2的提升電壓VCH。另一個(gè)升壓電路器件VCHG2產(chǎn)生一個(gè)送到數(shù)據(jù)輸出電路DOC1-DOC8的提升的電壓VCH。
這兩個(gè)升壓電路器件VCHG1和VCHG2產(chǎn)生相同的提升的電壓VCH并共用一個(gè)相當(dāng)大的濾波電容C，以提高集成度。電容C有相當(dāng)大的容量，為幾百微法到幾個(gè)毫微法。舉例來(lái)說(shuō)，當(dāng)DRAM存儲(chǔ)容量為16兆比特時(shí)，電容量為960pf。因?yàn)殡娙軨在半導(dǎo)體襯底上占有很大面積，上述的共用結(jié)構(gòu)有助于減小芯片面積。
本實(shí)施例的DRAM設(shè)有8個(gè)數(shù)據(jù)輸出電路，以便它們通過(guò)輸入/輸出端(壓焊點(diǎn))I/01-I/08，以8比特為單元執(zhí)行數(shù)據(jù)讀出操作，然而并不特別限于此。
各個(gè)數(shù)據(jù)輸出電路DOC1-DOC8的基本部分可以有如圖2A所示的電路結(jié)構(gòu)。各數(shù)據(jù)輸出電路的輸出部件OUT包括按推挽連接配置的輸出N-溝MOSFETQ3和Q4。輸出數(shù)據(jù)時(shí)，以互補(bǔ)方式控制MOSFETQ3和Q4的開(kāi)關(guān)操作，向?qū)?yīng)的輸入/輸出端I/O提供低和高電平輸出信號(hào)。當(dāng)DRAM在備用態(tài)或者寫(xiě)入態(tài)時(shí)，數(shù)據(jù)輸出部件OUT的輸出MOSFETQ3和Q4都被關(guān)斷，成為高阻抗態(tài)。
當(dāng)在電源電壓VCC側(cè)的輸出MOSFETQ3隨送到MOSFETQ3柵極的高電平驅(qū)動(dòng)電壓而導(dǎo)通以提供高電平信號(hào)(例如電源電壓VCC)時(shí)，輸出部件OUT的輸出電平由于輸出MOSFETQ3的有效閾值電壓而被降低。當(dāng)電源電壓VCC的電壓相當(dāng)?shù)停?.3伏時(shí)，就達(dá)不到所要求的信號(hào)幅度。
本實(shí)施例中，驅(qū)動(dòng)高電平側(cè)輸出MOSFETQ3的驅(qū)動(dòng)器部件DRV包括一個(gè)有P-溝和N-溝兩個(gè)MOSFETQ1和Q2、并使用諸如提升的電壓VCH(VCH＞VCC)的工作電壓的CMOS反相器，這使得驅(qū)動(dòng)部件DRV的高電平輸出電壓DOH象提升的電壓VCH一樣成為高于電源電壓VCC的電壓。所提升的電壓VCH確定得高出輸出MOSFETQ的有效閾值電壓Vth，或比電源電壓VCC更高。因而，當(dāng)驅(qū)動(dòng)器部件DRV的輸出電壓DOH處于高電平(例如讀出操作中的VCH)時(shí)，就不會(huì)造成上述那樣的電平損失，而從MOSFETQ3的源極端可以得到與電源電壓VCC相應(yīng)的輸出電壓。
從存儲(chǔ)陣列MB經(jīng)主放大器(未示出)讀出的讀出信號(hào)DO具有如電源電壓VCC這樣的高電平，或電路接地電壓這樣的低電平。于是，為了用高電平信號(hào)DO分別關(guān)斷和導(dǎo)通驅(qū)動(dòng)器部件DRV的CMOS反相器的P-溝和N-溝MOSFETQ1和Q2，換言之，為了以互補(bǔ)方式運(yùn)作CMOS反相器，在驅(qū)動(dòng)部件DRV的輸入端要設(shè)置下列電平移相部件LVS。
該電平移相部件LVS包括兩個(gè)適合于在提升的電壓下操作的NOR門(mén)電路G1和G2。這兩個(gè)NOR門(mén)的各自的一個(gè)輸入端和一個(gè)輸出端相互交叉耦合形成一個(gè)鎖存器。
如圖2B所示，這種NOR門(mén)電路G1和G2包括兩組串聯(lián)的P-溝MOSFETQ21、Q23和Q20、Q22，以及兩組并聯(lián)的N-溝MOSFETQ26、Q27和Q24、Q25。在NOR門(mén)電路G1內(nèi)，兩個(gè)P-溝MOSFET和兩個(gè)N-溝MOSFET中，P-溝MOSFETQ21和N-溝MOSFETQ26的柵極連在一起，形成接收來(lái)自NOR門(mén)電路G2輸出信號(hào)DOB2的一個(gè)輸入端，而另一個(gè)P-溝MOSFETQ23和另一個(gè)N-溝MOSFETQ27的柵極連在一起，形成接收來(lái)自反相器電路N1的輸出信號(hào)DOB1的另一個(gè)輸入端。P-溝MOSFETQ23和另一個(gè)N-溝MOSFETQ27之間的結(jié)點(diǎn)則被連接到NOR門(mén)電路G1的一個(gè)輸出端，從該端送出電平移相部件LVS的輸出信號(hào)DO′。
如上所述，讀出信號(hào)DO通過(guò)CMOS反相器電路N1被送到NOR門(mén)電路G1的另一輸入端，該反相器電路N1用電源電壓VCC來(lái)操作，而不象NOR門(mén)電路G1和G2用VCH來(lái)運(yùn)作。該信號(hào)DO直接輸?shù)絅OR門(mén)電路D2的另一輸入端。
如上所述，輸入到NOR門(mén)電路G1和G2另一輸入端的信號(hào)DOB1、DO擺幅在諸如電源電壓VCC這樣的高電平與諸如電路接地電壓的低電平之間。當(dāng)信號(hào)DO為低電平時(shí)，反相器電路N1的輸出信號(hào)DOB1為高電平，而NOR門(mén)電路G2的兩輸入端分別供以低電平信號(hào)DO和由NOR門(mén)電路G1來(lái)的低電平輸出信號(hào)DO′，使串聯(lián)的P-溝MOSFETQ22和Q20都導(dǎo)通，以致來(lái)自NOR門(mén)電路G2的輸出信號(hào)DOB2必為升高的電壓VCH這樣的高電平。
當(dāng)反相器電路N1的輸出信號(hào)DOB1處于高電平(例如VCC)，并被加到NOR門(mén)電路G1中的P-溝MOSFETQ23的柵極時(shí)，由于其柵與源極之間加上了電壓VCH-VCC，于是MOSFETQ23會(huì)導(dǎo)通。但是，因?yàn)镻-溝MOSFETQ21的柵極接收與提升的電壓VCH相應(yīng)的高電平輸出信號(hào)DOB2而被關(guān)斷，所以，NOR門(mén)電路G1中的串聯(lián)P-溝MOSFETQ21、Q23的電流通路就會(huì)被截?cái)唷?br> 當(dāng)讀出信號(hào)DO從低電平變成為高電平時(shí)，反相電路N1的輸出信號(hào)DOB1也變?yōu)榈碗娖剑襈OR門(mén)電路G2的輸出信號(hào)DOB2就從高電平變?yōu)榈碗娖?。其結(jié)果，因NOR門(mén)電路G1兩輸入端接收來(lái)自反相器電路N1的低電平輸出信號(hào)DOB1以及來(lái)自NOR門(mén)電路G2的低電平輸出信號(hào)DOB2，這就導(dǎo)通了兩個(gè)串聯(lián)的P-溝MOSFETQ21、Q23，使NOR門(mén)電路G1的輸出信號(hào)DO′為VCH這樣的高電平。
在讀出信號(hào)DO為VCC這樣的高電平，且加之于NOR門(mén)電路G2的P-溝MOSFETQ22柵極的情況下，由于MOSFETQ22的柵和源極之間加上了電壓VCH-VCC，故MOSFETQ22趨于導(dǎo)通。但是，因?yàn)镻-溝MOSFETQ20的柵極接收與提升的電壓VCH相應(yīng)的高電平輸出信號(hào)DO′而被關(guān)斷，所以，NOR門(mén)電路G2中的串聯(lián)P-溝MOSFETQ20、Q22的電流通路被截?cái)唷?br> 上述閂鎖電路使在低電平(例如地電壓)與高電平(例如電源電壓)之間擺動(dòng)的讀出信號(hào)DO電平移動(dòng)到一個(gè)在與提升的電壓VCH相應(yīng)的高電平與諸如電路接地電壓之類(lèi)的低電平之間擺動(dòng)的、由NOR門(mén)電路G1的輸出端產(chǎn)生的輸出信號(hào)。
以分別與提升的電壓電平VCH和接地電平相應(yīng)的高和低的電壓電平把輸出信號(hào)DO′送入構(gòu)成驅(qū)動(dòng)器部件DRV的P-溝和N-溝MOSFETQ1和Q2的柵極。因而，該MOSFETQ1和Q2執(zhí)行一種互補(bǔ)開(kāi)關(guān)操作，把具有諸如電路接地電平之類(lèi)的低電壓電平和諸如提升的電壓這樣的高電壓電平的驅(qū)動(dòng)信號(hào)DOH送至輸出MOSFETQ3的柵極。
圖1中，向升壓電路器件VCHG2供以輸入時(shí)鐘信號(hào)或外部時(shí)鐘脈沖信號(hào)CLOCK、指令信號(hào)COMMAND，以及輸出啟動(dòng)信號(hào)DOE。當(dāng)器件VCHG2接到規(guī)定讀模式的指令信號(hào)以及輸出啟動(dòng)信號(hào)DOE時(shí)，就用時(shí)鐘脈沖信號(hào)的時(shí)鐘去控制升壓操作。圖1所示的DRAM包括時(shí)鐘脈沖信號(hào)CLOCK和指令信號(hào)COMMAND來(lái)操縱升壓電路器件的理由在于，本實(shí)施例的DRAM是所謂的同步動(dòng)態(tài)RAM(SDRAM)。這種SDRAM的例子是日立株式會(huì)社制造的“HM5216800/HM5241605系列”的RAM。
雖非特別限制，用于驅(qū)動(dòng)字線(xiàn)的升壓電路器件VCHG1具有對(duì)提升的電壓電平敏感的電平傳感器80，因此當(dāng)傳感器80感受到所提升的電壓降低時(shí)，就用傳感器80內(nèi)設(shè)的振蕩電路(未示出)形成的脈沖信號(hào)使升壓電路器件進(jìn)行升壓操作。升壓操作還可用字線(xiàn)選擇定時(shí)信號(hào)來(lái)進(jìn)行。因而，在選通字線(xiàn)之前進(jìn)行升壓操作，預(yù)先防止在字線(xiàn)選通中由于字線(xiàn)耗電而降低字線(xiàn)的電壓電平。
圖3是說(shuō)明按照本發(fā)明的一個(gè)實(shí)施例的升壓電路器件基本操作的時(shí)序圖。圖3中，當(dāng)升壓電路器件接到與外部時(shí)鐘信號(hào)CLOCK同步的指令信號(hào)COMMAND以讀出模式使存儲(chǔ)器件操作時(shí)，輸?shù)交驂弘娐菲骷妮斎胄盘?hào)就與外部時(shí)鐘信號(hào)同步地從0伏變?yōu)殡娫措妷篤CC。于是，該升壓電路器件就在數(shù)據(jù)輸出操作之前執(zhí)行預(yù)激勵(lì)操作。
圖4表示說(shuō)明可用于按照本發(fā)明一個(gè)實(shí)施例的升壓電路器件的激勵(lì)電路。
本實(shí)施例中，送到執(zhí)行激勵(lì)操作的MOSFETQ31和Q34柵極的控制脈沖電壓由與之相連的電容器C32和C31升壓，以便即使電源電壓VCC相當(dāng)?shù)鸵材塬@得足夠的提升電壓。在這種情況下，根據(jù)時(shí)鐘信號(hào)CLOCK所產(chǎn)生的輸入脈沖信號(hào)IN(圖3)就通過(guò)反相器N31被送入電容器C32的一個(gè)電極。電源電壓VCC經(jīng)過(guò)以二極管方式連接的MOSFETQ32被送到電容器C32的另一電極。由電容器C32的另一電極所獲得的提升的電壓被用于控制執(zhí)行電荷激勵(lì)操作的MOSFETQ31的柵極電壓的開(kāi)關(guān)操作。
輸入脈沖信號(hào)IN還通過(guò)反相器N32和N34送到電容器C33的一個(gè)電極。電容器C33的另一電極與電源電壓VCC間設(shè)有以二極管方式連接的MOSFETQ33。由電容器C33另一電極取得的提升電壓用于控制執(zhí)行電荷激勵(lì)操作的MOSFETQ34的柵極電壓的開(kāi)關(guān)操作。
輸入脈沖信號(hào)IN還通過(guò)反相器N32和N33送到電荷抽運(yùn)電容器C31的一個(gè)電極。電容器C31的另一電極經(jīng)開(kāi)關(guān)MOSFETQ31由電源電壓VCC充電。通過(guò)MOSFETQ34輸出的提升電壓使濾波電容器C(圖1)充電。
圖4的激勵(lì)電路按如下方式工作。當(dāng)輸入脈沖信號(hào)IN為低電平時(shí)，反相器N31的輸出信號(hào)則為高電平。此時(shí)，反相器N34的輸出信號(hào)為低電平，使電容器C33經(jīng)按二極管方式連接的MOSFETQ33預(yù)充電。雖然反相器N33的輸出信號(hào)也為低電平，但MOSFETQ34和Q31基本被關(guān)斷。于是，不給電容器C31充電。嚴(yán)格地講，因節(jié)點(diǎn)C由按二極管連接的MOSFETQ33置于VCC-Vth，所以，通過(guò)MOSFETQ34向電容器C31的節(jié)點(diǎn)a充電到VCC-2Vth。但是，當(dāng)電源電壓VCC為低電壓，例如約3.3伏時(shí)，給電容器C31充電的電壓則是低于1伏的低電壓。
因此，雖然輸入信號(hào)IN從低電平變到高電平，而由電容器C31獲得的提升了的電壓VCH卻不會(huì)達(dá)到預(yù)定的電壓。這意味著，甚至當(dāng)反相器N34的高電平使電容C33節(jié)點(diǎn)C的電壓升高而使MOSFETQ34導(dǎo)通時(shí)也不會(huì)進(jìn)行電荷抽運(yùn)操作。
輸入信號(hào)IN變成高電平使反相器N31的輸出信號(hào)變?yōu)榈碗娖?，從而通過(guò)按二極管方式連接的MOSFETQ33向電容器C32充電。因?yàn)槿缟纤?，電容器C32已充電，當(dāng)輸入脈沖信號(hào)IN再回復(fù)到低電平時(shí)，電容器C32的升壓操作使MOSFETQ31導(dǎo)通，因此將MOSFETQ31充電到電源電壓VCC。這就是說(shuō)，執(zhí)行預(yù)激勵(lì)操作，以便在輸入信號(hào)IN的第1脈沖上升邊由高電平電壓給電容器C32充電，而在輸入信號(hào)第1脈沖的下降邊由低電平電壓使電容器C31充電。
圖3的時(shí)序圖中，如上所述，預(yù)激勵(lì)操作是用來(lái)對(duì)激勵(lì)電路的電容器C32和C31充電的。由于預(yù)激勵(lì)，當(dāng)由與輸出數(shù)據(jù)同步進(jìn)行的預(yù)激勵(lì)操作輸出實(shí)際上與時(shí)鐘信號(hào)CLOCK同步讀出的數(shù)據(jù)D0-D3時(shí)，因數(shù)據(jù)輸出電路操作所造成的提升電壓VCH的降低被每次數(shù)據(jù)輸出電路操作時(shí)給濾波電容器充電所補(bǔ)償。結(jié)果，提升了的電壓VCH能夠維持在所要求的高電壓電平上。
當(dāng)如上所述以8比特為一單元來(lái)讀取數(shù)據(jù)時(shí)，八個(gè)數(shù)據(jù)輸出電路DOC1-DOC8同時(shí)運(yùn)行。因此，就要消耗相當(dāng)大的驅(qū)動(dòng)電流以致降低了提升了的電壓VCH。于是，與讀出操作同步的激勵(lì)操作造成數(shù)據(jù)D0-D3在同樣的電壓電平下、以同樣的輸出電流按串行方式從一個(gè)輸入/輸出端I/O輸出。
圖5是按照本發(fā)明一個(gè)實(shí)施例的升壓電路器件的框圖。本實(shí)施例中，升壓電路器件包括多個(gè)(例如，4個(gè))激勵(lì)電路(例如，4a-4d)、一個(gè)控制電路40以及一個(gè)單(發(fā))脈沖發(fā)生器42。這4個(gè)激勵(lì)電路的輸出共同連到濾波電容器C。該單發(fā)脈沖發(fā)生器42響應(yīng)于指令信號(hào)COMMAND產(chǎn)生一個(gè)單脈沖，用來(lái)設(shè)定與外部時(shí)鐘同步收到的讀取模式?？刂齐娐?0包括門(mén)電路411和后面待詳述的分頻器/移相器電路412。
圖6是說(shuō)明圖5所示升壓電路器件運(yùn)行的時(shí)序圖?？刂齐娐?0的分頻器/移相器電路412將經(jīng)門(mén)電路411接收到的控制脈沖信號(hào)IN0的兩個(gè)頻率分頻，并把分頻后的信號(hào)轉(zhuǎn)換成4個(gè)彼此相位差為分頻后的脈沖信號(hào)半周期的相位脈沖信號(hào)。換句話(huà)說(shuō)，分頻后的輸入脈沖信號(hào)在相位上依次相差π/2。
當(dāng)用由外部時(shí)鐘信號(hào)CLOCK的上升沿引入的指令信號(hào)COMMAND來(lái)設(shè)置讀出模式時(shí)，該單發(fā)脈沖發(fā)生器42隨該指令信號(hào)(預(yù)先輸入的信號(hào))而產(chǎn)生單脈沖PREP以執(zhí)行預(yù)激勵(lì)操作。將脈沖PREP作為基本控制脈沖信號(hào)IN0，通過(guò)門(mén)電路411的NOR門(mén)(NOG)送入分頻器/移相器電路412。響應(yīng)從低電平變成高電平的信號(hào)IN0，輸給第1激勵(lì)電路4a的輸入信號(hào)IN1從高電平變成低電平，而輸給第2激勵(lì)電路4b的輸入信號(hào)IN2從低電平變成高電平。響應(yīng)從高電平變成低電平的信號(hào)IN1，輸給第3激勵(lì)電路4c的輸入信號(hào)IN3從高電平變成低電平，以及輸給第4激勵(lì)電路4d的輸入信號(hào)IN4從低電平變成高電平。
當(dāng)與外部時(shí)鐘信號(hào)CLOCK同步按串行方式實(shí)際輸出讀出數(shù)據(jù)D0-D3時(shí)，第1激勵(lì)電路4a輸出與輸入信號(hào)IN0上升邊同步的提升電壓，而第3激勵(lì)電路4c輸出與輸入信號(hào)IN0下降沿同步的提升電壓。因?yàn)榧?lì)時(shí)間間隔加倍，如上所述，各分頻信號(hào)依次相移π/2，以執(zhí)行激勵(lì)操作，通過(guò)第1和第3激勵(lì)電路4a和4c兩次來(lái)完成一個(gè)數(shù)據(jù)D0的激勵(lì)操作。同理，由第2和第4激勵(lì)電路4b和4d兩次來(lái)完成數(shù)據(jù)D1的激勵(lì)操作。再由第1和第3激勵(lì)電路4a和4c兩次完成數(shù)據(jù)D2輸出的激勵(lì)操作，而通過(guò)第2和第4激勵(lì)電路4b和4d兩次完成數(shù)據(jù)D3輸出的激勵(lì)操作。
如此完善的激勵(lì)操作進(jìn)一步抑制了該提升電壓VCH的減小，以提供更穩(wěn)定的提升電壓。這就提供更穩(wěn)定的輸出電平和更穩(wěn)定化的輸出電流。
圖7表示一種說(shuō)明圖5實(shí)施例控制電路40的具體電路圖。把讀出指令信號(hào)COMMAND供給上面所說(shuō)的那種單發(fā)脈沖發(fā)生器42，同時(shí)把時(shí)鐘信號(hào)CLOCK和輸出啟動(dòng)信號(hào)DOE送給門(mén)電路411。
首先，單發(fā)脈沖發(fā)生器42響應(yīng)與外部或輸入時(shí)鐘信號(hào)CLOCK同步接收到的讀出指令信號(hào)COMMAND產(chǎn)生單個(gè)信號(hào)脈沖PREP。然后，經(jīng)過(guò)門(mén)電路411的NOR門(mén)NOG和分頻器/移相器電路412，將該脈沖PREP送到第1-第4激勵(lì)電路4a-4d以執(zhí)行圖6所說(shuō)明的預(yù)激勵(lì)操作。
預(yù)激勵(lì)操作之后，NAND門(mén)電路NAG被一個(gè)其產(chǎn)生時(shí)序按一預(yù)定模式(稱(chēng)為“等數(shù)時(shí)間”)控制的數(shù)據(jù)輸出啟動(dòng)信號(hào)DOE打開(kāi)，以便當(dāng)數(shù)據(jù)輸出有效時(shí)，通過(guò)NAND門(mén)電路NAG引進(jìn)輸入時(shí)鐘信號(hào)，從而使第1至第4激勵(lì)電路4a-4d依次并與數(shù)據(jù)輸出同步地運(yùn)行，以便補(bǔ)償因數(shù)據(jù)輸出而消耗的提升電壓的下降。把NAND門(mén)NAG的輸出經(jīng)過(guò)反相器N41、NOR門(mén)NOG和反相器N42作為控制脈沖信號(hào)IN0輸入到分頻器/移相器412中。在圖3所示的操作中，該“等數(shù)時(shí)間”設(shè)為3。
把為DRAM接通電源時(shí)所產(chǎn)生的置位脈沖SET加在MOSFETQ60上，從而令分頻器/移相電路412的各節(jié)點(diǎn)都處于其起始電壓值。電路412包括接收輸入信號(hào)IN0和CMOS反相器INV1、接收反相器INV1輸出的CMOS反相器INV2，和兩個(gè)觸發(fā)器。觸發(fā)器之一包括同步脈沖反相器(clockedinverter)INV3、接收同步脈沖反相器INV3輸出的CMOS反相器INV4，和用來(lái)把CMOS反相器INV4的輸出信號(hào)反饋到它的輸入端的同步脈沖反相器INV5，而另一個(gè)觸發(fā)器包括同步脈沖反相器INV6、接收同步脈沖反相器INV6的輸出的CMOS反相器INV7，和用來(lái)把CMOS反相器INV7的輸出信號(hào)反饋到它的輸入端的同步脈沖反相器INV8。把同步脈沖反相器INV6的輸出信號(hào)送到CMOS反相器INV7和同步脈沖反相器IN3，以構(gòu)成二進(jìn)制計(jì)數(shù)器(一種分頻器)。
當(dāng)由于控制脈沖信號(hào)IN0處于低電平、分頻器/移相器電路412為非操作狀態(tài)時(shí)，同步脈沖反相器INV3和INV8都為關(guān)斷狀態(tài)。置位脈沖在預(yù)定的時(shí)間間隔接通MOSFETQ60，將節(jié)點(diǎn)b置為低電平。因?yàn)榉聪嗥鱅NV5和INV6都為開(kāi)態(tài)，所以，節(jié)點(diǎn)a和c都是高電平，而節(jié)點(diǎn)b是低電平。
通過(guò)門(mén)電路41接收到的脈沖信號(hào)IN0，通過(guò)兩個(gè)反相器INV1和INV2有選擇地操作同步脈沖反相器INV3、INV5、INV6和INV8。當(dāng)輸入信號(hào)IN0的電平從“低”變“高”時(shí)，反相器INV3導(dǎo)通，而反相器INV5和INV6則被關(guān)斷。因而，節(jié)點(diǎn)a從“高”變“低”，而節(jié)點(diǎn)b反而從“低”變“高”。此時(shí)節(jié)點(diǎn)c和d保持不變。當(dāng)輸入信號(hào)IN0的電平從“高”變“低”時(shí)，反相器INV5和INV6導(dǎo)通，而反相器INV3和INV8被關(guān)斷。于是，節(jié)點(diǎn)c從“高”變“低”，而節(jié)點(diǎn)d反而從“低”變“高”。節(jié)點(diǎn)a和b保持不變。此后，通過(guò)反復(fù)類(lèi)似的操作，在相應(yīng)節(jié)點(diǎn)a-c獲得四個(gè)不同的依次使相位移動(dòng)π/2、其周期等于輸入信號(hào)IN0周期2倍的移相的時(shí)鐘信號(hào)。第1至第4激勵(lì)電路4a-4d可以具有如圖4所示的同樣結(jié)構(gòu)。
圖8是按照本發(fā)明另一個(gè)實(shí)施例的升壓電路器件的電路圖。本實(shí)施例設(shè)有輸出邏輯電平檢測(cè)電路70，輸出一個(gè)信號(hào)以控制NAND門(mén)電路G71-G74，也就是控制由分頻器/移相器電路412產(chǎn)生的4個(gè)脈沖信號(hào)的輸出。
輸出邏輯電平檢測(cè)電路70檢測(cè)多個(gè)同步輸出的數(shù)據(jù)(例如圖1所示結(jié)構(gòu)中的8個(gè)數(shù)據(jù))的邏輯電平，根據(jù)檢測(cè)結(jié)果來(lái)控制NAND門(mén)電路G71-G74。
舉例來(lái)說(shuō)，當(dāng)電路70檢出所有同時(shí)輸出的8個(gè)數(shù)據(jù)的第1位數(shù)據(jù)(DO)全部為低電平時(shí)，門(mén)電路G71和G73都被電路70的輸出關(guān)斷，以致輸給第1充電激勵(lì)電路4a的輸入信號(hào)IN1和輸給第3充電激勵(lì)電路4c(圖6)的輸入信號(hào)IN3都保持不變，對(duì)第1位的激勵(lì)決不會(huì)起作用。而且，當(dāng)電路70檢出所有同時(shí)輸出的8個(gè)數(shù)據(jù)的第2位數(shù)據(jù)(D1)也全都為低電平時(shí)，門(mén)電路G72和G74被電路70的輸出關(guān)斷，以致輸給第2充電激勵(lì)電路4b的輸入信號(hào)IN2和輸給第4充電激勵(lì)電路4d(圖6)的輸入信號(hào)IN4保持不變，對(duì)第2位的激勵(lì)也決不會(huì)起作用。就這樣，可將充電激勵(lì)電路4a到4d的功率損耗降至最低。
圖9是按照本發(fā)明又一個(gè)實(shí)施例的升壓電路器件的電路圖。本實(shí)施例中，圖1的兩個(gè)升壓電路器件VCHG1和VCHG2為單一的共用電路所取代。
于是，在門(mén)電路411內(nèi)，以用于提供選通字線(xiàn)用的提升電壓VCH的定時(shí)接通電源轉(zhuǎn)換開(kāi)關(guān)的時(shí)序，將推動(dòng)激勵(lì)電路4a-4b的信號(hào)供給NOR門(mén)電路NOG，該NOR門(mén)電路NOG的作用是把輸入信號(hào)供給反相器N42，以便產(chǎn)生完成上述預(yù)激勵(lì)的輸入脈沖信號(hào)IN0。
VCH電平傳感器80能感知該提升電壓VCH的電壓電平，并能產(chǎn)生第1和第二傳感信號(hào)CL1和CL2，第1傳感信號(hào)CL1表示提升電壓VCH低于第1電壓電平，第2傳感信號(hào)CL2表示提升電壓VCH低于第2電壓電平但不低于第1電壓電平。舉例來(lái)說(shuō)，當(dāng)電源開(kāi)關(guān)接通時(shí)，因?yàn)殡妷篤CH為接地電壓電平，所以由第1傳感信號(hào)CL1開(kāi)啟NAND門(mén)電路83，以通過(guò)NAND門(mén)電路83，反相器電路N44和NOR門(mén)電路G84引入外部時(shí)鐘脈沖(CLOCK)，直至把電壓VCH提升至第1電壓電平，例如4V，為止。當(dāng)電壓VCH超過(guò)第1電壓電平時(shí)，由第2傳感信號(hào)CL2開(kāi)啟NAND門(mén)電路G82，以通過(guò)NAND門(mén)電路G82、反相器電路N43和NOR門(mén)電路G84引入來(lái)自?xún)?nèi)部振蕩時(shí)鐘源81的、具有相對(duì)長(zhǎng)周期的時(shí)鐘脈沖，直到將電壓VCH提升到第2電壓電平(例如4.5V)為止。
另外，通過(guò)NOR門(mén)電路引入由為選通字線(xiàn)而供給提升電壓VCH的定時(shí)所產(chǎn)生的單發(fā)脈沖REN。
采取這種結(jié)構(gòu)進(jìn)行激勵(lì)，凡是有必要的地方，除數(shù)據(jù)輸出操作的情況外，還通過(guò)門(mén)電路G84把上述的信號(hào)送到門(mén)電路411內(nèi)的NOR門(mén)電路NOG，從而使提升的電壓保持在基本恒定的電平上。圖9所示的實(shí)施例，由于共用該升壓電路器件，有效地簡(jiǎn)化了控制電路和激勵(lì)電路的電路結(jié)構(gòu)。
圖10表示說(shuō)明按照本發(fā)明的一個(gè)實(shí)施例的DRAM的結(jié)構(gòu)。圖10所示的各個(gè)電路是采用公知的半導(dǎo)體集成技術(shù)形成在單片半導(dǎo)體襯底(例如單晶硅)上的。圖10示出半導(dǎo)體芯片上各電路塊實(shí)際幾何布局的實(shí)例。在通篇的敘述中，術(shù)語(yǔ)“MOSFET”是指一種絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)。
為了防止由于增大存儲(chǔ)容量而增大芯片尺寸，使得因控制信號(hào)和存儲(chǔ)陣列驅(qū)動(dòng)信號(hào)所用布線(xiàn)導(dǎo)體長(zhǎng)度的加長(zhǎng)引起RAM操作速度降低，對(duì)構(gòu)成RAM的存儲(chǔ)陣列和選擇存儲(chǔ)陣列地址的外圍電路等等的布局作如下設(shè)計(jì)。
圖10中，在芯片上設(shè)置十字形區(qū)，它包括垂直的和水平的中心條狀部分。各外圍電路主要布置在該十字形區(qū)上。各存儲(chǔ)陣列被布置在四個(gè)被十字形區(qū)隔開(kāi)的芯片區(qū)。這就是，在芯片的垂直的和水平的中心條狀部位設(shè)置十字形區(qū)，以便將各存儲(chǔ)陣列設(shè)在四個(gè)用十字形區(qū)分開(kāi)的芯片區(qū)內(nèi)。雖然沒(méi)有具體限制，但四個(gè)存儲(chǔ)陣列中每個(gè)存儲(chǔ)容量約為4Mbit，因此總存儲(chǔ)容量約為16Mbit。
每個(gè)存儲(chǔ)陣列包括4個(gè)存儲(chǔ)塊，其中字線(xiàn)沿水平方向延伸，而互補(bǔ)位線(xiàn)(數(shù)據(jù)線(xiàn)或數(shù)字線(xiàn))對(duì)沿垂直方向延伸。一個(gè)存儲(chǔ)塊的存儲(chǔ)容量約為1Mbit。每個(gè)存儲(chǔ)陣列中的四個(gè)存儲(chǔ)塊各有一個(gè)字線(xiàn)驅(qū)動(dòng)器(未示出)，該驅(qū)動(dòng)器安排在其面對(duì)垂直中心條形部位的那一側(cè)的部位。
行譯碼器和控制器設(shè)在十字形區(qū)左邊的中心部位，而列譯碼器和用于字線(xiàn)升壓的第1升壓電路器件VCHG1則設(shè)在十字形區(qū)右邊的中心部位。
輸入/輸出緩沖器和輸入/輸出管腳I/O布置在十字形區(qū)的上部中心部位。用于使數(shù)據(jù)輸出緩沖器升壓的第2升壓電路器件VCHG2設(shè)在輸入/輸出緩沖器下面。
輸入緩沖器、相應(yīng)的地址管腳和時(shí)鐘管腳都設(shè)在十字形區(qū)中心部位的下面。雖然未作特別的限制，但是產(chǎn)生其它控制信號(hào)RASB、CASB、WEB和CSB的裝置都布置在控制器附近的十字形區(qū)的中部。
圖11是按照本發(fā)明一個(gè)實(shí)施例應(yīng)用SDRAM的計(jì)算機(jī)系統(tǒng)的基本部分示意圖。該計(jì)算機(jī)系統(tǒng)包括一總線(xiàn)、一中央處理單元CPU、一外圍電路控制器、一作為主存儲(chǔ)器的SDRAM及其控制器、一作為備用存儲(chǔ)器的SRAM、一備用奇偶檢驗(yàn)及其控制單元、一存儲(chǔ)程序的ROM，和一顯示系統(tǒng)等。
外圍電路控制器與外部存儲(chǔ)單元、鍵盤(pán)KB等等相連。顯示系統(tǒng)包括一VRAM(圖象RAM)等，它連接到顯示器作為顯示存入VRAM內(nèi)的信息的輸出設(shè)備。設(shè)有把電能供給計(jì)算機(jī)各內(nèi)部電路的電源。CPU產(chǎn)生控制各個(gè)存儲(chǔ)器操作定時(shí)的信號(hào)。雖然已敘述了把本發(fā)明應(yīng)用于SDRAM作為主存儲(chǔ)器的例子，但是如果顯示系統(tǒng)的VRAM是多通道式，本發(fā)明也可應(yīng)用于顯示系統(tǒng)的VRAM串行存取部件。
當(dāng)把SDRAM安裝在信息處理系統(tǒng)，諸如上述實(shí)施例那樣的計(jì)算機(jī)系統(tǒng)上時(shí)，由于增加了集成度、擴(kuò)大了容量、提高了操作速度和/或減小了SDRAM的功耗，可希望得到小型化并增強(qiáng)功能。SDRAM除用作主存儲(chǔ)器外，通過(guò)有效地利用大容量存儲(chǔ)器，SDRAM還可用作文件存儲(chǔ)器，來(lái)代替硬盤(pán)存儲(chǔ)器。
通過(guò)上述各實(shí)施例所達(dá)到的優(yōu)點(diǎn)如下(1)數(shù)據(jù)輸出電路包括兩個(gè)推挽連接的N-溝輸出MOSFET，它連續(xù)地輸出讀出數(shù)據(jù)。升壓電路器件包括兩個(gè)開(kāi)關(guān)MOSFET，由輸入脈沖同步地控制其開(kāi)關(guān)運(yùn)作，以完成激勵(lì)操作，以及一激勵(lì)電路，通過(guò)自舉電路運(yùn)作使激勵(lì)電路升壓，而其中控制信號(hào)供給這些MOSFET中至少一個(gè)的柵極。于是，在讀出操作之前進(jìn)行預(yù)激勵(lì)操作，因而能為激勵(lì)電路適當(dāng)?shù)匦纬商嵘碾妷?，結(jié)果是，通過(guò)由實(shí)際讀出操作(如見(jiàn)圖4)同步的激勵(lì)操作，能夠獲得要供給數(shù)據(jù)輸出電路所要求的提升的電壓。
(2)為了以高速穩(wěn)定的方式串行輸出數(shù)據(jù)，把升壓電路器件應(yīng)用于存儲(chǔ)器，該存儲(chǔ)器具有引導(dǎo)指示與外部輸入時(shí)鐘信號(hào)同步的操作模式的指令信號(hào)以及從存儲(chǔ)陣列的位單元讀出數(shù)據(jù)的指示串行輸出讀出信號(hào)的功能。
(3)為了穩(wěn)定所提升的電壓，有多個(gè)平行輸出端的激勵(lì)電路用于將輸入脈沖信號(hào)分頻為彼此相位不同的多個(gè)脈沖信號(hào)，因此執(zhí)行對(duì)一個(gè)數(shù)據(jù)輸出兩次的激勵(lì)操作(例如，見(jiàn)圖7)。
(4)連到激勵(lì)電路輸出端的濾波電容器與形成字線(xiàn)選通電壓的升壓電路器件共用一個(gè)輸出端，以縮小芯片面積(例如，見(jiàn)圖1)。
(5)能感受待輸出數(shù)據(jù)邏輯電平，當(dāng)感知輸出為低電平信號(hào)時(shí)，阻止將輸入時(shí)鐘脈沖傳輸?shù)郊?lì)電路，以減少功耗(例如，見(jiàn)圖8)。
(6)把升壓電路器件應(yīng)用于采用低操作電源電壓(例如3伏)的存儲(chǔ)器，用以形成充分穩(wěn)定化的提升的電壓，從而提供滿(mǎn)意的輸出電平和滿(mǎn)意的輸出電流。
(7)當(dāng)單個(gè)升壓電路器件具備產(chǎn)生供給字線(xiàn)驅(qū)動(dòng)器的提升的電壓和產(chǎn)生供給數(shù)據(jù)輸出電路的提升的電壓的雙重功能時(shí)，就能減小芯片面積(例如，見(jiàn)圖9)。
雖然根據(jù)最佳實(shí)施例，已經(jīng)具體地描述了本發(fā)明，但本發(fā)明不限于這些實(shí)施例。當(dāng)然，可以作出許許多多的改變和修改而不偏離本發(fā)明的構(gòu)思。例如，在圖2A中，除如上所述的由具有一對(duì)NOR門(mén)的鎖存器形成的電平移位部件外，任何只要能把VCC電平轉(zhuǎn)換為VCH電平的電路都可用作電平移位部件。除CMOS反相器外，驅(qū)動(dòng)器電路部件可以有根據(jù)輸出啟動(dòng)信號(hào)關(guān)斷輸出MOSFETQ3的選通功能。
DRAM可以有按串行方式用一條字線(xiàn)輸出數(shù)據(jù)的功能。亦即，在該情況下，實(shí)現(xiàn)激勵(lì)操作以防止與時(shí)鐘信號(hào)同步每次輸出數(shù)據(jù)時(shí)提升電壓的下降。
本發(fā)明可廣泛地應(yīng)用于半導(dǎo)體存儲(chǔ)裝置，它包括按照從升壓電路器件產(chǎn)生的驅(qū)動(dòng)信號(hào)以傳輸輸出信號(hào)的輸出電路。
權(quán)利要求
1.一種升壓電路器件，其特征在于包括可用第1電源以第1電壓操作、并響應(yīng)一控制時(shí)鐘信號(hào)的激勵(lì)電路裝置，用于供給以高于所述第1電源的第1電壓的提升了的第2電壓的第2電源；用于產(chǎn)生單脈沖的響應(yīng)預(yù)定輸入信號(hào)的單發(fā)脈沖發(fā)生器；響應(yīng)所述單脈沖和輸入時(shí)鐘信號(hào)來(lái)產(chǎn)生所述控制時(shí)鐘信號(hào)的控制電路，所述預(yù)定的輸入信號(hào)與所述輸入時(shí)鐘信號(hào)同步產(chǎn)生，所述時(shí)鐘信號(hào)包括一個(gè)與所述單脈沖相應(yīng)的預(yù)激勵(lì)脈沖和與所述輸入時(shí)鐘信號(hào)相應(yīng)、且跟隨所述預(yù)激勵(lì)脈沖的多個(gè)時(shí)鐘脈沖。
2.按照權(quán)利要求1的升壓電路器件，其特征在于所述激勵(lì)電路裝置包括多個(gè)其輸出連在一起的激勵(lì)電路;以及所述控制電路包括用來(lái)接收外部供入的所述輸入脈沖信號(hào)和來(lái)自所述單發(fā)脈沖發(fā)生器的所述單脈沖以產(chǎn)生一個(gè)基本控制時(shí)鐘脈沖信號(hào)的門(mén)電路，以及將所述基本控制時(shí)鐘信號(hào)分頻為多個(gè)分頻后的控制時(shí)鐘信號(hào)、并使所述分頻后的控制時(shí)鐘信號(hào)彼此移相的分頻/移相電路，所述移相后的信號(hào)和所述分頻后的控制時(shí)鐘信號(hào)各自饋送到所述多個(gè)激勵(lì)電路中不同的一個(gè)中。
3.一種用于以提升的電壓向輸出邏輯輸出信號(hào)的數(shù)據(jù)輸出電路供給電源的升壓電路器件，其特征在于包括可用第1電源的第1電壓操作、并響應(yīng)控制時(shí)鐘信號(hào)激勵(lì)電路裝置，用來(lái)以高于所述第1電源的第1電壓的提升了的第2電壓產(chǎn)生第2電源;響應(yīng)預(yù)定輸入信號(hào)、用于產(chǎn)生單脈沖的單發(fā)脈沖發(fā)生器;響應(yīng)所述單脈沖和輸入時(shí)鐘信號(hào)來(lái)產(chǎn)生所述控制時(shí)鐘信號(hào)的控制電路，所述預(yù)定的輸入信號(hào)與所述輸入時(shí)鐘信號(hào)同步產(chǎn)生，所述時(shí)鐘信號(hào)包括一個(gè)與所述單脈沖相應(yīng)的預(yù)激勵(lì)脈沖和與所述輸入時(shí)鐘信號(hào)相應(yīng)、且跟隨所述預(yù)激勵(lì)脈沖的多個(gè)時(shí)鐘脈沖;和用于檢測(cè)所述邏輯輸出信號(hào)邏輯電平的電平檢測(cè)電路;以及設(shè)置在所述控制電路和所述激勵(lì)電路裝置之間的門(mén)電路，將所述電平檢測(cè)電路的輸出供給所述門(mén)電路以在所述電平檢測(cè)電路的所述輸出的控制下有選擇地將所述控制時(shí)鐘信號(hào)傳輸?shù)剿黾?lì)電路裝置。
4.一種響應(yīng)一個(gè)讀指令信號(hào)依次讀出數(shù)據(jù)的動(dòng)態(tài)RAM，其特征在于包括各包括一字線(xiàn)驅(qū)動(dòng)器的多個(gè)存儲(chǔ)陣列;用于將邏輯輸出信號(hào)輸出到I/O焊點(diǎn)的多個(gè)數(shù)據(jù)輸出電路;以及用來(lái)以提升的電壓至少向所述數(shù)據(jù)輸出電路供給電源的升壓電路器件，所述升壓電路器件包括可用第1電源以第1電壓操作、并響應(yīng)控制時(shí)鐘信號(hào)來(lái)以高于所述第1電源之第1電壓的提升了的第2電壓產(chǎn)生第2電源的激勵(lì)電路裝置;響應(yīng)預(yù)定輸入信號(hào)、用于產(chǎn)生單脈沖的單發(fā)脈沖發(fā)生器;響應(yīng)所述單脈沖和輸入時(shí)鐘信號(hào)來(lái)產(chǎn)生所述控制時(shí)鐘信號(hào)的控制電路，所述預(yù)定輸入信號(hào)響應(yīng)于所述的讀指令信號(hào)與所述輸入時(shí)鐘信號(hào)同步產(chǎn)生，所述控制時(shí)鐘信號(hào)包括對(duì)應(yīng)于所述單脈沖的預(yù)激勵(lì)脈沖和對(duì)應(yīng)于所述輸入時(shí)鐘信號(hào)且跟隨所述預(yù)激勵(lì)脈沖的多個(gè)時(shí)鐘脈沖，以便在依次的一個(gè)數(shù)據(jù)讀出之前已由所述預(yù)激勵(lì)脈沖將所述第2電源的所述第2電壓提升到高于所述第1電源的第1電壓;以及平滑從所述升壓電路器件來(lái)的所述第2電源之第2電壓的濾波電容器。
5.按照權(quán)利要求4的動(dòng)態(tài)RAM，進(jìn)一步包括用于檢測(cè)所述第2電源的第2電壓電平的電平傳感器，其中，所述升壓電路器件用于把所述電源以提升了的電壓供給所述數(shù)據(jù)輸出電路和所述字線(xiàn)驅(qū)動(dòng)器，所述電平的傳感器用于當(dāng)所述第2電源的所述第2電壓的電平降到預(yù)定電平以下時(shí)產(chǎn)生將一個(gè)傳感信號(hào)加到用于控制所述激勵(lì)電路裝置的所述升壓電路器件的所述控制電路。
全文摘要
一種設(shè)有升壓電路器件的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，能響應(yīng)讀指令信號(hào)依次讀出數(shù)據(jù)。該升壓電路器件具有能用第1電源以第1電壓操作并響應(yīng)控制時(shí)鐘信號(hào)的激勵(lì)電路，用來(lái)以高于第1電壓的提升了的第2電壓產(chǎn)生第2電源。設(shè)有產(chǎn)生單脈沖的單發(fā)脈沖發(fā)生器，由此產(chǎn)生包含在控制時(shí)鐘信號(hào)中的預(yù)激勵(lì)脈沖?？刂茣r(shí)鐘信號(hào)包括預(yù)激勵(lì)脈沖和跟隨預(yù)激勵(lì)脈沖的多個(gè)時(shí)鐘脈沖，故在依次的數(shù)據(jù)讀出前由預(yù)激勵(lì)脈沖將第2電壓提升到高于第1電壓。
文檔編號(hào)G11C11/408GK1095189SQ94104668
公開(kāi)日1994年11月16日 申請(qǐng)日期1994年4月25日 優(yōu)先權(quán)日1993年4月26日
發(fā)明者前田敏夫 申請(qǐng)人:株式會(huì)社日立制作所, 日立裝置工程株式會(huì)社