專利名稱：存儲(chǔ)電路的備份方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路存儲(chǔ)器，并具體地涉及用于存儲(chǔ)電路中的一種改進(jìn)的備份方法。
為了降低制造成本，集成電路的制造者們都在尋找改進(jìn)產(chǎn)量并降低有缺陷的部件的報(bào)廢率的方法。降低報(bào)廢率的一種方法，是在集成電路上設(shè)置備份或輔助電路部件。這種方法在能夠通過測(cè)試確定有缺陷的部件的位置，且電路容易重新配置以用等價(jià)的備份部件替換有缺陷的部件的情況下，是可行的。這種方法被廣泛地用于諸如隨機(jī)存取存儲(chǔ)器的集成電路存儲(chǔ)器陣列中。
存儲(chǔ)電路的特征在于多個(gè)存儲(chǔ)單元的有規(guī)則的重復(fù)。各個(gè)存儲(chǔ)單元的位置由唯一的地址確定，該地址一般標(biāo)明了存儲(chǔ)器矩陣陣列中具體的行和列。該存儲(chǔ)電路包括行和列解碼器，該解碼器對(duì)存儲(chǔ)電路的地址輸入端處的信號(hào)的不同組合進(jìn)行解碼。存儲(chǔ)電路，通過在同一電路上包含若干重復(fù)的存儲(chǔ)單元行和/或列，來提供備份。為備份的行或列設(shè)置了單獨(dú)的解碼器，這些解碼器能夠用諸如可熔斷聯(lián)線的可編程元件進(jìn)行編程。一旦集成電路得到測(cè)試且有缺陷的存儲(chǔ)單元的位置得到確定，可編程的備份解碼器就得到編程，以解碼與有缺陷的單元所在的行或列相對(duì)應(yīng)的地址。有缺陷的行或列被依次阻塞。這樣，每當(dāng)有缺陷的行或列被尋址時(shí)，就選擇備份的等價(jià)物來代替。
為了阻塞有缺陷的行或列，已有的存儲(chǔ)電路通常利用激光熔斷保險(xiǎn)絲來實(shí)際斷開有缺陷的元件，或者在邏輯上不選擇有缺陷的行或列。這兩種方法都有問題。實(shí)際斷開有缺陷的行或列一般要求用激光破壞間隔為列或行的間距的保險(xiǎn)絲元件。保險(xiǎn)絲元件之間的緊密間隔，使得很難對(duì)準(zhǔn)目標(biāo)，并要求激光破壞有很高的精度。保險(xiǎn)絲元件還傾向于占據(jù)較大的面積，從而增大了集成電路的尺寸和成本。在邏輯上不選擇有缺陷的元件，要求將一個(gè)阻塞輸入端加到主解碼器上。該阻塞輸入端受到可編程備份解碼器的輸出的驅(qū)動(dòng)，從而當(dāng)選擇備份行或列時(shí)，該輸出被確認(rèn)，從而在邏輯上阻塞主解碼器。但這種方法，由于增大了存儲(chǔ)器存取時(shí)間而減慢了裝置的速度。由于在備份元件得到選擇與主解碼器得到阻塞之間有幾個(gè)選通門的延遲，因而在主解碼器選擇有缺陷的元件與備份解碼器選擇備份的行或列之間有一個(gè)期間。因此，存取受到了延遲，直到有缺陷的元件得到清除，之后才能讀取數(shù)據(jù)。
因此，存儲(chǔ)電路需要一種改進(jìn)的備份方法。
本發(fā)明提供了一種備份方法和用于實(shí)施該方法的電路，從而不再需要借助可熔斷聯(lián)線來不選擇或在邏輯上不選擇。本發(fā)明的該備份方法，使得所選擇的等價(jià)備份元件的內(nèi)容取代所選擇的有缺陷的元件的內(nèi)容。有缺陷的元件不需要被阻塞，并被允許產(chǎn)生壞的數(shù)據(jù)。因此，該電路既不需要用激光對(duì)具有列的間距的保險(xiǎn)絲元件進(jìn)行破壞，也不會(huì)遭受由于在邏輯上不選擇電路所引起的延遲。
在一個(gè)實(shí)施例中，本發(fā)明提供了一種用于在集成電路存儲(chǔ)器中提供備份的方法，它包括以下步驟對(duì)電路進(jìn)行測(cè)試，以確定有缺陷的元件的位置；對(duì)電路進(jìn)行編程，以在有缺陷的元件受到尋址時(shí)選擇對(duì)應(yīng)的備份元件；允許有缺陷的元件在被尋址時(shí)產(chǎn)生有缺陷的信息；用相應(yīng)的備份元件產(chǎn)生的信息蓋過有缺陷的信息。
用于實(shí)施本發(fā)明的該方法的電路的一個(gè)實(shí)施例，包括存儲(chǔ)電路，它帶有多個(gè)存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元都位于列與行的交點(diǎn)上；以及，地址解碼器，用于通過響應(yīng)一個(gè)地址輸入來確認(rèn)一條全局解碼線而選擇一個(gè)存儲(chǔ)單元。該存儲(chǔ)電路還包括備份存儲(chǔ)元件和可編程備份解碼器，用于通過確認(rèn)一條備份解碼線來選擇備份存儲(chǔ)元件。該電路還包括晶體管，這些晶體管用于響應(yīng)于全局解碼線和備份解碼線而將選定的位線耦合到數(shù)據(jù)線。該數(shù)據(jù)線還通過電阻而與預(yù)定的電壓相耦合，并通過電阻裝置與一個(gè)電壓檢測(cè)裝置的輸入端相耦合，該電壓檢測(cè)裝置檢測(cè)被存取的存儲(chǔ)單元的內(nèi)容。電流只通過選擇備份元件才流過該電阻裝置。其結(jié)果，當(dāng)一條備份解碼線被確認(rèn)時(shí)，在檢測(cè)裝置的輸入端上出現(xiàn)了較大的電壓降。在電壓檢測(cè)裝置的輸入端，由于選擇數(shù)據(jù)線上的備份元件而出現(xiàn)的、比正常電壓降大的電壓降，有效地克服了在數(shù)據(jù)線上的有缺陷的存儲(chǔ)單元的影響。因此，備份存儲(chǔ)器的內(nèi)容蓋過了有缺陷的存儲(chǔ)器的內(nèi)容，而不用斷開或不選擇有缺陷的存儲(chǔ)元件。
在另一個(gè)實(shí)施例中，本發(fā)明提供了存儲(chǔ)電路中的備份元件，該備份元件包括大于用在主元件中的存儲(chǔ)單元的存儲(chǔ)單元。這種備份存儲(chǔ)單元能夠具有存儲(chǔ)電容器—該存儲(chǔ)電容器的大于主DRAM存儲(chǔ)單元中的存儲(chǔ)電容器；該備份存儲(chǔ)單元也可以帶有存儲(chǔ)單元存取晶體管，該晶體管大于用在主SRAM存儲(chǔ)單元中的存取晶體管。較大的備份存儲(chǔ)單元可以由并聯(lián)運(yùn)行的兩個(gè)正常大小的備份存儲(chǔ)單元組成。根據(jù)本實(shí)施例的較大的存儲(chǔ)單元，產(chǎn)生了更強(qiáng)的信號(hào)，該信號(hào)能夠壓過較小的有缺陷的主單元的輸出。因此，不需要斷開或不選擇有缺陷的元件。
通過以下結(jié)合附圖的詳細(xì)描述，能夠?qū)Ρ景l(fā)明的備份電路的性質(zhì)和優(yōu)點(diǎn)有更好的理解。


圖1是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路的一部分的電路示意圖，顯示了根據(jù)本發(fā)明的列備份；圖2顯示了用于根據(jù)本發(fā)明的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路的行備份方法；圖3顯示了用于根據(jù)本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器電路的行備份方案；圖4顯示了根據(jù)本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器電路中的行備份的另一實(shí)施例。
本發(fā)明的備份方法既可用在采用備份行和/或列的靜態(tài)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路中。圖1是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路(DRAM)的一部分的電路設(shè)置的一個(gè)例子，顯示了根據(jù)本發(fā)明的列備份方法。主存儲(chǔ)器陣列中的多條列線100中的每一條，都包括被預(yù)置到預(yù)定電壓的BIT和BIT線。BIT和BIT與多個(gè)存儲(chǔ)單元(未顯示)相連。一旦一個(gè)存儲(chǔ)單元受到存取，則響應(yīng)于被存取的存儲(chǔ)單元的內(nèi)容而在BIT和BIT之間產(chǎn)生一個(gè)電壓差。一個(gè)檢測(cè)放大器104與各個(gè)列線100相連并檢測(cè)BIT和BIT之間的電壓差。檢測(cè)放大器104對(duì)該差分電壓進(jìn)行放大以在BIT和BIT上產(chǎn)生完全互補(bǔ)的邏輯電平。一對(duì)選擇晶體管108和110的源極/漏極端，分別將各個(gè)列100中的BIT和BIT線連接到一對(duì)互補(bǔ)的輸入/輸出(I/O)線。一條全局列解碼線106與各列100中的選擇晶體管108和110的柵極端相連，從而使得在被確認(rèn)時(shí)選定的BIT和BIT與I/O和I/O線相連。I/O和I/O分別經(jīng)過PMOS晶體管112和114而與正電源電壓相連。晶體管112和114的長(zhǎng)度和寬度得到適當(dāng)選擇，以獲得有效的源極至漏極電阻，例如400歐姆。在存儲(chǔ)器讀取周期中，PMOS晶體管112和114的柵極處于負(fù)電源電壓VSS。I/O和I/O分別通過一對(duì)電阻116和118而與差分I/O檢測(cè)放大器120的差分輸入端相連。
當(dāng)全局列解碼器被確認(rèn)時(shí)，一對(duì)位線與I/O線相連，且在該I/O線上產(chǎn)生出一個(gè)差分電壓。假定在對(duì)列100i中的存儲(chǔ)單元進(jìn)行存取時(shí)，BITi和BITi分別移到正電源電壓VDD和負(fù)電源電壓VSS。當(dāng)全局列解碼線106i處于VDD時(shí)，NMOS選擇晶體管110將具有大的柵極至源極電壓。因而選擇晶體管110將導(dǎo)通且其導(dǎo)電溝道將使I/O與BITi相連。電流開始從VDD，經(jīng)過PMOS晶體管114和選擇晶體管110，并通過檢測(cè)放大器104i而到達(dá)VSS。該電流的量是固定的，并受到選擇晶體管110的飽和電流的限制。假定PMOS晶體管114的有效電阻值為例如400歐姆且飽和電流為1mA，則在I/O處的電壓從VDD降至VDD—0.4V。在I/O處的電壓仍然保持在VDD。如果沒有選擇備份列解碼器，則在電阻116和118上沒有電壓降，因?yàn)闆]有電流流入I/O檢測(cè)放大器120的輸入端。因此，在I/O檢測(cè)放大器120的輸入端產(chǎn)生了0.4的電壓差。當(dāng)I/O檢測(cè)放大器120的負(fù)輸入端的電壓比在其正輸入端的電壓低0.4V時(shí)，I/O檢測(cè)放大器120的輸出將為高，表示邏輯“1”。
現(xiàn)在，假定有缺陷的列是列100i，備份列解碼器得到編程以在列100i被尋址時(shí)選擇備份列102。因此，當(dāng)全局列解碼線106i被確認(rèn)時(shí)，備份列解碼器122也被確認(rèn)。備份選擇晶體管124和126分別將備份列102的BIT和BIT線連接到I/O和I/O。該連接與主列線類似，只是備份選擇晶體管將備份BIT和BIT連接到電阻116和118的另一側(cè)的(即直接在差分I/O檢測(cè)放大器120的輸入端處的)I/O線。即，在所有主列線100同在節(jié)點(diǎn)128和130處的I/O線相連的同時(shí)，備份列線102與在節(jié)點(diǎn)132和134處的I/O線相連。假定在被存取的備份存儲(chǔ)單元中的正確數(shù)據(jù)的極性與在列100i中的存儲(chǔ)單元中的被存取的數(shù)據(jù)的極性相反。當(dāng)列100i被選擇時(shí)，除了從有缺陷的列100i流過PMOS晶體管114的1mA電流以外，還將有一個(gè)1mA的電流，從VDD經(jīng)過PMOS晶體管112和電阻116，通過備份列選擇晶體管124，并經(jīng)過備份檢測(cè)放大器136，而流入VSS。如果電阻116的電阻值也是400歐姆，則通過晶體管124的1mA電流在400歐姆電阻116上產(chǎn)生0.4V的電壓降，并在400歐姆的PMOS晶體管112上產(chǎn)生第二個(gè)0.4V的電壓降。因此，在節(jié)點(diǎn)132上的電壓將等于VDD—0.8V。其結(jié)果，差分I/O檢測(cè)放大器120的正輸入端的電壓將比其負(fù)輸入端的電壓低0.4V。因此，輸出的數(shù)據(jù)將表示邏輯“0”而不是邏輯“1”。因此，備份列102的內(nèi)容將蓋過有缺陷的列100i的內(nèi)容，從而不需要斷開或不選擇有缺陷的列100i。電阻116和118的加入所引起的延遲是可忽略的，因?yàn)樵诠?jié)點(diǎn)132和134處的寄生電容的值非常小。例如，當(dāng)節(jié)點(diǎn)132和134處的寄生電容的值是典型的諸如0.05pF時(shí)，驅(qū)動(dòng)節(jié)點(diǎn)132或134的電阻116或118的RC常數(shù)所造成的延遲，將大約為400歐姆×0.05pF＝0.02ns。
與上述實(shí)施例非常類似的一種方式，是通過在循環(huán)之間使PMOS晶體管112和114導(dǎo)通，而將I/O線預(yù)置到VDD，并隨后在讀取循環(huán)開始時(shí)使它們關(guān)斷。PMOS晶體管112和114大體上在選擇晶體管108和110被導(dǎo)通的同時(shí)被關(guān)斷。操作的基本原理是同樣的，與上述實(shí)施例(其中通過將I/O線與VDD斷開而使I/O線上的電壓指數(shù)衰減到最小電壓VDD—0.4V)不同的，是該實(shí)施例的電路允許I/O線上的電壓直接下降到VSS，如果有足夠的時(shí)間的話。但選擇晶體管108、110、124和126在此發(fā)生之前很長(zhǎng)時(shí)間就已經(jīng)被不選擇。然而，在這兩個(gè)實(shí)施例中，當(dāng)選定了備份元件時(shí)，流過電阻116或118的電流在I/O線上產(chǎn)生了起支配作用的電壓降。
因此，本發(fā)明的備份電路不會(huì)干擾有缺陷的元件的運(yùn)行，并允許有缺陷的元件產(chǎn)生壞數(shù)據(jù)。然而，通過如圖1所示地加上一對(duì)小的電阻，來自備份元件的數(shù)據(jù)蓋過了壞數(shù)據(jù)。這種電路因而不需要設(shè)置在列間距上的保險(xiǎn)絲或用于邏輯不選擇的額外電路。
本發(fā)明的根據(jù)相同原理的另一個(gè)實(shí)施例，增大了備份選擇晶體管124和126的尺寸，并且不需要電阻116和118。較大的備份選擇晶體管，使流過晶體管124和126的飽和電流比正常的選擇晶體管108和110的飽和電流大。因此，當(dāng)選擇了備份列102時(shí)，它使得比(有缺陷的)正常列所產(chǎn)生的電流更大的電流流過PMOS晶體管112和114中的一個(gè)。這又使得在其PMOS晶體管112或114上產(chǎn)生的電壓降比正常列產(chǎn)生的電壓降大。當(dāng)備份列被選擇時(shí)，較大的電壓降蓋過了I/O線上由于來自有缺陷的列的壞數(shù)據(jù)而引起的較小的電壓降。根據(jù)備份檢測(cè)放大器136的穩(wěn)定要求，這種方式可能還要求增大備份檢測(cè)放大器136中的晶體管的規(guī)格。
本發(fā)明的基于相同原理的另一實(shí)施例，能夠被用于行備份。圖2顯示了根據(jù)該實(shí)施例的用于DRAM的行備份電路。有缺陷的存儲(chǔ)單元200包括一個(gè)存取晶體管202；存取晶體管202將存儲(chǔ)電容器204連接到位線。在給定陣列中的行線206與多個(gè)存儲(chǔ)單元200的存取晶體管的柵極相連。當(dāng)具體行線206i得到選擇時(shí)，與該行線相連的所有存取晶體管202都導(dǎo)通，使位線寄生電容210與存儲(chǔ)單元存儲(chǔ)電容器204一起得到充電。一個(gè)檢測(cè)放大器檢測(cè)來自存儲(chǔ)單元的位線電壓的增大或減小，并根據(jù)存儲(chǔ)在存儲(chǔ)單元中的原有電壓將互補(bǔ)位線驅(qū)動(dòng)到全邏輯電平(VSS和VDD)。隨后一個(gè)選定的列解碼線將選定的一對(duì)位線連接到I/O線，就象結(jié)合圖1所描述的那樣。該電路還包括對(duì)備份行208進(jìn)行選擇的可編程備份行解碼器(未顯示)。當(dāng)行206被發(fā)現(xiàn)為有缺陷時(shí)，備份行解碼器得到編程，從而時(shí)有缺陷的行受到尋址時(shí)，一個(gè)備份行208也得到選擇。
為了不需要阻塞有缺陷的行206，在備份存儲(chǔ)單元212中的存儲(chǔ)電容器214被作得較大，例如為主存儲(chǔ)單元200中的存儲(chǔ)電容器204的兩倍?；蛘撸梢耘c正常單元一起同時(shí)選擇兩個(gè)正常大小的備份單元，從而達(dá)到相同的效果。當(dāng)選擇有缺陷的行206時(shí)，在位線上的電荷的量受到存儲(chǔ)電容器204和備份存儲(chǔ)電容器214兩者的影響。然而，由備份存儲(chǔ)電容器214造成的ΔV將為存儲(chǔ)電容器204造成的電壓改變的兩倍。因此，備份存儲(chǔ)單元212控制了位線上的電荷分配并有效地壓過了有缺陷的存儲(chǔ)單元的影響。同樣地，不需要保險(xiǎn)絲或邏輯不選擇。較大的備份存儲(chǔ)電容器214，增大了備份存儲(chǔ)單元212的尺寸。然而，由于備份存儲(chǔ)單元212的數(shù)目有限，對(duì)集成電路芯片的總體影響不大。
與這些技術(shù)等價(jià)的技術(shù)，可以被應(yīng)用到靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)電路。例如根據(jù)本發(fā)明的原理，至少有兩種在SRAM中設(shè)置行備份的方法。在第一個(gè)實(shí)施例中，可以通過在帶有SRAM備份行的BIT和BIT上包含一對(duì)電阻，而獲得占據(jù)支配地位的備份行—其中SRAM備份行與這些電阻的另一側(cè)相連。參見圖4，其中顯示了存儲(chǔ)單元400和備份存儲(chǔ)單元402。這兩種存儲(chǔ)單元的結(jié)構(gòu)類似，只是主存儲(chǔ)單元在節(jié)點(diǎn)418和420與BIT和BIT相連，而備份存儲(chǔ)單元在位于電阻408和410的另一側(cè)的節(jié)點(diǎn)422和424處與BIT和BIT相連。該實(shí)施例的操作與圖1所示的列備份電路類似。當(dāng)選擇有缺陷的行424時(shí)，也選擇了相應(yīng)的備份行426。來自各個(gè)行(400和402)的一個(gè)存儲(chǔ)單元與選定的一對(duì)BIT和BIT線相連。與結(jié)合圖1描述的列備份電路類似，電流只當(dāng)備份存儲(chǔ)單元402得到選擇時(shí)流過電阻408或410。這產(chǎn)生了一個(gè)較大的電壓降，該電壓降壓過了BIT和BIT上的有缺陷的存儲(chǔ)單元的影響。一個(gè)差分檢測(cè)放大器416與節(jié)點(diǎn)422和424相連，從而響應(yīng)于備份存儲(chǔ)單元402的內(nèi)容。該電路不需要阻塞有缺陷的行，并使正確的輸出數(shù)據(jù)能夠蓋過包含在有缺陷的行中的壞數(shù)據(jù)。
在第二實(shí)施例中，在備份行中用于通常的SRAM單元的所有NMOS晶體管都作得比在主存儲(chǔ)器陣列中的NMOS晶體管寬。圖3顯示了通常的SRAM單元300和備份單元302。存儲(chǔ)單元300包括分別將該單元連接到BIT和BIT的存取晶體管304和306。BIT和BIT被電阻(或PMOS晶體管)326和328分別充電到VDD。存取晶體管304和306的柵極連接到備份解碼線316。存儲(chǔ)單元300還包括由一對(duì)交叉耦合的晶體管308和310構(gòu)成的存儲(chǔ)鎖存器和負(fù)載器件312和314。除了晶體管的大小以外，備份存儲(chǔ)單元302的結(jié)構(gòu)與存儲(chǔ)單元300的相同，而備份存取晶體管318和320分別將其連接到BIT和BIT。存取晶體管318和320的柵極與備份行330相連。然而，存取晶體管318和320和備份單元302的交叉耦合的晶體管322和324的寬度，比存儲(chǔ)單元300中的相應(yīng)晶體管的寬度寬。因此，當(dāng)選擇了有缺陷的行時(shí)，流過備份單元302的電阻326或328的讀取電流將大于有缺陷的單元的讀取電流。因而備份存儲(chǔ)單元302將產(chǎn)生較大的電壓降，從而使得其內(nèi)容蓋過有缺陷的單元的內(nèi)容。不需要保險(xiǎn)絲或邏輯不選擇以阻塞有缺陷的行。注意在此情況下，備份SRAM單元302中的晶體管322和324的交叉耦合對(duì)也必須增大，以保證鎖存器的穩(wěn)定性。
總之，本發(fā)明提供了用于存儲(chǔ)電路的備份方法，它不需要在實(shí)際上斷開或在邏輯上不選擇有缺陷的元件。有缺陷的元件被允許運(yùn)行和產(chǎn)生壞數(shù)據(jù)。本發(fā)明的備份電路提供了一種機(jī)制，使得備份元件能夠壓過有缺陷的元件的影響。已經(jīng)描述了幾種不同的裝置，用于提供與集成電路存儲(chǔ)器結(jié)合的占據(jù)控制地位的備份元件。
雖然以上給出了對(duì)本發(fā)明的具體實(shí)施例的完整描述，但可以采用各種修正、變形和替換。因此，本發(fā)明的范圍不僅限于所述的實(shí)施例，而應(yīng)該由所附的權(quán)利要求書限定。
權(quán)利要求
1.用于在集成電路存儲(chǔ)器中提供備份的方法，包括以下步驟(a)測(cè)試電路以確定有缺陷的元件的位置；(b)對(duì)該電路進(jìn)行編程以在有缺陷的元件受到尋址時(shí)選擇對(duì)應(yīng)的備份元件；(c)允許有缺陷的元件在受到尋址時(shí)在數(shù)據(jù)線上提供有缺陷的信息；(d)用對(duì)應(yīng)的備份元件在所述數(shù)據(jù)線上提供的正確信息蓋過該有缺陷的信息。
2.一種存儲(chǔ)電路，包括多個(gè)主存儲(chǔ)元件，其每一個(gè)都位于列和行的交點(diǎn)上；具有用于接收地址輸入信息的輸入端的地址解碼器，該地址解碼器用于通過響應(yīng)于地址輸入而確認(rèn)一個(gè)解碼線來選擇主存儲(chǔ)元件；備份存儲(chǔ)元件；與該備份存儲(chǔ)元件耦合的可編程備份解碼器，用于通過響應(yīng)預(yù)定地址輸入信息而確認(rèn)一條備份解碼線來選擇備份存儲(chǔ)元件中的一個(gè)；選擇電路，用于響應(yīng)于相應(yīng)的解碼線和備份解碼線而將所述多個(gè)主存儲(chǔ)元件中選定的一個(gè)和所述備份存儲(chǔ)元件中相應(yīng)的一個(gè)與一條數(shù)據(jù)線相耦合；檢測(cè)電路，其輸入端與該數(shù)據(jù)線耦合，用于檢測(cè)被存取的存儲(chǔ)元件的內(nèi)容；以及與該數(shù)據(jù)線相耦合的裝置，該裝置用于當(dāng)選定了一個(gè)備份元件時(shí)在該數(shù)據(jù)線上產(chǎn)生比有缺陷的信號(hào)更強(qiáng)的備份信號(hào)，其中更強(qiáng)的備份信號(hào)蓋過了有缺陷的信號(hào)，從而不需要阻塞有缺陷的元件。
3.根據(jù)權(quán)利要求2的存儲(chǔ)電路，其中用于產(chǎn)生的裝置是將數(shù)據(jù)線的第一段耦合到該數(shù)據(jù)線的第二段的電阻元件，其中主存儲(chǔ)元件耦合到該第一段，且備份存儲(chǔ)元件耦合到第二段和檢測(cè)電路。
4.根據(jù)權(quán)利要求3的存儲(chǔ)電路，其中當(dāng)備份元件得到選擇時(shí)在電阻元件上的電壓降使備份信號(hào)比有缺陷的信號(hào)強(qiáng)。
5.根據(jù)權(quán)利要求3的存儲(chǔ)電路，其中一個(gè)負(fù)載元件將數(shù)據(jù)線的第一段耦合到一個(gè)基準(zhǔn)電壓。
6.根據(jù)權(quán)利要求2的存儲(chǔ)電路，其中用于產(chǎn)生的裝置是比對(duì)應(yīng)的主存儲(chǔ)元件大的備份存儲(chǔ)元件。
7.根據(jù)權(quán)利要求6的存儲(chǔ)電路，其中較大的備份存儲(chǔ)元件是備份存儲(chǔ)單元存儲(chǔ)電容器，該存儲(chǔ)電容器比主存儲(chǔ)單元存儲(chǔ)電容器大。
8.根據(jù)權(quán)利要求6的存儲(chǔ)電路，其中較大的備份存儲(chǔ)元件是比主存儲(chǔ)單元存取晶體管大的備份存儲(chǔ)單元存取晶體管。
9.根據(jù)權(quán)利要求6的存儲(chǔ)電路，其中較大的備份存儲(chǔ)元件是比將主存儲(chǔ)元件耦合到數(shù)據(jù)線的選擇電路大的、將備份存儲(chǔ)元件耦合到數(shù)據(jù)線的選擇電路。
10.在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路中的列備份電路，包括列選擇晶體管，用于將主列線耦合到第一段數(shù)據(jù)線；將第一段數(shù)據(jù)線耦合到第二段數(shù)據(jù)線的電阻元件；與第二段數(shù)據(jù)線相耦合的差分檢測(cè)放大器；以及備份列選擇晶體管，用于將備份列線耦合到第二段數(shù)據(jù)線，其中當(dāng)備份列得到選擇時(shí)在電阻元件上的電壓降使來自備份列線的數(shù)據(jù)蓋過來自主列線的數(shù)據(jù)。
11.在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路中的列備份電路，包括列選擇晶體管，用于將列線耦合到第一段數(shù)據(jù)線；將第一段數(shù)據(jù)線耦合到第二段數(shù)據(jù)線的電阻元件；與第二段數(shù)據(jù)線相耦合的差分檢測(cè)放大器；以及備份列選擇晶體管，用于將備份列線耦合到第二段數(shù)據(jù)線，其中只有當(dāng)備份列得到選擇時(shí)并響應(yīng)這種選擇，電流才流過電阻元件以在該數(shù)據(jù)線上產(chǎn)生較大的電壓降。
12.在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路中的列備份電路，包括一個(gè)主存儲(chǔ)器列選擇晶體管，用于將一條列線耦合到數(shù)據(jù)線；與該數(shù)據(jù)線耦合的差分檢測(cè)放大器；以及備份列選擇晶體管，用于將一條備份列線耦合到數(shù)據(jù)線，其中該備份列選擇晶體管大于主存儲(chǔ)器列選擇晶體管。
13.在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)電路中的行備份電路，包括多個(gè)主存儲(chǔ)單元，其每一個(gè)都包括一個(gè)將一個(gè)存儲(chǔ)電容器耦合到一條位線的存取晶體管；一條主存儲(chǔ)器行線，它與多個(gè)存取晶體管的柵極相耦合；多個(gè)備份存儲(chǔ)單元，其每一個(gè)都包括一個(gè)備份存取晶體管，該備份存取晶體管將一個(gè)備份存儲(chǔ)電容器耦合到該位線；以及耦合到多個(gè)備份存取晶體管的柵極的備份行線，其中在備份存儲(chǔ)單元中的備份存儲(chǔ)電容器大于在主存儲(chǔ)單元中的存儲(chǔ)電容器。
14.在靜態(tài)隨機(jī)存取存儲(chǔ)器電路中的行備份電路，包括一個(gè)主存儲(chǔ)單元，包括存儲(chǔ)鎖存器和分別將該存儲(chǔ)鎖存器耦合到互補(bǔ)的一對(duì)位線的第一段的一對(duì)存取晶體管；一個(gè)電阻元件，它將互補(bǔ)的位線對(duì)的第一段耦合到該互補(bǔ)的位線對(duì)的第二段；一個(gè)備份存儲(chǔ)單元，它包括存儲(chǔ)鎖存器和一對(duì)備份存取晶體管，該對(duì)備份存取晶體管將該備份存儲(chǔ)鎖存器分別耦合到互補(bǔ)的位線對(duì)的第二段；以及檢測(cè)電路，其輸入端耦合到互補(bǔ)的位線對(duì)的第二段，其中當(dāng)備份存儲(chǔ)單元受到存取時(shí)在電阻元件上的一個(gè)電壓降使備份存儲(chǔ)單元的內(nèi)容蓋過主存儲(chǔ)單元的內(nèi)容。
15.在靜態(tài)隨機(jī)存取存儲(chǔ)器電路中的行備份電路，包括一個(gè)主存儲(chǔ)單元，它包括一個(gè)存儲(chǔ)鎖存器和一對(duì)存取晶體管，這對(duì)存取晶體管將該存儲(chǔ)鎖存器分別耦合到互補(bǔ)的位線對(duì)的第一段；電阻裝置，它將互補(bǔ)的位線對(duì)的第一段耦合到該互補(bǔ)的位線對(duì)的第二段；一個(gè)備份存儲(chǔ)單元，它包括一個(gè)備份存儲(chǔ)鎖存器和一對(duì)備份存取晶體管，該對(duì)備份存取晶體管將該備份存儲(chǔ)鎖存器分別耦合到該互補(bǔ)的位線對(duì)的第二段；檢測(cè)裝置，其一個(gè)輸入端耦合到該互補(bǔ)的位線對(duì)的第二段，其中只有當(dāng)該備份存儲(chǔ)單元受到存取時(shí)而且響應(yīng)于對(duì)該備份存儲(chǔ)單元的存取流過該電阻裝置的電流才在互補(bǔ)的位線對(duì)的第二段上產(chǎn)生了一個(gè)較大的電壓降。
全文摘要
一種用于存儲(chǔ)電路的備份方法，它不需要對(duì)有缺陷的元件進(jìn)行實(shí)際斷開或邏輯上的不選擇。本發(fā)明不需要阻塞有缺陷的元件，并允許它運(yùn)行和產(chǎn)生壞數(shù)據(jù)。該電路得到適當(dāng)?shù)脑O(shè)計(jì)，從而使備份元件能夠壓過有缺陷的元件。公布了根據(jù)該原理的用于存儲(chǔ)電路(諸如動(dòng)態(tài)和靜態(tài)隨機(jī)存取存儲(chǔ)器)的各種行和列備份方式。
文檔編號(hào)G11C11/401GK1121247SQ9510605
公開日1996年4月24日 申請(qǐng)日期1995年5月30日 優(yōu)先權(quán)日1994年5月31日
發(fā)明者羅伯特J·普羅斯汀 申請(qǐng)人:湯森、湯森·庫(kù)里埃和克魯法律事務(wù)所