專利名稱：包含地址轉(zhuǎn)移檢測電路的半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件，尤其涉及一種能進(jìn)行高速穩(wěn)定存取操作的半導(dǎo)體存儲器件。
在諸如動態(tài)半導(dǎo)體存儲器件(在下文稱作DRAM)或靜態(tài)半導(dǎo)體存儲器件(在下文稱作SRAM)的半導(dǎo)體存儲器件中，為了在存儲單元陣列中指示待存取的存儲單元，通常，通過多條地址線由外部施加地址信號。在半導(dǎo)體存儲器件的內(nèi)部，加到地址線上的地址信號被譯碼以存取相應(yīng)的存儲單元。在這種情況下，一種關(guān)于當(dāng)施加到任意一條地址信號線的一個地址信號轉(zhuǎn)換檢測到時，采用一種新的地址信號的方法，可用來作為當(dāng)?shù)刂沸盘柤拥降刂肪€上時檢測時序的方法。
一種地址轉(zhuǎn)移檢測電路(在下文稱作ATD電路)被用于上述時序檢測。
為了在半導(dǎo)體存儲器中實(shí)現(xiàn)一種高速列存儲操作，有一種類似DRAM的工作模式，即每次列地址被切換，對于一條相應(yīng)數(shù)據(jù)線，數(shù)據(jù)輸出一個存儲單元信號。在這種模式中，沒有外部時鐘用來同步地址信號，因此補(bǔ)充的裝置是有必要的。上述的ATD電路就被用于這種情況。為了提高這種模式的速度，提高作為將數(shù)據(jù)讀到外部信號線的I/O線的信號傳輸速度是很重要的。這是由于I/O線的寄生電容通常是高的，它構(gòu)成了一個控制數(shù)據(jù)讀取速度的因素。
為了提高上述速度，有必要在I/O線上快速地讀取存儲單元信號，即采用一種能高速地減小和放大I/O線上信號電壓幅度的主放大器。為此，它能夠在外部輸入地址切換以及相應(yīng)切換地址的數(shù)據(jù)線被選擇之前，快速地檢測地址切換。在這種情況下，當(dāng)把這種檢測信號看成為一種內(nèi)部時鐘并且等待數(shù)據(jù)線選擇的時候，預(yù)先對I/O線進(jìn)行預(yù)充電的操作是可行的。例如，I/O線預(yù)充電壓可以選擇在相應(yīng)于二進(jìn)制信息電壓的中間值。于是，不必要特別地把保存在I/O線上預(yù)先選擇和輸出的信息電壓反相，就可使隨后選擇的數(shù)據(jù)線從中間值進(jìn)行充電/放電，由此可以進(jìn)行高速度的工作。
低擺幅高速主放大器通常由電流鏡放大器形成，該放大器經(jīng)常不利地載有電流。當(dāng)采用ATD電路時，有可能通過檢測信號使主放大器僅在需要放大的短時間區(qū)內(nèi)進(jìn)入開狀態(tài)，使主放大器在保持時間內(nèi)進(jìn)入關(guān)狀態(tài)。換句話說，可以實(shí)現(xiàn)具有低功耗的高速主放大器。
正如前面所描述的，在半導(dǎo)體存儲器件中ATD電路對于提高與列相聯(lián)系的電路的工作性能是很重要的。
圖9示出了一種典型的常規(guī)ATD電路2000。在該例中，為了簡化說明，假定地址信號由三位組成并且相應(yīng)的地址線數(shù)是3。
參閱圖9，常規(guī)ATD電路2000包括分別接收地址信號A1、A2和A3電壓的信號轉(zhuǎn)換檢測電路200、202和204，分別從信號轉(zhuǎn)換檢測電路200、202和204接收相應(yīng)互補(bǔ)輸出信號Bn和Cn(n＝1，2和3)的單觸發(fā)脈沖產(chǎn)生電路210、212和214，以及接收單觸發(fā)脈沖產(chǎn)生電路210-214的輸出并根據(jù)所有輸出脈沖信號的啟動輸出地址轉(zhuǎn)移檢測信號(ATD信號)的波形合成/整形電路220。
當(dāng)輸入地址信號An(n＝1，2和3)從高電平轉(zhuǎn)換到低電平或相反情況時，信號轉(zhuǎn)換檢測電路200-204檢測變化并使具有互補(bǔ)的輸出信號Bn和Cn反相。假定地址信號An轉(zhuǎn)換后，信號Bn和Cn如此轉(zhuǎn)換以至于在信號Bn和Cn反相時刻之間有恒定的時間差T。
單觸發(fā)脈沖產(chǎn)生電路210-214接收前面所述的互補(bǔ)時間差信號Bn和Cn，并產(chǎn)生單觸發(fā)脈沖信號Dn(n＝1，2和3)。波形合成/整形電路220接收單觸發(fā)脈沖信號Dn，將其合成并把合成信號的脈沖寬度整形成常值，然后將其輸出。
從前面所述的波形合成/整形電路220輸出ATD信號。當(dāng)?shù)刂沸盘朅1，A2和A3的電平至少有一個被轉(zhuǎn)換時，就在相應(yīng)處產(chǎn)生單觸發(fā)脈沖。
圖10是表示常規(guī)ATD電路2000中的單觸發(fā)脈沖產(chǎn)生電路210-214以及波形合成/整形電路200的典型結(jié)構(gòu)的電路圖。
參看圖10，單觸發(fā)脈沖產(chǎn)生電路210可以是包括接收相應(yīng)互補(bǔ)時間差信號B1和C1的與電路240，以及接收與電路240的輸出并輸出反相信號的反相電路242。除了其各自接收相應(yīng)互補(bǔ)差信號B2、C2和B3、C3外保持單觸發(fā)脈沖產(chǎn)生電路212和214在結(jié)構(gòu)上類似于單觸發(fā)脈沖產(chǎn)生電路210。
波形合成/整形電路220包括連接在節(jié)點(diǎn)E和地電壓之間的用來分別接收輸出于單觸發(fā)脈沖產(chǎn)生電路210-214的單觸發(fā)脈沖信號Dn的N溝道MOS晶體管N200、N201和N202，具有漏和源分別連接在節(jié)點(diǎn)E和電源Vcc上的P溝MOS晶體管P200，接收節(jié)點(diǎn)E電壓信號并延遲恒定時間，其后把相應(yīng)電壓輸出到P溝MOS晶體管P200柵上的延遲電路40，接收節(jié)點(diǎn)E電壓并在輸入處保持相同電平的鎖存電路50，以及接收節(jié)點(diǎn)E電壓并輸出反相信號ATD的反相電路56。
在前述的波形合成/整形電路220結(jié)構(gòu)中，N溝道MOS晶體管N200，N201和N202共享節(jié)點(diǎn)E，形成了線或電路。在這個例子中，信號延遲電路40包括了四級級聯(lián)反相電路42-48。鎖存電路50包括了輸入輸出互相連接的反相電路52和54，以使反相電路52的輸出和反相電路54的輸入都與節(jié)點(diǎn)E連接。
反相電路56作為緩沖電路進(jìn)行工作。
現(xiàn)在參照圖11所示的時序圖對波形合成/整形電路220的工作加以描述。圖11示出了圖9中波形合成/整形電路220的主要信號的時序變化。
參照圖11，如上文所述，在時刻u1地址信號A1從低電平轉(zhuǎn)換到高電平，由此在時刻u2和u3信號轉(zhuǎn)換檢測電路200的輸出信號B1和C1分別由低電平轉(zhuǎn)換到高電平及由高電平轉(zhuǎn)換到低電平。在這種情況下，在某一個時間段T內(nèi)，信號B1和C1都處在高電平。將信號B1和C1輸?shù)絾斡|發(fā)脈沖產(chǎn)生電路210，以便單觸發(fā)脈沖產(chǎn)生電路210在時刻u2和u3期間輸出高電平的脈沖信號D1。
在這種情況下，地址信號線A2和A3的電壓保持不變，因此單觸發(fā)脈沖信號D2和D3無輸出，單觸發(fā)脈沖產(chǎn)生電路212和214的輸出電平保持低電平。
因此，N溝MOS晶體管N201和N202都保持在關(guān)態(tài)。另一方面，在時刻u2和u3之間的時刻u4，單觸發(fā)脈沖信號D1變高，由此在時刻u5N溝MOS晶體管N200進(jìn)入開態(tài)。導(dǎo)致節(jié)點(diǎn)E的電壓降到地電平。
當(dāng)節(jié)點(diǎn)E的電壓變低時，該電平由鎖存電路50保持不變。換句話說，當(dāng)在時刻u6單觸發(fā)脈沖信號D1轉(zhuǎn)換到低電平，N溝MOS晶體管N200進(jìn)入關(guān)態(tài)時，節(jié)點(diǎn)E的電壓仍然保持在低電平。
在時刻u5節(jié)點(diǎn)E的電壓變低，由此在通過延遲恒定時間的時刻u7處接收該電壓作為輸入的信號延遲電路40，把節(jié)點(diǎn)F的電壓轉(zhuǎn)換為低電平。因此，P溝MOS晶體管P200進(jìn)入開態(tài)，節(jié)點(diǎn)E的電壓上升到高電平。
在此時，鎖存電路50的輸出狀態(tài)也被反相為保持高電平。因此，在節(jié)點(diǎn)E的電壓變高后，通過信號延遲電路40的延遲使節(jié)點(diǎn)F的電壓在時刻u9處變高，P溝MOS晶體管P200進(jìn)入關(guān)態(tài)的時候，在節(jié)點(diǎn)E的電壓仍然保持在高電平。
結(jié)果，在時刻u1由于地址線A1的電壓發(fā)生變化，在時刻u10和u11之間，出現(xiàn)了作為ATD信號的單觸發(fā)脈沖。此ATD信號是通過利用信號延遲電路40把輸出于單觸發(fā)脈沖產(chǎn)生電路210的單觸發(fā)脈沖信號的脈沖寬度整形為規(guī)定脈沖寬度形成的。
舉例來說，即使噪聲疊加在單觸發(fā)脈沖信號D1上，由于鎖存電路50的存在，噪聲也不會對ATD信號產(chǎn)生影響，除非噪聲電平超過鎖存電路50的工作閾值。
由于有圖10所示的單觸發(fā)脈沖產(chǎn)生電路210-214和波形合成/整形電路200的結(jié)構(gòu)，因此，就可以實(shí)現(xiàn)在抗噪聲方面有改進(jìn)的ATD電路。
現(xiàn)在描述在時刻u12地址線A1從高電平轉(zhuǎn)換到低電平，以及經(jīng)過稍微延遲之后在時刻u13地址線A2的電壓從低電平轉(zhuǎn)換到高電平時，單觸發(fā)脈沖產(chǎn)生電路210-214和波形合成/整形220的工作情況。
地址線A1和A2的電壓分別在時刻u12和u13轉(zhuǎn)換，由此信號轉(zhuǎn)換檢測電路200和202以及單觸發(fā)脈沖產(chǎn)生電路210和212隨之工作，以至于單觸發(fā)脈沖信號D1和D2進(jìn)入啟動狀態(tài)，即分別在時刻u14和u15產(chǎn)生了高電平的這些單觸發(fā)脈沖信號。
在時刻u14用信號D1的單觸發(fā)脈沖，觸發(fā)節(jié)點(diǎn)E的電壓變化，以至于在時刻u16使節(jié)點(diǎn)E的電壓變低。當(dāng)節(jié)點(diǎn)E的電壓處于低電平時，在時刻u15產(chǎn)生信號D2的脈沖，因此即使N溝MOS晶體管N201再進(jìn)入開態(tài)，也由于此時N溝MOS晶體管N200已進(jìn)入開態(tài)，不會對節(jié)點(diǎn)E的電壓有影響。因此，在一個由信號延遲電路40調(diào)整的規(guī)定時間間隔后，即在時刻u17，節(jié)點(diǎn)E的電壓返回高電平。將節(jié)點(diǎn)E電壓的反相信號作為ATD信號輸出，從而在時刻u18和u19期間輸出高電平脈沖。
換句話說，在此情況下，類似于僅根據(jù)三個地址信號中一個的電壓改變來輸出ATD信號。
如前所述，即使在相應(yīng)于一條地址線的單觸發(fā)脈沖信號上疊加了噪聲，或由于地址信號的歪斜等失真使得在短時間間隔內(nèi)兩條或多條地址線的電壓發(fā)生轉(zhuǎn)換，常規(guī)的ATD電路200也能輸出恒定長度的脈沖信號作為ATD信號。
但是，常規(guī)ATD電路2000有以下問題考慮到在時刻u20轉(zhuǎn)換了地址線A1的電壓以及在時刻u21，即當(dāng)ATD信號開始從高電平轉(zhuǎn)換到低電平時造成了地址線A2的電壓發(fā)生變化。在這種情況下，在時刻u22節(jié)點(diǎn)E的電壓改變被信號D1的單觸發(fā)脈沖觸發(fā)，以致于在時刻u23節(jié)點(diǎn)E的電壓處于低電平，并且在時刻u24開始轉(zhuǎn)換到高電平。
由于在時刻u25通過地址線A2在時刻u21的電壓改變形成的信號D2的單觸發(fā)脈沖，使N溝MOS晶體管N201進(jìn)入開態(tài)，并且使節(jié)點(diǎn)E的電壓再次開始轉(zhuǎn)換到低電平。此時，節(jié)點(diǎn)F處于低電平，因此P溝MOS晶體管P200處于開態(tài)。
通常來說，把N溝MOS晶體管N200，N201和N202的電流驅(qū)動能力設(shè)置得要比P溝MOS晶體管P200大。因此當(dāng)單觸發(fā)脈沖信號D2處于高電平時，節(jié)點(diǎn)E的電壓處于低電平。但是，信號D2會在短時間內(nèi)處于高電平，因此，N溝MOS晶體管N201立即進(jìn)入關(guān)態(tài)，在時刻u26通過P溝MOS晶體管200使節(jié)點(diǎn)E的電壓返回到高電平。因此不利于在時刻u27和u28期間內(nèi)用整形脈沖信號以及時刻u29和u30之間用未整形不穩(wěn)定的脈沖信號來形成節(jié)點(diǎn)E電壓反相信號的ATD信號。
也就是說，當(dāng)上述的地址信號由于它的歪斜等失真產(chǎn)生了電平變化時，在上述ATD電路2000中ATD就有害地具有一個不穩(wěn)定的脈沖波形。于是，通過接收ATD等信號來使讀取系統(tǒng)電路工作可能會不利地造成誤操作。
本發(fā)明的一個目的是提供一種包含ATD電路的半導(dǎo)體存儲器件，該ATD電路還能根據(jù)地址信號的歪斜等失真的產(chǎn)生，輸出規(guī)定長度的ATD信號。
簡單地說，根據(jù)本發(fā)明提供的是一種半導(dǎo)體存儲器件，它包括一個存儲單元陣列、一個數(shù)據(jù)讀取電路、多條地址信號線和一個地址轉(zhuǎn)移檢測電路。
該存儲單元陣列包括了按矩陣形式排列的多個存儲單元。該數(shù)據(jù)讀取電路根據(jù)外部地址信號選擇相應(yīng)的存儲單元，并根據(jù)具有規(guī)定脈沖長度的地址轉(zhuǎn)移檢測信號開始讀操作。多條地址信號線接收地址信號并把它傳遞給存貯信息讀出裝置。該地址轉(zhuǎn)移檢測電路檢測所規(guī)定的地址信號線的電壓變化并輸出地址轉(zhuǎn)移檢測信號。該地址轉(zhuǎn)移檢測電路包括多個信號變化檢測電路，每個信號變化檢測電路輸出第一個和第二個互補(bǔ)的檢測信號。這些信號根據(jù)相應(yīng)規(guī)定地址信號的電壓改變而反相；多個脈沖發(fā)生電路，它們每個都輸出具有響應(yīng)相應(yīng)的第一個和第二個檢測信號的反相的規(guī)定脈沖長度的脈沖信號；以及信號合成電路，其輸出具有規(guī)定脈沖寬度并根據(jù)來自于多個脈沖產(chǎn)生電路的脈沖信號中任意一個的啟動情況，相應(yīng)地啟動脈沖信號的地址轉(zhuǎn)移檢測信號。
每個脈沖產(chǎn)生電路包括輸出脈沖信號的輸出節(jié)點(diǎn)、連接于輸出節(jié)點(diǎn)和第一個電源電壓之間的第一個和第二個N溝MOSFET、漏同輸出節(jié)點(diǎn)相連的第一個P溝MOSFET、并聯(lián)于第一個P溝MOS FET的源和第二個電源電壓之間的第二個和第三個P溝MOSFET、在規(guī)定時間間隔后接收輸出節(jié)點(diǎn)電壓并輸出對應(yīng)于第一個P溝MOSFET柵電壓的信號延遲電路，以及接收并保持輸出節(jié)點(diǎn)電壓的鎖存電路。第二個N溝MOSFET和第二個P溝MOSFET在柵上接收第一個檢測信號，而第一個N溝MOSFET和第三個P溝MOSFET在柵上接收第二個接收信號。
因此，本發(fā)明的主要優(yōu)點(diǎn)在于，即使地址信號有歪斜等失真，地址轉(zhuǎn)移檢測電路通常也會輸出具有足夠脈沖寬度的ATD信號，因而數(shù)據(jù)讀取電路也不會發(fā)生誤操作。
本發(fā)明的另一個優(yōu)點(diǎn)在于，地址轉(zhuǎn)移檢測電路迅速地返回到其初態(tài)，使得即使在相同地址線上產(chǎn)生了意外的變化，該電路也同樣會穩(wěn)定地進(jìn)行工作。
從下面對本發(fā)明的詳述連同附圖中，本發(fā)明的上述以及其它的目的、特點(diǎn)、方案和優(yōu)點(diǎn)將變得更加明顯。
圖1是根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器件1的框圖；圖2是表示根據(jù)本發(fā)明的第一實(shí)施例半導(dǎo)體存儲器件1中地址轉(zhuǎn)移檢測電路1000的結(jié)構(gòu)原理框圖；圖3是表示第一實(shí)施例中信號轉(zhuǎn)換檢測電路100的結(jié)構(gòu)電路圖；圖4是說明信號轉(zhuǎn)換檢測電路100工作的時序圖；圖5是表示第一實(shí)施例中波形整形單觸發(fā)脈沖產(chǎn)生電路110-114以及波形合成電路120的結(jié)構(gòu)原理框圖；圖6是說明根據(jù)第一實(shí)施例的地址轉(zhuǎn)移檢測電路1000工作的時序圖；圖7是表示根據(jù)本發(fā)明的第二實(shí)施例的地址轉(zhuǎn)移檢測電路中延遲電路42的結(jié)構(gòu)電路圖；圖8是說明信號延遲電路42工作的時序圖；圖9是表示常規(guī)地址轉(zhuǎn)移檢測電路2000結(jié)構(gòu)的原理框圖；圖10是常規(guī)地址轉(zhuǎn)移檢測電路2000中單觸發(fā)脈沖產(chǎn)生電路210-214以及波形合成/整形電路220的結(jié)構(gòu)原理框圖；以及圖11是說明常規(guī)地址轉(zhuǎn)移檢測電路2000工作的時序圖。
〔第一實(shí)施例〕圖1根據(jù)本發(fā)明的第一實(shí)施例示意性地給出了動態(tài)半導(dǎo)體存儲器件1的整體結(jié)構(gòu)。
參照圖1，動態(tài)半導(dǎo)體存儲器件1包括時鐘產(chǎn)生電路19，該電路通過外部控制信號輸入端(節(jié)點(diǎn))2，4和5接收外部控制信號/WE，/RAS和/CAS，并產(chǎn)生內(nèi)部時鐘信號CLK；存儲單元陣列7，其中保持存貯信息的存貯單元以矩陣方式排列；地址緩沖器16a和16b，它接收通過地址信號輸入端(節(jié)點(diǎn))8施加的外部地址信號A0-An，并在時鐘產(chǎn)生電路19的控制下分別產(chǎn)生內(nèi)部行和列地址信號；以及行地址譯碼器12，其在時鐘產(chǎn)生電路19的控制下被啟動以對所加的內(nèi)部行地址信號譯碼并選擇存儲單元陣列7的一行(字線)。
加到外部控制信號輸入端(節(jié)點(diǎn))2的信號/WE是表明寫數(shù)據(jù)的允許寫入信號。加到外部控制信號輸入端(節(jié)點(diǎn))3的信號/OE是表明數(shù)據(jù)輸出的允許輸出信號。加到外部控制信號輸入端(節(jié)點(diǎn))4的信號/RAS是半導(dǎo)體存儲器件1開始內(nèi)部工作以及決定內(nèi)部工作啟動期間和行地址選通信號。在信號/RAS的啟動中，同選擇存儲單元陣列7的一行操作有關(guān)的電路如行譯碼器12被啟動。加到外部控制信號輸入端(節(jié)點(diǎn))5的信號/CAS是啟動選擇存儲陣列7中列的電路的列地址選通信號。
半導(dǎo)體存儲器件1還包括列譯碼器13，其在時鐘產(chǎn)生電路19控制下啟動，用于把來自于地址緩沖器166的內(nèi)部列地址信號譯碼并選擇存儲單元陣列7的一列靈敏放大器串14，其用于檢測并放大與存儲單元陣列7所選行相連的存儲單元的數(shù)據(jù)；輸入/輸出電路15，其根據(jù)來自于列譯碼器13的列選擇信號把存儲單元陣列7所選列同內(nèi)部數(shù)據(jù)總線a1相連；輸入緩沖器17，其在數(shù)據(jù)寫入時從數(shù)據(jù)輸入/輸出端20所加的外部寫入數(shù)據(jù)DQ0-DQj產(chǎn)生內(nèi)部寫入數(shù)據(jù)并傳輸它到內(nèi)部數(shù)據(jù)總線a1；以及輸出緩沖器18，其在時針產(chǎn)生電路19控制下進(jìn)行數(shù)據(jù)讀取操作時，從內(nèi)部數(shù)據(jù)總線a1讀取的內(nèi)部讀數(shù)據(jù)產(chǎn)生外部讀數(shù)據(jù)DQ0-DQj并把它輸出到數(shù)據(jù)輸入/輸出端20。
半導(dǎo)體存儲器件1還包括地址轉(zhuǎn)移檢測電路1000，其接收地址緩沖器166輸出的內(nèi)部列地址信號，而地址緩沖器16b接收相應(yīng)于加在地址信號輸入端8到列譯碼器13之間的外部地址信號A0-An中的列地址信號，檢測電路1000，其檢測列地址信號的轉(zhuǎn)換并輸出地址轉(zhuǎn)移檢測信號ATD。輸入/輸出電路15接收這個ATD信號并開始讀出操作的準(zhǔn)備操作，即為I/O等線進(jìn)行預(yù)充電操作。
當(dāng)信號/WE和/CAS都進(jìn)入活動狀態(tài)的低電平時，輸入緩沖器17啟動并產(chǎn)生內(nèi)部寫入數(shù)據(jù)。輸出緩沖器18隨輸出允許信號/OE的啟動而啟動。
圖2是表示根據(jù)本發(fā)明的第一實(shí)施例的ATD電路1000的結(jié)構(gòu)原理框圖。為了簡化說明，本實(shí)施例用三位地址信號，即三個地址信號來加以簡要說明。
參照圖2，根據(jù)第一實(shí)施例ATD電路1000包括信號轉(zhuǎn)換檢測電路100，102和104，它們的輸出分別和獨(dú)立的地址線A1，A2和A3相連，它用于把對應(yīng)于相應(yīng)地址線A1，A2和A3電壓變化的輸出互補(bǔ)信號Bn和Cn(n＝1，2和3)反相，波形整形單觸發(fā)脈沖產(chǎn)生電路110，112和114，它們分別從相應(yīng)的信號轉(zhuǎn)換檢測電路100，102和104接收互補(bǔ)信號Bn和Cn并分別在規(guī)定時間間隔內(nèi)輸出單觸發(fā)脈沖；以及波形合成電路120，分別接收從波形整形單觸發(fā)脈沖產(chǎn)生電路110-114輸出的單觸發(fā)脈沖信號K1，K2和K3，用于合成并輸出單個ATD信號。
當(dāng)相應(yīng)的地址信號An(n＝1，2和3)從低電平轉(zhuǎn)換到高電平或相反情況時，信號轉(zhuǎn)換檢測電路100-104檢測這個變化并把輸出的互補(bǔ)信號Bn和Cn電平反相。當(dāng)相應(yīng)的地址信號An被轉(zhuǎn)換時，信號轉(zhuǎn)換檢測電路100-104在規(guī)定時間差期間把輸出的互補(bǔ)信號Bn和Cn電平反相。因此，在恒定時間T期間內(nèi)，信號Bn和Cn都處在高電平。
波形整形單觸發(fā)脈沖產(chǎn)生電路110-114分別接收上述時間差信號Bn和Cn，并根據(jù)它們的變化產(chǎn)生具有規(guī)定時間寬度Ta的單觸發(fā)脈沖信號Kn(n＝1，2和3)。波形合成電路120接收單觸發(fā)脈沖信號Kn，并隨任何一個單觸發(fā)脈沖信號Kn的啟動而輸出具有規(guī)定時間寬度Ta的單觸發(fā)脈沖的ATD信號。
換句話說，當(dāng)?shù)刂肪€A1，A2和A3至少有一個電平發(fā)生轉(zhuǎn)換時，ATD電路1000就產(chǎn)生單觸發(fā)脈沖ATD信號。
ATD電路1000和常規(guī)ATD電路2000的差別就在于根據(jù)各自地址線A1，A2和A3的電壓變化進(jìn)行工作的波形整形單觸發(fā)脈沖產(chǎn)生電路110-114都具有波形整形功能使得當(dāng)?shù)刂沸盘柕却嬖谕嵝鼻闆r時還能輸出穩(wěn)定的ATD信號。
現(xiàn)在深入詳述上述ATD電路1000的電路結(jié)構(gòu)。
圖3是表示信號轉(zhuǎn)換檢測電路100的典型電路結(jié)構(gòu)的電路圖。
參照圖3，信號轉(zhuǎn)換檢測電路100包括與非電路130和132以及反相電路134。
與非電路130含有同相應(yīng)的地址線A1相連的第一輸入，同與非電路132輸出相連的第二個輸入以及一個輸出互補(bǔ)時間差信號C1的輸出節(jié)點(diǎn)OUT1。
反相電路134有一個同相應(yīng)地址線A1相連的輸入以及一個同與非電路132第一個輸入相連的輸出.
與非電路132有一個同與非電路130的輸出節(jié)點(diǎn)OUT1相連的第二輸入以及輸出另一個互補(bǔ)信號B1的輸出節(jié)點(diǎn)OUT2。
與非電路130包括了并聯(lián)在電源電壓Vcc和輸出節(jié)點(diǎn)OUT1之間的P溝MOS晶體管P1和P2，以及串聯(lián)在輸出節(jié)點(diǎn)OUT1和地電壓Vss之間的N溝MOS晶體管N1和N2。P溝MOS晶體管P1和N溝MOS晶體管N1的柵同相應(yīng)的地址線A1相連接，而P溝MOS晶體管A2和N溝MOS晶體管N2的柵同與非電路132的輸出節(jié)點(diǎn)OUT2相連接。
與非電路132包括了并聯(lián)在電源電壓Vcc和輸出節(jié)點(diǎn)OUT2之間的P溝MOS晶體管P3和P4，以及串聯(lián)在輸出節(jié)點(diǎn)OUT2和地電壓Vss之間的N溝MOS晶體管N3和N4。P溝MOS晶體管P3和N溝MOS晶體管N3的柵同反相電路134的輸出相連接，而P溝MOS晶體管P4和N溝MOS晶體管N4的柵同與非電路130的輸出節(jié)點(diǎn)OUT1相連接。
除了其輸入端分別和相應(yīng)的地址線A2和A3連接之外，信號轉(zhuǎn)換檢測電路102和104在結(jié)構(gòu)上類似于信號轉(zhuǎn)換檢測電路100，因此省去了多余的描述。
圖4是說明圖3所示的信號轉(zhuǎn)換檢測電路100的工作時序圖。
在圖4中，假定地址信號A1在時刻t1從低電平轉(zhuǎn)換到高電平，反相電路134的輸出S經(jīng)過柵延遲在時刻t2從高電平轉(zhuǎn)換到低電平。此時，假定反相電路134的柵延遲依元件特性設(shè)置為最小。
另外，假定在初始狀態(tài)信號C1處于高電平，P溝MOS晶體管P3處于關(guān)態(tài)以及N溝MOS晶體管N4處于開態(tài)。另一方面，假定在初始狀態(tài)信號B1處于低電平，P溝MOS晶體管P3處于關(guān)態(tài)，N溝MOS晶體管u3處于開態(tài)。換句話說，假定在初始狀態(tài)下，相應(yīng)于地址線A1的低電平，輸出于反相電路134并輸入到P溝MOS晶體管P3以及N溝MOS晶體管N3的柵中的信號S處于高電平。
然后，與地址線A1的信號電平從低電平轉(zhuǎn)換到高電平相對應(yīng)，信號S也從高電平轉(zhuǎn)換到低電平。與此相對應(yīng)，P溝MOS晶體管P3進(jìn)入開態(tài)，N溝MOS晶體管N3進(jìn)入關(guān)態(tài)，由此在時刻t3信號B1從低電平轉(zhuǎn)換到高電平。在這種情況下，也假定了通常預(yù)先做了某些設(shè)置如增加P溝晶體管P3尺寸(柵寬度)以使得柵延遲最大程度地減小。
接著，由于信號B1從低電平轉(zhuǎn)換到高電平P溝MOS晶體管P2進(jìn)入關(guān)態(tài)，N溝MOS晶體管N1進(jìn)入開態(tài)。此時，地址線A1的電壓處于高電平，由此P溝MOS晶體管P1已經(jīng)進(jìn)入關(guān)態(tài)的N溝MOS晶體管N2處于開態(tài)，因此信號C1在時刻t4從高電平轉(zhuǎn)換到低電平。在這種情況下，假定了通常預(yù)先做了某些設(shè)置如減小N溝MOS晶體管N1的尺寸(柵寬度)以使得柵延遲增加。
因此，根據(jù)晶體管的設(shè)置值等將恒定時間差設(shè)置在時刻t3和t4期間，從而在信號B1和C1的變化之間產(chǎn)生了恒定時間差，結(jié)果，信號B1和C1在時間段T1內(nèi)都處于高電平。
類似地，當(dāng)在時刻t5地址線A1的電壓從高電平轉(zhuǎn)換到低電平時，由于反相電路134的延遲時間被設(shè)置為最小，所以信號S在與時刻t5時間差不大的時刻t6處達(dá)到高電平。此時，信號B1處于高電平，P溝MOS晶體管P2處于關(guān)態(tài)，N溝MOS晶體管N2處于開態(tài)。這樣，由于地址線A1的電壓變低，P溝MOS晶體管P1進(jìn)入開態(tài)，N溝MOS晶體管N1進(jìn)入關(guān)態(tài)，由此在與時刻t5時間差不大的時刻t7處信號C1達(dá)到高電平。
另一方面，在時刻t7由于信號C1的變化，使得信號B1在時刻t8緩慢地變低。還在此時，在信號B1和C1的變化之間產(chǎn)生了恒定時間差，在時間段T2內(nèi)，信號B1和C1都處于高電平。
通常，設(shè)置晶體管尺寸等以使T1＝T2＝T。
由前述信號轉(zhuǎn)換檢測電路100的結(jié)構(gòu)，可以實(shí)現(xiàn)類似于一種信號放大器電路的結(jié)構(gòu)，以提高其中的輸入于地址線A1的電壓變化的靈敏度。另外，互補(bǔ)時間差信號B1和C1之間的時間差可以通過適當(dāng)?shù)卦O(shè)置設(shè)計(jì)尺寸諸如組成信號轉(zhuǎn)換檢測電路100的晶體管的尺寸來保證恒定，當(dāng)相應(yīng)地址信號從低電平轉(zhuǎn)換到高電平，或相反情況時，能夠相對應(yīng)于任意地址信號的變化，以相似的響應(yīng)速度產(chǎn)生ATD信號。
圖5示出了根據(jù)第一實(shí)施例的波形整形單觸發(fā)脈沖產(chǎn)生電路110和波形合成電路120的典型結(jié)構(gòu)。參照圖5，省去了基本上類似于波形整形單觸發(fā)脈沖產(chǎn)生電路110的波形整形單觸發(fā)脈沖產(chǎn)生電路112和114的電路結(jié)構(gòu)。
參照圖5，波形整形單觸發(fā)脈沖產(chǎn)生電路110包括有輸出節(jié)點(diǎn)K1、串聯(lián)在輸出節(jié)點(diǎn)K1和地電壓之間的N溝MOS晶體管N5和N6、具有漏同輸出節(jié)點(diǎn)K1相連的P溝MOS晶體管P7、并聯(lián)在P溝MOS晶體管P7的源和電源電壓Vcc之間的P溝的MOS晶體管P5和P6、接收輸出節(jié)點(diǎn)K1的電壓并經(jīng)過規(guī)定時間間隔后輸出相應(yīng)電壓到P溝MOS晶體管P7柵上的信號延遲電路40，以及接收輸出節(jié)點(diǎn)K1的電壓并維持相同電壓的鎖存電路50。
將互補(bǔ)時間差信號B1輸入到N溝MOS晶體管N5和P溝MOS晶體管P5的柵上。將另一個互補(bǔ)時間差信號C1輸入到N溝MOS晶體管N6和P溝MOS晶體管P6的柵上。
信號延遲電路40包括了偶數(shù)級(在圖5中為四級)串聯(lián)的反相電路42-48。
鎖存電路50包括了具有輸入和輸出交叉耦合的反相電路52和54。
另一方面，波形合成電路120包括了接收波形整形單觸發(fā)脈沖產(chǎn)生電路110-114輸出的三輸入與非電路122。
圖6示出了波形整形單觸發(fā)脈沖產(chǎn)生電路110-114以及圖5所示的波形合成電路120的工作時序圖。
下面參照圖5和圖6對其工作加以描述。
假定在時刻t9地址線A1的電壓從低電平轉(zhuǎn)換到高電平，類似于有關(guān)現(xiàn)有技術(shù)的上述描述，分別在時刻t10和t11處信號轉(zhuǎn)換檢測電路100的輸出B1和C1從低和高電平轉(zhuǎn)換到高和低電平。在這種情況下，在T時間內(nèi)信號B1和C1都處于高電平。
假定信號B1和C1分別處于低電平和高電平，在時刻t10以前，P溝MOS晶體管P5、N溝MOS晶體管N5、P溝MOS晶體管P6以及N溝MOS晶體管N6分別處于關(guān)、開、開和關(guān)態(tài)。假定輸出節(jié)點(diǎn)K1的電壓在時刻t10之前處于高電平，它使得信號延遲電路40的輸出節(jié)點(diǎn)J1的電壓處于高電平，并使P溝MOS晶體管P7處于關(guān)態(tài)。同時，使得鎖存電路50將輸出節(jié)點(diǎn)K1的電壓保持在高電平上。
當(dāng)信號B1從低電平轉(zhuǎn)換到高電平時，P溝MOS晶體管P5進(jìn)行關(guān)態(tài)，N溝MOS晶體管N5進(jìn)入開態(tài)。信號C1從時刻t10開始的T時間段中，即直到時刻t11，處于高電平，由此N溝MOS晶體管N6維持開態(tài)。因此，N溝MOS晶體管N5和N6同時進(jìn)入開態(tài)，而此時，P溝MOS晶體管P7維持關(guān)態(tài)，由此節(jié)點(diǎn)K1放電使其電壓變?yōu)榈碗娖健?br>
于是，由鎖存電路50保持的電壓也反相到低電平。
在時刻t11，信號C1從高電平轉(zhuǎn)換到低電平，P溝MOS晶體管P6進(jìn)行開態(tài)，N溝MOS晶體管N6進(jìn)入關(guān)態(tài)。此時，輸出節(jié)點(diǎn)K1的電壓通過鎖存電路50保持在低電平。
當(dāng)輸出節(jié)點(diǎn)K1的電壓變低時，從節(jié)點(diǎn)K1的這種電平變化經(jīng)恒定時間延遲，在時刻t12使信號延遲電路40中的節(jié)點(diǎn)J1電壓變?yōu)榈碗娖?。于是由于此時N溝MOS晶體管N6處于關(guān)態(tài)，P溝道MOS晶體管P6處于開態(tài)，所以P溝MOS晶體管P7進(jìn)入開態(tài)以致于晶體管P6和P7同時進(jìn)入開態(tài)，并且在時刻t13將輸出節(jié)點(diǎn)K1充電平到高電平。于是，由鎖存器50保持的電壓也反相為高電平。
由于輸出節(jié)點(diǎn)K1的電壓從低電平轉(zhuǎn)換到高電平，所以從節(jié)點(diǎn)K1電壓變化起通過延遲電路40經(jīng)過恒定時間延遲在時刻t14使節(jié)點(diǎn)J1的電壓轉(zhuǎn)換到高電平。此時，P溝MOS晶體管P7進(jìn)入關(guān)態(tài)，鎖存電路50將輸出節(jié)點(diǎn)K1的電壓保持在高電平。
換句話說，當(dāng)產(chǎn)生了地址線A1電平轉(zhuǎn)換的時候，結(jié)果，輸出節(jié)點(diǎn)K1產(chǎn)生了由信號延遲電路40對脈沖寬度整形的單觸發(fā)脈沖(負(fù)狀態(tài)啟動)。
另外，當(dāng)輸入信號節(jié)點(diǎn)K1的電壓處于低電平時，輸出于波形合成電路120的ATD信號變成具有一個時間段，即時刻t16的時間寬度內(nèi)的單觸發(fā)脈沖信號。
現(xiàn)在描述在時刻t17地址線A1的電壓轉(zhuǎn)換以及稍稍延遲一段時間后在時刻t18地址線A2的電壓轉(zhuǎn)換時的工作運(yùn)行情況。
由于在時刻t17地址線A1的電壓變化，使得在時刻t19和t20之間的期間，波形整形單觸發(fā)脈沖發(fā)生電路110的輸出節(jié)點(diǎn)K1產(chǎn)生負(fù)脈沖，由于在時刻t18地址線A2的電壓變化，使得在時刻t21和t22之間的期間波形整形單觸發(fā)脈沖發(fā)生電路112的輸出節(jié)點(diǎn)K2產(chǎn)生負(fù)脈沖。
當(dāng)輸出節(jié)點(diǎn)K1或K2為負(fù)時，來自波形合成電路120的脈沖信號作為ATD信號在時刻t23和t24之間的期間內(nèi)輸出。
換句話說，與現(xiàn)有技術(shù)相似，類似于只有地址線A1的電壓轉(zhuǎn)換的情況，輸出了具有時間寬度超過規(guī)定值的連續(xù)的ATD信號。
考慮地址線A1的電壓在時刻t25轉(zhuǎn)換，據(jù)此產(chǎn)生ATD信號，當(dāng)?shù)刂肪€A2的電平在時刻t26轉(zhuǎn)換時，ATD信號就開始從高電平轉(zhuǎn)換到低電平。
仍然在這種情況下，輸出節(jié)點(diǎn)K1和K2所輸出的脈沖信號分別具有足夠的時間寬度，由此波形合成電路120合成的ATD信號，以作為指示地址線A2的電壓在時刻t26轉(zhuǎn)換的信號具有足夠的時間寬度。
換句話說，在時刻t27和t28期間ATD信號具與只有一根地址線的電壓轉(zhuǎn)換情況下一樣的時間寬度，因而不同于現(xiàn)有技術(shù)。
在常規(guī)的ATD電路2000中，當(dāng)由于歪斜等失真造成這種地址信號變化時，沒有具備足夠脈沖寬度以指示地址線A2在時刻t26的電平變化的ATD輸出信號被輸出，因而接收這個ATD信號工作的電路可能會有害地造成誤操作。
換句話說，讀取系統(tǒng)電路接收這個ATD信號的單觸發(fā)脈沖，開始諸如I/O線的預(yù)充電，以及從相應(yīng)于最終確定的地址狀態(tài)的存儲單元讀取信息等工作。
但是，在上面情況下如果用于指示地址線A2的電平轉(zhuǎn)換的ATD信號不具有足夠的脈沖寬度，有可能使接收ATD信號的內(nèi)部讀取電路不能檢測地址的變化，以及不利地存取與外部指定地址不同的相應(yīng)存儲單元。然而，在根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲器件1提供的ATD電路1000中，即使地址線上信號出現(xiàn)了歪斜，仍然能有規(guī)則地輸出具有足夠脈沖寬度的ATD信號，從而不同于上面，不會造成誤操作。
另外，由于放大功能，提高了檢測用于產(chǎn)生ATD信號的地址信號改變的信號轉(zhuǎn)換檢測電路100-104的檢測靈敏度。此外，波形整形單觸發(fā)脈沖產(chǎn)生電路110-114通過可由設(shè)計(jì)參數(shù)的任意值設(shè)定相互延遲時間的互補(bǔ)時間差信號來驅(qū)動，由此相對于地址信號從高電平轉(zhuǎn)換到低電平或相反情況可以以恒定的響應(yīng)速度產(chǎn)生ATD信號。
〔第二實(shí)施例〕根據(jù)第一實(shí)施例，根據(jù)各自地址線電壓變化的檢測，波形整形單觸發(fā)脈沖產(chǎn)生電路110-114分別輸出規(guī)定寬度的單觸發(fā)脈沖信號，使得波形合成電路據(jù)此產(chǎn)生規(guī)定脈沖寬度的ATD信號。
因此，即使因歪斜等失真出現(xiàn)了地址信號線上所加地址信號的電平變化，也能抑制導(dǎo)致輸出ATD信號的脈沖寬度急劇減小這種誤操作的因素。
但是，當(dāng)信號地址線上所加的地址信號在短時間間隔內(nèi)發(fā)生轉(zhuǎn)換時，第一實(shí)施例的結(jié)構(gòu)仍可能不完全勝任。在第一實(shí)施例中，信號延遲電路40具有這個功能當(dāng)輸出節(jié)點(diǎn)K1的電壓從高電平轉(zhuǎn)換到低電平時，它把P溝MOS晶體管P7的柵電壓從高電平轉(zhuǎn)換到低電平并且經(jīng)過一定時間間隔使晶體管P7進(jìn)行開態(tài)，由此經(jīng)過前述的恒定時間間隔后，把輸出節(jié)點(diǎn)K1的電平從低電平提升到高電平。
隨輸出節(jié)點(diǎn)K1電壓變化而輸出ATD信號，因此在輸出節(jié)點(diǎn)K1的電壓返回高電平的時刻基本完成了必要的電路工作。
但是，從輸出節(jié)點(diǎn)K1返回到高電平經(jīng)過一個恒定時間的另外間隔后，信號延遲電路40使P溝MOS晶體管P7的柵電壓返回高電平，由此全部電路的狀態(tài)返回初始狀態(tài)。
因此，當(dāng)某一地址線的電平以高速度轉(zhuǎn)換的時候，為使波形整形單觸發(fā)脈沖產(chǎn)生電路返回到它的初始狀態(tài)額外需要的規(guī)定時間間隔(時間T)可能會造成電路工作的延遲或者輸出信號電平的誤操作。
為了消除上述的不便，根據(jù)本發(fā)明第二實(shí)施例，將根據(jù)第一實(shí)施例信號延遲電路40的結(jié)構(gòu)變成以下的結(jié)構(gòu)。
圖7是表示根據(jù)第二實(shí)施例的半導(dǎo)體存儲器件提供的波形整形單觸發(fā)脈沖發(fā)生電路中信號延遲電路42結(jié)構(gòu)的原理框圖。
信號延遲電路42包括具有輸入同輸出節(jié)點(diǎn)K1相連的三級級聯(lián)反相電路404-408，具有輸入同輸出節(jié)點(diǎn)K1相連的反相電路402，以及接收三級級聯(lián)中末級反相電路408和反相電路402的輸出并具有同P溝MOS晶體管P7柵相連節(jié)點(diǎn)J1相連的輸出的與非電路410。
現(xiàn)在對信號延遲電路42的工作情況加以說明。
圖8示出了信號延遲電路42工作的時序圖。
在時刻t1輸出節(jié)點(diǎn)K1的電壓從高電平轉(zhuǎn)換到低電平，由此與非電路410的輸入節(jié)點(diǎn)B的電壓，經(jīng)過一級反相電路402的延遲時間后，從低電平轉(zhuǎn)換到高電平。另一方面，級聯(lián)反相器404-408的輸出(與非門電路410另一個輸入節(jié)點(diǎn)A的電壓)從時刻t2延遲一段時間在時刻t3，從低電平轉(zhuǎn)換到高電平。
據(jù)此，在時刻t3與非電路410的輸出節(jié)點(diǎn)電壓，即節(jié)點(diǎn)J1從高電平轉(zhuǎn)換到低電平。于是，P溝MOS晶體管P7進(jìn)行開態(tài)，輸出節(jié)點(diǎn)K1的電壓再次返回到高電平。根據(jù)輸出節(jié)點(diǎn)K1的電壓變化，在時刻t5反相電路402的輸出轉(zhuǎn)換到低電平，由此與非電路410的輸出，即節(jié)點(diǎn)J1的電壓返回到高電平。
因此，根據(jù)第二實(shí)施例，在信號延遲電路42中，在輸出節(jié)點(diǎn)K1的電壓轉(zhuǎn)換到低電平，其后再次返回高電平之后，P溝MOS晶體管P7的柵電壓返回初態(tài)高電平，這僅具有反相電路402延遲時間的延遲。
于是，不同于依據(jù)第一實(shí)施例的信號延遲電路40，為返回初態(tài)不需要很長時間。
換句話說，即使在某一地址線上造成突變，也可以執(zhí)行穩(wěn)定的操作。
盡管對本發(fā)明已經(jīng)進(jìn)行了詳細(xì)地描述和說明。但很顯然，通過說明和舉例的方法只是為了描述與說明，而不是作為限制，本發(fā)明的構(gòu)思和范圍僅由附屬的權(quán)利要求書的各條款所限制。
權(quán)利要求
1.一種半導(dǎo)存儲器，包括包含以矩陣形式排列的多個存儲單元的存儲單元陣列；根據(jù)外部地址信號選擇相應(yīng)一個所述存儲單元并根據(jù)具有規(guī)定脈沖寬度的地址轉(zhuǎn)移檢測信號開始讀出操作的數(shù)據(jù)讀出裝置；接收所述地址信號并傳輸它到數(shù)據(jù)讀出裝置的多條地址信號線；以及檢測規(guī)定的一個所述地址信號線的電壓變化并輸出所述地址轉(zhuǎn)移檢測信號的地址轉(zhuǎn)移檢測裝置，所述地址轉(zhuǎn)移檢測裝置包括多個信號變化檢測裝置，每個輸出互補(bǔ)的第一個和第二個檢測信號，隨相應(yīng)的一個所述規(guī)定地址信號線的電壓變化而反相，多個脈沖發(fā)生裝置，每個隨相應(yīng)所述第一個和第二個檢測信號的反相而輸出具有所述規(guī)定脈沖寬度的脈沖信號，以及信號合成裝置，其隨來自于所述多個脈沖發(fā)生裝置的任一所述脈沖信號的觸發(fā)而輸出具有所述規(guī)定脈沖寬度的所述地址轉(zhuǎn)移檢測信號。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中每個所述脈沖發(fā)生裝置包括輸出所述脈沖信號的輸出節(jié)點(diǎn)，根據(jù)互補(bǔ)的第一個和第二個檢測信號的反相，使所述輸出節(jié)點(diǎn)放電的放電裝置，根據(jù)所述輸出節(jié)點(diǎn)通過所述放電的電壓變化的規(guī)定時間間隔，對所述輸出節(jié)點(diǎn)充電的延遲切換裝置，以及接收所述輸出節(jié)點(diǎn)的電壓并將所述輸出節(jié)點(diǎn)的所述電壓保持在所述電壓水平的鎖存裝置。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中，每個所述脈沖發(fā)生裝置包括輸出所述脈沖信號的輸出節(jié)點(diǎn)，連接在所述輸出節(jié)點(diǎn)和第一個電源電壓之間的第一個和第二個N溝MOSFET，具有漏同所述輸出節(jié)點(diǎn)相連的第一個P溝MOSFET，并聯(lián)在所述第一個P溝MOSFET的源和第二個電源電壓之間的第二個和第三個P溝MOSFET，在規(guī)定時間間隔后，接收所述輸出節(jié)點(diǎn)的電壓并輸出相應(yīng)電壓到所述第一個P溝MOSFET柵上的信號延遲裝置，以及接收所述輸出節(jié)點(diǎn)的所述電壓并維持所述輸出節(jié)點(diǎn)的所述電壓于所述電壓水平上的鎖存裝置，所述第二個N溝MOSFET和所述第二個P溝MOSFET在柵上接收所述第一個檢測信號，以及所述第一個N溝MOSFET和所述第三個P溝MOSFET在其柵上接收所述第二個檢測信號。
4.根據(jù)權(quán)利要求3的半導(dǎo)體存儲器件，其中，每個所述信號變化檢測裝置包括分別輸出所述第一個和第二個檢測信號的第一個和第二個內(nèi)部輸出節(jié)點(diǎn)，串聯(lián)在所述第一個內(nèi)部輸出節(jié)點(diǎn)和所述第一個電源電壓之間的第三個和第四個N溝MOSFET，并聯(lián)在所述第一個內(nèi)部輸出節(jié)點(diǎn)和所述第二個電源電壓之間的第四個和第五個P溝MOSFET，串聯(lián)在所述第二個內(nèi)部輸出節(jié)點(diǎn)和所述第一個電源電壓之間的第五個和第六個N溝MOSFET，并聯(lián)在所述第二個內(nèi)部輸出節(jié)點(diǎn)和所述第二個電源電壓之間的第六個和第七個P溝MOSFET，以及接收所述地址信號線的電壓并輸出反相所述電壓的反相電路，所述第三個N溝MOSFET和所述第四個P溝MOSFET在其柵上接收所述地址信號線的所述電壓，所述第五個N溝MOSFET和所述第六個P溝MOSFET分別在其柵上接收所述反相電路的輸出，所述第四個N溝MOSFET和所述第五個P溝MOSFET的柵同所述第二個內(nèi)部輸出節(jié)點(diǎn)相連，以及所述第六個N溝MOSFET和所述第七個P溝MOSFET的柵同所述第一個內(nèi)部輸出節(jié)點(diǎn)相連。
5.根據(jù)權(quán)利要求3的半導(dǎo)體存儲器件，其中，所述信號延遲裝置包括接收所述輸出節(jié)點(diǎn)的所述電壓的第一個級聯(lián)反相電路的第一個奇數(shù)級，接收所述輸出節(jié)點(diǎn)的所述電壓的第二個級聯(lián)反相電路的第二個奇數(shù)級，以及接收所述第一個和第二個級聯(lián)反相電路的輸出并具有輸出同所述第一個P溝MOSFET的柵相連的與非操作電路。
6.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其中，每個所述信號變化檢測裝置包括分別輸出所述第一個和第二個檢測信號的第一個和第二個內(nèi)部輸出節(jié)點(diǎn)，串聯(lián)在所述第一個內(nèi)部輸出節(jié)點(diǎn)和所述第一個電源電壓之間的第三個和第四個N溝MOSFET，并聯(lián)在所述第一個內(nèi)部輸出節(jié)點(diǎn)和所述第二個電源電壓之間的第四個和第五個P溝MOSFET，串聯(lián)在所述第二個內(nèi)部輸出節(jié)點(diǎn)和所述第一個電源電壓之間的第五個和第六個N溝MOSFET，并聯(lián)在所述第二個內(nèi)部輸出節(jié)點(diǎn)和所述第二個電源電壓之間的第六個和第七個P溝MOSFET，以及接收所述地址信號線電壓并輸出反相所述電壓的反相電路，所述第三個N溝MOSFET和所述第四個P溝MOSFET在其柵上接收所述地址信號線的所述電壓，所述第五個N溝MOSFET和所述第六個P溝MOSFET分別在其柵上接收所述反相電路的輸出，所述第四個N溝MOSFET和所述第五個P溝MOSFET的柵同所述第二個內(nèi)部輸出節(jié)點(diǎn)相連，以及所述第六個N溝MOSFET和所述第七個P溝MOSFET的柵同所述第一個內(nèi)部輸出節(jié)點(diǎn)相連。
全文摘要
在地址轉(zhuǎn)移檢測電路中，信號轉(zhuǎn)換檢測電路分別根據(jù)相應(yīng)地址線的電平變化輸出反相的互補(bǔ)時間差信號。波形整形單觸發(fā)脈沖產(chǎn)生電路接收相應(yīng)互補(bǔ)時間差信號并輸出規(guī)定時間寬度的單觸發(fā)脈沖信號。波形合成電路響應(yīng)單觸發(fā)脈沖信號的觸發(fā)，輸出規(guī)定脈沖寬度的ATD信號。因此，即使任何信號線的電平有突然的轉(zhuǎn)換，從波形整形單觸發(fā)脈沖產(chǎn)生電路輸出的單觸發(fā)脈沖寬度也保持不變，并規(guī)則地輸出具有恒定脈沖寬度的ATD信號。
文檔編號G11C8/18GK1151592SQ9611120
公開日1997年6月11日 申請日期1996年7月25日 優(yōu)先權(quán)日1995年11月30日
發(fā)明者谷田進(jìn), 月川靖彥 申請人:三菱電機(jī)株式會社