專利名稱：輸出電路和應(yīng)用了輸出電路的電子機器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的輸出電路，特別是涉及已實現(xiàn)了高速數(shù)據(jù)輸出和低噪聲特性的輸出電路及應(yīng)用了該電路的電子機器。
隨著近年來的半導(dǎo)體裝置的微細(xì)化，對裝置進行驅(qū)動的電源電壓也呈現(xiàn)降低的趁勢。因此，雖然存取時間也將與電源電壓的降低成比例地變慢，但若應(yīng)用這種裝置，卻希望在低電壓化的同時實現(xiàn)高速化。
在另一方面，像多數(shù)位構(gòu)成的半導(dǎo)體裝置那樣，在具有由對外部電路的電流驅(qū)動能力(以下稱之為能力)大的晶體管構(gòu)成的輸出電路的情況下，將感應(yīng)出起因于電源線或接地線的寄生電阻或電感的噪聲，引發(fā)數(shù)據(jù)的誤寫入或產(chǎn)生振蕩之類的誤動作。
作為解決這些問題的裝置，已知有在數(shù)據(jù)輸出之前先把輸出設(shè)定為中間電位的所謂中間電位設(shè)定(以下稱之為預(yù)置)電路。作為這種的電路的例子比如說可以舉出特開昭63-112893號。特開昭63-117839號、特開平8-77775號等(以下稱之為第1類型)、特開平2-113493號、特開平1-149290號等(以下稱之為第2類型)。
把第1類型的特別是特開昭63-112893號(以下簡稱之為現(xiàn)有1)的構(gòu)成示于第23A圖、把預(yù)置動作時的等效電路示于第23B圖、把其動作波形示于第24A圖、第24B圖。此外，第24A圖示出的是輸出電容CL約為30PF的小負(fù)載電容的情況，第24B圖示出的是輸出電容CL為100PF以上的大負(fù)載電容的情況。
該裝置是用預(yù)置電路200把輸出端子Dout設(shè)定為由N溝晶體管Q2a和P溝晶格管Q1a的能力比決定的中間電位的裝置。比如說，在輸出端子Dout起初為高電平(以下稱之為H)的情況下，由于P溝晶體管Q1a導(dǎo)通，漏極壓DN上升，故用電流Ion2和電流ION使輸出端子的Dout的電位下降進行預(yù)置。
但是，在上述裝置中存在著下述問題。
(1)由于在預(yù)置期間內(nèi)，P溝晶體管Q1a和Q6a、N溝晶體管Q2a和Q12a將全都變成ON狀態(tài)，故產(chǎn)生貫通電流Iop2、Ion2、功耗變大。特別是在高電源電壓下這一點將成為問題。
(2)此外，還存在著在多位輸出構(gòu)成中，在預(yù)置時，Ion2向內(nèi)部電路流入的量變得顯著、產(chǎn)生噪聲、使周邊電路等進行誤動作的問題。
詳細(xì)說來的話，在整個預(yù)置期間里，如第24A、24B圖所示，電流Ion2變得比電流Ion大。其中，電流Ion2是輸出端子Dout比P溝晶體管Q1a的包括襯底偏置效應(yīng)在內(nèi)的閾值電壓高時流動的電流。另外，電流Ion是輸出端子Dout比N溝晶體管Q4a的閾值電壓與P溝晶體管Q1a的包括襯底偏置效應(yīng)在內(nèi)的閾值電壓的相加值還高時流動的電流。
這樣一來，在輸出緩沖器大的半導(dǎo)體裝置中，為了防止輸出噪聲引起的內(nèi)部電路的誤動作，如第23B圖所示，采用把VDD1和GND1分別連到輸出驅(qū)動器用的專用電源布線焊盤上，把VDD2和GND2分別連到內(nèi)部電路用的電源布線焊盤上去的手法。采用這一手法，比較大的電流Ion2將會流入內(nèi)部電路中去。另外，所謂襯底偏置效應(yīng)，指的是在N溝晶體管中采用使源極電位從接地電位上升，在P溝晶體管中使源極電位從電源電位下降的辦法，襯底被反向偏置、增大閾值，增大溝道電阻的現(xiàn)象。
(3)在輸出電容CL為100pF以上的大電容負(fù)載的情況下，如示于第24B圖的期間tACC那樣，輸出端子Dout的電位變化變慢，不能進行預(yù)置。
其主要原因在于，在輸出端子Dout比如說為H的情況下，隨著輸出端子Dout的下降，P溝晶體管Q1a受襯底偏置效應(yīng)影響，能力急劇下降，由與N溝晶體管Q2a之間的能力比決定的Q1a的漏極電壓DN也將降低，故N溝晶體管Q4a不能得到足夠的能力。
另外，在輸出端子Dout開始為L的情況下，則起因于P溝晶體管Q3a受Q3a的閾值電壓和N溝晶體管Q2a的包括襯底偏置效應(yīng)在內(nèi)的閾值電壓的相加值的限制。
(4)在3V以下的低電源電壓的情況下，不能得到預(yù)置電路的動作余量，不能實現(xiàn)在低電源電壓下的高速存取時間。
其主要原因歸之為雖然為了把輸出端子Dout設(shè)定于由N溝晶體管Q2a和P溝晶體管Q1a的能力比決定的中間電平，需要大于晶體管Q1a，Q2a的包括襯底偏置效應(yīng)在內(nèi)的閾值電壓的相加值的電源電壓，但是，比如說在已把Q1a和Q2a的閾值電壓設(shè)定為0.7V的情況下，閾值電壓被襯底偏置效應(yīng)分別調(diào)制成約1.5V左右，相加值將變成3V。
另一方面，作為在構(gòu)成輸出驅(qū)動器的一對的各晶體管之間沒有貫通電流流動的構(gòu)成的預(yù)置電路有上述第2類型的電路，特別把特開平2-113493號(以下簡化為現(xiàn)有2)的構(gòu)成示于第25圖，其動作波形示于第26A和第26B。另外，第26A圖示出的是輸出電容CL大于100pF的大負(fù)載電容的情況，第26B圖示出的是輸出電容約為30pF的小負(fù)載電容的情況。
第25圖的裝置是一種用輸出電位檢測電路203檢測輸出端子Dout的電位電平，使與輸出端子Dout的電位電平相反的晶體管211或212中的任意一個動作，設(shè)定為中間電位的裝置。
然而，倘應(yīng)用該裝置，特別是在被連到輸出端子上的負(fù)載電容比如說是30pF等這樣的小負(fù)載電容的情況下將產(chǎn)生下述問題。
(5)由于相應(yīng)于輸出端子Dout的電位使各晶體管211和212中的任意一方動作，所以為了判定輸出端子Dout的電位是H還是L，必須用已設(shè)置于前一級上的輸出電位檢測電路203對電位進行檢測。
比如說在輸出端子Dout為H的情況下，輸出電位檢測電路203之內(nèi)，NAND門電路205的輸出將變成L，輸出驅(qū)動器驅(qū)動電路206的NAND門電路207的輸出DN將變成H，使N溝晶體管212導(dǎo)通。
在這里，在輸出電容CL低時，這種檢測所需要的時間，就得例如在輸出端子Dout為H的時候，電流從輸出電容CL向N溝晶體管212流入使輸出端子的電位降低的時間還慢。因此，在輸出電位檢測電路203的NAND門電路205判定輸出端子Dout為L之前，N溝晶體管212使輸出端子Dout的電位高速下降，使得不能正確地判定輸出端子Dout的電位電平。
這種輸出驅(qū)動器動作速度比判定輸出電位的速度還快的理由歸因于除了一般說在晶體管的漏極電流-漏極電壓特性中若柵極電位處于閾值以上的話則即使在漏極電壓低的區(qū)域中電流也大之外。還要加上由于負(fù)載電容小，時間常數(shù)τ＝RC＝(V/I)C變小這一點。
因此，在輸出電位檢測電路203判定輸出端子Dout為L是使晶體管212截止之前，輸出端子Dout將下降到0V。之后，由于NOR門電路204判定輸出端子Dout為L電平，DP變?yōu)長，故P溝晶體管21 1通導(dǎo)。于是，輸出端子Dout高速上升，并如第26B圖所示，在整個預(yù)置期間，輸出端子Dout產(chǎn)生在電源電位與接地電位之間振動的振蕩。
這樣一來，在小負(fù)載電容的情況下，輸出驅(qū)動器使輸出端子Dout下降或上升的速度一方變快。為此，存在著在整個預(yù)置期間內(nèi)產(chǎn)生輸出出振蕩，在高速地進行導(dǎo)通/截止的輸出驅(qū)動器中產(chǎn)生電流引起的噪聲，進行誤動作和增加不需要的消耗電流這樣一些問題。
(6)在第2類型的預(yù)置電路中，研究出了一種采用使構(gòu)成輸出驅(qū)動器的一對的各晶體管中僅僅一方導(dǎo)通的辦法，防止貫通電流在一對的各個晶體管之間流通的電路，例如已公開于特開平1-149290號等中的電路。但是，在這種裝置中，貫通電流將在已設(shè)于輸出驅(qū)動器的前一級上的一對的各晶體管之間流動，將產(chǎn)生與上述同樣的問題。
本發(fā)明是以解決上邊所說的那些問題為課題而發(fā)明出來的，其目的是提供一種與負(fù)載電容無關(guān)地實現(xiàn)高速存取時間，且可防止輸出驅(qū)動器、內(nèi)部電路等中的貫通電流的發(fā)生、可降低噪聲的輸出電路和應(yīng)用了該電路的電子機器。
另外，本發(fā)明的另一目的是提供一種即使是在低電源電壓下也可以實現(xiàn)高速存取時間的輸出電路及應(yīng)用了該電路的電子機器。
再有，本發(fā)明的再一個目的是提供一種即是在貫通電流不流動的預(yù)置電路中，也可以防止輸出端子的負(fù)載電容在低負(fù)載的情況下的振蕩的輸出電路和應(yīng)用了該電路的電子機器。
本發(fā)明的輸出電路具有根據(jù)第1，第2控制信號從輸出端子輸出數(shù)據(jù)的輸出驅(qū)動裝置。其中，驅(qū)動輸出裝置具有連到電源線和輸出端子上且輸入上述第1控制信號的第1控制端子的第1晶體管。此外，輸出驅(qū)動裝置還具有連到接地線和上述輸出端上且輸入第2控制信號的第2控制端子的第2晶體管。此外，輸出電路具有連接到上述電源線和上述接地線二者中的至少一個以及上述輸出端子上且把上述輸出端子設(shè)定于電源線電位與接地線電位之間的規(guī)定電位的至少一個預(yù)置晶體管。還具有在輸出上述數(shù)據(jù)之前，控制上述第1、第2控制信號把上述第1、第2的各晶體管設(shè)定為截止?fàn)顟B(tài)的設(shè)定裝置。還具有在用上述設(shè)定裝置進行了設(shè)定之后，根據(jù)上述輸出端子的電位狀態(tài)，使上述輸出預(yù)置晶體管的預(yù)置控制端子和上述輸出端子短路的短路裝置。
倘采用本發(fā)明，則有下述作用效果。
(1)當(dāng)用設(shè)定裝置使第1、第2晶體管截止并使預(yù)置控制端和輸出端子短路時，輸出端子與預(yù)置控制端子的電位就將一致。即在輸出端子的電位為低電平的情況下，借助于短路裝置的短路，已被連接到電源線一側(cè)的輸出預(yù)置晶體管的預(yù)置控制端子的電位被拉下到0V。接著，輸出預(yù)置晶體管變?yōu)橥▽?dǎo)，從電源線供給電流使輸出端子的電位上升。預(yù)置控制端子的電位也將上升。這時，雖然短路裝置在截止?fàn)顟B(tài)之后短路，但只要解除了短路狀態(tài)，來自電源線的電源供給就將停止。
這樣一來，在輸出端子的電位處于低電平時，就可以使輸出端子上升，設(shè)定于規(guī)定電位。
反過來，在輸出端子的電位處于高電平的時候，只要使已連到接地線上的輸出預(yù)置晶體管的預(yù)置端子與輸出端子短路，就可以使輸出端子的電位降低到規(guī)定電位。
因此，可以使輸出驅(qū)動裝置的第1、第2晶體管截止以進行預(yù)置，可在防止輸出驅(qū)動裝置內(nèi)的貫通電流的發(fā)生，防止因噪聲等引起的其他電路的誤動作的同時實現(xiàn)高速存取時間。
加之，由于雙方的預(yù)置晶體管相應(yīng)于輸出端子的電位上升、電位下降交互使用，故在輸出預(yù)置晶體管之間也不會有貫通電流流動，還可降低功耗、減小噪聲并防止周邊電路的誤動作。
(2)由于如果把輸出預(yù)置晶體管的輸出端子比如說漏極電極與預(yù)置控制端子比如說柵極電極短路，則在閾值電壓近旁電流將變成極端地小，故不論被連到輸出端子上的負(fù)載的大小，時間常數(shù)都會變大。因此，可以在輸出電位到達電源電位或者接地電位之前檢測電位，不會使輸出振蕩。
因此，不論負(fù)載電容大小都可進行預(yù)置、都可實現(xiàn)高速存取時間。
(3)通過采用與輸出驅(qū)動裝置的第1、第2晶體管不同的專用的輸出預(yù)置晶體管的辦法，從用輸出電流的電流峰值和電流變化量決定的輸出噪聲和存取時間的觀點出發(fā)，可以把輸出預(yù)置晶體管，第1、第2晶體管的電流驅(qū)動能力設(shè)定為最佳。
另外，在本發(fā)明中，上述短路裝置具有被連接在上述輸出端子與上述輸出預(yù)置晶體管的上述預(yù)置控制端子之間的開關(guān)裝置。還具有檢測上述輸出端子的電位，并根據(jù)該已檢測出來的輸出電位控制上述開關(guān)裝置的輸出電位檢測裝置。這樣一來，在輸出上述數(shù)據(jù)之前，采用根據(jù)上述輸出端子的電位使上述開關(guān)裝置導(dǎo)通，使上述輸出預(yù)置晶體管動作的辦法，就可以把上述輸出端子設(shè)定于規(guī)定電位。
倘采用本發(fā)明，則通過采用由開關(guān)裝置和輸出電位檢測裝置構(gòu)成短路裝置的辦法，就可相應(yīng)于輸出端子的高電平、低電平狀態(tài)分開使用至少一個輸出預(yù)置晶體管的雙方，自由自在地控制輸出端子的上升、下降。這樣一來，貫通電流就不會在輸出預(yù)置晶體管中流動。
另外，如果用開關(guān)裝置使輸出預(yù)置晶體管的輸出端子比如說漏極電極，和預(yù)置控制端子比如說柵極電極短路，則在閾值電壓近旁電流將變小。于是，中間電位下的時間常將變大而和輸出端子的負(fù)載電容的大小無關(guān)。因此，在對輸出端子的電位進行檢測時，不會變得比電位檢測裝置的動作速度快，在輸出電位到達電源電位或接地電位之前可以檢測電位，輸出不會振蕩。
因此，可以與負(fù)載電容的大小無關(guān)地進行預(yù)置，可以實現(xiàn)高速存取時間。
此外，在本發(fā)明中，上述輸出預(yù)置晶體管具有被連到上述輸出端子和上述電源線上且具有第3控制端子的第1預(yù)置晶體管。還具有被連到上述輸出端子和上述接地線上且具有第4控制端子的第2預(yù)置晶體管。其中，第2預(yù)置晶體管是導(dǎo)電類型與上述第1預(yù)置晶體管相反的晶體管。上述開關(guān)裝置具有被連接在上述第1預(yù)置晶體管的上述第3控制端子與上述輸出端子之間的第1開關(guān)裝置。還具有被連接在上述第2預(yù)置晶體管的上述第4控制端子與上述輸出端子之間的第2開關(guān)裝置。
倘采用本發(fā)明，則可以用第1開關(guān)裝置使第1預(yù)置晶體管的第3控制端子與輸出端子短路。這樣一來，在輸出端子處于低電平時，可使已連接到第1預(yù)置晶體管上的電源線的電流供往輸出，設(shè)定于規(guī)定電位。
另一方面，可以用第2開關(guān)裝置使第2預(yù)置晶體管的第4控制端子與輸出端子短路。這樣一來，在輸出端子處于高電平時可使電流從輸出端子向著第2預(yù)置晶體管流出，設(shè)定于規(guī)定電位。
這樣一來，采用在電源線一側(cè)和接地線一側(cè)雙方都使用輸出預(yù)置晶體管的辦法，就可以進行輸出從低電平向高電平變化時的預(yù)置和輸出從高平向低電平變化時的預(yù)置這雙重的預(yù)置，進而可實現(xiàn)高速存取時間，對低電壓驅(qū)動的裝置是有效的。
另外，在本發(fā)明中，具有根據(jù)第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)的輸出驅(qū)動裝置。其中，輸出驅(qū)動裝置具有連到電源線和輸出端子上并有輸入第1控制信號的第1控制端子的第1晶體管。此外，輸出驅(qū)動裝置還具有連到接地線和上述輸出端子上并有輸入第2控制信號的第2控制端子的第2晶體管。另外，輸出電路具有在輸出上述數(shù)據(jù)之前控制上述第1、第2控制信號把上述第1、第2的各個晶體管設(shè)定于截止?fàn)顟B(tài)的設(shè)定裝置。還具有在用上述設(shè)定裝置進行設(shè)定之后，根據(jù)上述輸出端子的電位狀態(tài)，使上述第1、第2控制端子的不論哪一方與上述輸出端子短路的短路裝置。
采用本發(fā)明，具有下述作用效果。
(1)當(dāng)用設(shè)定裝置使第1、第2晶體管截止，使第1、第2控制端子的任意一方與輸出端子短路后，輸出端子與第1、第2控制端子中的任意一方的電位一致。即，在輸出端子的電位處于低電平的情況下，把第1控制端子的電位拉下至0V，第1晶體管導(dǎo)通，輸出端子的電位上升，第1控制端子的電流也上升。這時，短路裝置在截止?fàn)顟B(tài)之后短路，但只要解除了短路狀態(tài)，來自電源線的電源供給就將停止。這樣一來，在輸出端子的電位處于低電位時，就可以使輸出端子上升設(shè)定于規(guī)定電位。
反過來，在輸出端子的電位處于高電平的情況下，倘使已連至接地線上的第2晶體管的第2控制端子與輸出端子短路。就可以使輸出端子的電位降低至規(guī)定電位。
因此，根據(jù)輸出端子的電位上升、電位下降交互地使用第1和第2的各晶體管。為此，可以進行預(yù)置而在第1、第2晶體管之間不會有貫通電流流動?？稍诜郎显谳敵鲵?qū)動裝置內(nèi)的貫通電流的產(chǎn)生、防止由噪聲等引起的其他電路的誤動作的同時實現(xiàn)高速存取時間。
(2)此外，倘使一方的晶體管的輸出端子比如說漏極電極與控制端子比如說柵極電極短路，由于在閾值電壓近旁電流將變得極端之小，故時間常數(shù)將變大，和被連到輸出端子上的比如說電子電路基板之類的裝置的電容的大小無關(guān)。因此，可以在輸出電位達到電源電位或者接地電位之前檢測電位，使輸出不會產(chǎn)生振蕩。
因此，可以和負(fù)載電容的大小無關(guān)地進行預(yù)置、可實現(xiàn)高速存取時間。
(3)采用由已有的輸出驅(qū)動裝置的晶體管進行輸出的預(yù)置動作的辦法，則不需配置專用的晶體管，從而可以實現(xiàn)小型化的裝置。
此外，在本發(fā)明中，上述短路裝置具有連接于上述第1、第2控制端子中的至少一方和上述輸出端子之間的第1開關(guān)裝置。此外，還具有檢測上述輸出端子的電位，并根據(jù)該已檢測出來的輸出電位控制上述第1開關(guān)裝置的輸出電位檢測裝置。這樣一來，就可采用在上述數(shù)據(jù)輸出之前把上述第1開關(guān)裝置控制為導(dǎo)通，使上述第1、第2晶體管中的至少一方動作的辦法，把上述輸出端子設(shè)定于電源電位與接地電位之間的規(guī)定電位。
采用本發(fā)明具有下述作用效果。
采用由開關(guān)裝置和輸出電位檢測裝置構(gòu)成短路裝置的辦法，可以根據(jù)輸出端子的高電平，低電平狀態(tài)分開使用至少一個預(yù)置晶體管的雙方，自由自在地控制輸出端子的上升、下降。
還要加上一點通過采用由輸出控制裝置控制第1、第2晶體管的導(dǎo)通/截止，就可以在比如說輸出端子處于低電平的情況下，使輸出端子的電位上升到規(guī)定的電位，使第1晶體管截止。在這里，倘停止電流供給，再使開關(guān)裝置變成截止?fàn)顟B(tài)以使第1晶體管導(dǎo)通，則可以容易地實現(xiàn)從上述固定電位上升到電源電位。
反過來，在比如說輸出端子處于高電平的情況下，則可以使輸出端子的電位降低至規(guī)定的電位，使第2晶體管截止。若在這里停止電流流出，再使開關(guān)裝置變成截止?fàn)顟B(tài)以使第2晶體管導(dǎo)通，則可以容易地實現(xiàn)從上述規(guī)定電位降低至接地電位。這樣一來，通過同時進行開關(guān)裝置等的控制就可以實現(xiàn)優(yōu)選的裝置。
此外，在本發(fā)明中，上述設(shè)定裝置具有采用使上述第1、第2控制信號輸入至上述第1、第2晶體管的上述第1、第2控制端子的辦法，控制上述第1、第2晶體管的輸出控制裝置。還具有被連接在上述輸出控制裝置與上述第1、第2控制端子中的至少一方之間，并用上述輸出電位檢測裝置進行控制的第2開關(guān)裝置。這樣一來，在上述數(shù)據(jù)輸出之前，采用在把已連接到上述第1、第2控制端子上去的任意一方的上述第2開關(guān)裝置控制為非導(dǎo)通，禁止了上述數(shù)據(jù)輸入的狀態(tài)下，使上述第1、第2晶體管的一方動作的辦法，就可把上述輸出端子設(shè)定于電源線電位與地線電位之間的上述規(guī)定電位。
采用本發(fā)明，具有下述作用效果。
(1)可以和第1、第2控制信號無關(guān)地維持短路狀態(tài)。即，當(dāng)借助于第1開關(guān)裝置的導(dǎo)通使之短路時，由于已連到第1、第2控制端子上的任意一方的第2控制裝置為非導(dǎo)通，所以是不向輸出裝置供給第1或第2控制信號的狀態(tài)。為此，可以獨立地維持第1或第2晶體管的導(dǎo)通狀態(tài)，不受輸出裝置控制。這樣一來，在此期間介以第1晶體管由電源線向輸出端子供給電源，就可使電位上升以設(shè)定于規(guī)定電位。另外，還可以使電流從輸出端子向已連到接地線上的第2晶體管一側(cè)流出，使電位下降以設(shè)定于規(guī)定電位。在預(yù)置結(jié)束的時候，第1開關(guān)裝置將變成非導(dǎo)通、第2開關(guān)裝置將變成導(dǎo)通，變成為返回到供給第1、第2控制信號的通常的狀態(tài)。
(2)還有，在預(yù)置時，由于第2開關(guān)裝置為非導(dǎo)通，故不會從輸出端子介以第1開關(guān)裝置向內(nèi)部電路中流入電路，因而可降低噪聲。
此外，在本發(fā)明中，上述第2開關(guān)裝置具有根據(jù)上述電位檢測裝置的控制，把上述輸出控制裝置與上述第1、第2控制端子中的至少一方控制為導(dǎo)通、非導(dǎo)通的傳送門電路。
倘采用本發(fā)明，借助于用傳送門電路構(gòu)成第2開關(guān)裝置，可以簡化電路構(gòu)成。
在本發(fā)明中，上述第2開關(guān)裝置由第1導(dǎo)電型的晶體管和第2導(dǎo)電型的晶體管構(gòu)成。此外，上述輸出控制裝置具有被連在電源線和上述第1導(dǎo)電型的晶體管上的第3晶體管和被連到接地線和上述第2導(dǎo)電型的晶體管上的第4晶體管。
倘采用本發(fā)明，采用由晶體管構(gòu)成第2開關(guān)裝置和輸出控制裝置的一部分的辦法，可以使電路構(gòu)成進一步地簡化。
在本發(fā)明中，上述第1開關(guān)裝置具有被連接在上述輸出端子與上述第1晶體管的上述第1控制端子之間的第1開關(guān)。還有被連接在上述輸出端子與上述第2晶體管的上述第2控制端子之間的第2開關(guān)。上述第2開關(guān)裝置具有被連接在上述第1晶體管的上述第1控制端子與上述輸出控制裝置之間的第3開關(guān)。還具有被連在上述第2晶體管的上述第2控制端子與上述輸出控制裝置之間的第4開關(guān)。這樣一來，就可在上述數(shù)據(jù)輸出之前，借助于上述輸出電位控制裝置，用使上述第1、第2開關(guān)裝置任意一方導(dǎo)通，使上述第1、第2晶體管中的任意一方動作的辦法，把上述輸出端子設(shè)定于電源電位與接地電位間的規(guī)定電位。
倘采用本發(fā)明，則不僅上升下降的任何一方、上升下降雙方的電位設(shè)定，僅僅用本發(fā)明裝置是可能的。因此，可以進行輸出從低電平向高電平變化時的預(yù)置和輸出從高電平向低電平變化時的預(yù)置這雙重的預(yù)置，進而可實現(xiàn)高速存儲時間，對低電壓驅(qū)動的裝置是有效的。
在本發(fā)明中，上述第1晶體管和上述第2開關(guān)二者中的每一個都由第1導(dǎo)電型的晶體管形成。而上述第2晶體管和上述第1開關(guān)，二者中的每一個都由第2導(dǎo)電型的晶體管形成。上述第3開關(guān)和上述第4開關(guān)這二者中的每一個，由上述第1導(dǎo)電型的晶體管和上述第2導(dǎo)電型的晶體管形成。
倘采用本發(fā)明，由于輸出驅(qū)動裝置的第1、第2晶體管和將輸出端子短路的各個開關(guān)由晶體管形成，故可以減少信號布線、簡化電路規(guī)模和版圖面積，可實現(xiàn)裝置的小型化。
在本發(fā)明中，上述第1晶體管、上述第2開關(guān)和上述第3開關(guān)三者中的每一個都由第1導(dǎo)電型的晶體管形成。上述第2晶體管、上述第1開關(guān)和上述第4開關(guān)三者中的每一個都由第2導(dǎo)電型的晶體管形成。
倘采用本發(fā)明，則可各自用單一的晶體管構(gòu)成所有的開關(guān)、可進一步縮小電路規(guī)模和版圖面積，可以實現(xiàn)更小型的裝置。特別是在8位、16位和32位等輸出端子多的比如說半導(dǎo)體裝置等等中，可以實現(xiàn)芯片尺寸的縮小。
在本發(fā)明中，在設(shè)定為電源線電位與接地線電位之間的中間電位之后輸出數(shù)據(jù)的輸出電路中，有輸出上述數(shù)據(jù)的輸出端子。還具有被連到上述輸出端子上，使該輸出端子的電壓下降以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置。上述電位設(shè)定裝置具有下述那樣的電流一電壓特性輸入隨著時間增加而下降的電壓，隨著上述電壓的下降使電流下降，伴隨著上述電壓下降的上述電流下降的下降速率與初期相比后期變小，而且，輸入電壓在上述電位設(shè)定裝置的閾值電壓近旁的時候，在上述電位設(shè)定裝置中流動的電流小。
倘采用本發(fā)明，在使輸出端子的電位下降的情況且輸出端子的電位處于高電平的情況下，首先用電位設(shè)定裝置使輸出端子的電位下降至中間電位。這時，在電位設(shè)定裝置的閾值近旁，電流可以減小。因此，即便是在被連到輸出端子上的電路等的電容小的情況下，也可以把時間常數(shù)加大，可使在中間電位下的放電速率變得比對輸出端子的電位進行檢測的裝置的動作速度慢。因此，可以在輸出端子因過放電而下降過量之前檢測輸出端子的電位狀態(tài)，可以防止周邊裝置的誤動作等等。
在本發(fā)明中，在設(shè)定于電源線電位與接地電位之間的中間電位之后輸出數(shù)據(jù)的輸出電路中，具有輸出上述數(shù)據(jù)的輸出端子。還具有被連接到上述輸出端子上，使上述輸出端子的電壓上升以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置。上述電位設(shè)定裝置具有下述電流一電壓特性輸入隨著時間的增加而上升的電壓，隨著上述電壓的上升使電流下降，伴隨著上述電壓上升的上述電流下降的下降速率，后期與初期相比變小，而且，在輸入電壓處于上述電位設(shè)定裝置的閾值電壓的近旁時，在上述電位設(shè)定裝置中流的電流少。
倘采用本發(fā)明，則在輸出端子的電位上升且輸出端子的電位為低電平時，首先，用電位設(shè)定裝置使輸出端子的電位上升至中間電位。這時，在電位設(shè)定裝置的閾值近旁，可使電流減少。因此，即使在被連到輸出端子上的電路等的電容小的情況下，由于也可以使時間常數(shù)加大，故可以使在中間電位下的充電速度比檢測輸出端子的電位的裝置的動作速度慢。于是，可以在輸出端子上升過頭之前，檢測輸出端子的電位狀態(tài)，可以防止周邊裝置的誤動作。因而，可以確實地執(zhí)行預(yù)置電位設(shè)定。
在本發(fā)明中，上述電位設(shè)定裝置具有根據(jù)上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)的輸出驅(qū)動裝置。其中，輸出驅(qū)動裝置具有被連到電源線和輸出端子上且具有輸入第1控制信號的第1控制端子的第1晶體管。輸出驅(qū)動裝置還具有被連到接地線和上述輸出端子上且具有輸入第2控制信號的第2控制端子的第2晶體管。電位設(shè)定裝置具有采用把上述第1、第2控制信號輸入到上述第1、第2晶體管的上述第1、第2控制端子上去的辦法，控制上述第1、第2晶體管的輸出控制裝置。還具有被連接在上述第1、第2控制端子中的任意一方與上述輸出端子之間的開關(guān)裝置。還具有檢測上述輸出端子的電位，并根據(jù)該已檢測到的電位控制上述開關(guān)裝置的輸出電位檢測裝置。
倘采用本發(fā)明，則在已設(shè)置了輸出電位檢測裝置的情況下，即便是輸出端子為小負(fù)載電容，也可正確判斷輸出端子的電位狀態(tài)，可以防止輸出電位檢測裝置的誤動作。
可使輸出驅(qū)動裝置的第1、第2晶體管中的任一個，與使輸出電位上升或下降時的任一個上述電位設(shè)定裝置的電壓一電流特性相對應(yīng)，使實現(xiàn)電位設(shè)定裝置成為可能。
此外，已應(yīng)用了輸出電位檢測裝置的輸出端子的電位設(shè)定，可用輸出控制裝置的控制使輸出驅(qū)動裝置的第1、第2晶體管截止，用輸出電位檢測裝置控制開關(guān)裝置的辦法進行。這時的電位的上升下降，可以借助于任一開關(guān)裝置的開關(guān)動作使第1、第2的任一晶體管動作的辦法進行控制。
在本發(fā)明中，上述電位設(shè)定裝置具有被連到上述電源線和上述接地線中至少一個及上述輸出端子上且把上述輸出端子設(shè)定于電源線電位和接地線電位之間的規(guī)定電位的至少一個輸出預(yù)置晶體管。
倘采用本發(fā)明，則可把電位設(shè)定裝置的電壓一電流特性用作為輸出預(yù)置晶體管的各晶體管的特性。
在本發(fā)明中，設(shè)定于電源線電位與接地線電位之間的規(guī)定的中間電位的預(yù)置勸作，可根據(jù)檢測地址信號的轉(zhuǎn)變變化而產(chǎn)生的脈沖信號進到控制。
這樣一來，在比如說非同步型的半導(dǎo)體存儲裝置等等中也可以使用本發(fā)明的輸出電路。
此外，本發(fā)明的電子機器由應(yīng)用了上述輸出電路的電子機器構(gòu)成。
倘采用本發(fā)明，可以實現(xiàn)低功耗的電子機器，而且可以確實地降低噪聲以防止電子機器內(nèi)的其他裝置的誤動作。
下面說明附圖第1圖的方框圖示出了本發(fā)明的半導(dǎo)體裝置的整體構(gòu)成。
第2圖的電路圖示出了本發(fā)明的實施例1的輸出電路。
第3A圖的動作波形圖示出的，是在第2圖的輸出電路中輸出電容為大負(fù)載電容的情況，第3B圖的動作波形圖示出的，是在第2圖的輸出電路中，輸出電容的小負(fù)載電容的情況。
第4A圖的電路圖示出了在本發(fā)明的輸出電路中，已使P溝晶體管的柵極電極和漏極電極短路的情況。
第4B圖的特性圖示出在第4A圖的電路圖中電流I與輸出端子Dout的電位V之間的關(guān)系。
第4C圖的電路圖示出了在本發(fā)明的輸出電路中，已使N溝晶體管的柵極電極與漏極電極短路的情況。
第4D圖的電路圖示出了現(xiàn)有的輸出電路的N溝晶體管的部分。
第4E圖是把第4C圖的電路圖中的電流I與輸出端Dout的電位V之間的關(guān)系和第4D圖的電路圖中的電流I2與輸出端子Dout的電位V之間的關(guān)系進行比較的特性圖。
第5A圖示出的無預(yù)置的輸出電路的數(shù)據(jù)存取時間下與電源電壓V之間的關(guān)系。
第5B圖示出的是現(xiàn)有的輸出電路的數(shù)據(jù)存取時間T與電源電壓V之間的關(guān)系。
第5C圖示出的是本發(fā)明的輸出電路的數(shù)據(jù)存取時間T與電源電壓V之間的關(guān)系。
第6圖的電路圖示出了本發(fā)明的實施例2的輸出電路。
第7A圖的動作波形圖示出的是第6圖的輸出電路中輸出電容為大負(fù)載電容的情況，第7B圖的動作波形圖示出的是第6圖的輸出電路中輸出電容為小負(fù)載電容的情況。
第8圖的電路圖示出了本發(fā)明的實施例3的輸出電路。
第9A圖示出的是在第8圖的輸出電路中輸出電容為大負(fù)載電容時的動作波形圖，第9B圖示出的是在第8圖的輸中電路中輸出電容為小負(fù)載電容時的動作波形圖。
第10圖是本發(fā)明的實施例4的輸出電路的電路圖。
第11A圖示出的是在第10圖的輸出電路中輸出電容為大負(fù)載電容時的動作波形圖，第11B圖示出的是在第10圖的輸出電路中，輸出電容的小負(fù)載電容時的動作波形圖。
第12圖是本發(fā)明的實施例5的輸出電路的電路圖。
第13A圖示出的是在第12圖的輸出電路中，輸出電容為大負(fù)載電容時的動作波形圖，第13B圖示出的是在第12圖的輸出電路中，輸出電容為小負(fù)載電容時的動作波形圖。
第14圖是本發(fā)明的實施例6的輸出電路的概略電路圖。
第15圖的電路圖示出了第14圖的輸出電路的細(xì)節(jié)。
第16A圖示出的是在第15圖的輸出電路中，輸出電容為大負(fù)載電容時的動作波形圖，第16B示出的是在第15圖的輸出電路中，輸出電容為小負(fù)載電容時的動作波形圖。
第17圖是本發(fā)明的實施例7的輸出電路的電路圖。
第18圖是本發(fā)明的實施例8的輸出電路的電路圖。
第19圖是本發(fā)明的實施例9的輸出電路的電路圖。
第20A圖示出的是在第19圖的輸出電路中，輸出電容為大負(fù)載電容時的動作波形圖，第20B圖示出的是在第19圖的輸出電路中，輸出電容為小負(fù)載電容時的動作波形圖。
第21圖是本發(fā)明的實施例10的輸出電路的電路圖。
圖22A圖示出的是在第21圖的輸出電路中，輸出電容為大負(fù)載電容時的動作波形圖，第22B圖示出的是在第21圖的輸出電路中，輸出電容為小負(fù)載電容時的動作波形圖。
圖第23A圖是現(xiàn)有技術(shù)1的半導(dǎo)體裝置的輸出電路的電路圖，第23B圖是第23A圖的輸出電路中，在預(yù)置時動作的晶體管的電路圖。
第24A圖示出的是在第23A圖的輸出電路中輸出電容為小負(fù)載電容時的動作波形圖，第24B圖示出的是在第23A圖的輸出電路中輸出電容為大負(fù)載電容時的動作波形圖。
第25圖是現(xiàn)有技術(shù)2的半導(dǎo)體裝置的輸出電路的電路圖。
第26A圖示出的是在第25圖的輸出電路中，輸出電容為大負(fù)載電容時的動作波形圖，第26B圖示出的是在第25圖的輸出電路中，輸出電容為小負(fù)載電容時的動作波形圖。
第27圖的動作波形圖示出的是第21圖的輸出電路的地址轉(zhuǎn)變檢測電路的動作。
以下，參看圖面對本發(fā)明的優(yōu)選的一個實施例具體地進行說明。
實施例1首先，在說明作為本發(fā)明的特征性的構(gòu)成的輸出電路之前，用第1圖，對作為已應(yīng)用了輸出電路的電子機器的一個例子的半導(dǎo)體存儲裝置的整體構(gòu)成進行說明。
半導(dǎo)體存儲裝置比如說RAM，如

圖1所示，具有被排列成行列狀，含有沒有畫出來的位線和字線的存儲單元陣列1。
接著，采用把由控制裝置比如說CPU輸出的地址信號Ai輸入至地址輸入部分3的辦法，介以WL(字線)譯碼器2和列選通門4對字線和位線選擇性地存取，以指定特定的存儲單元位置。
其中，在讀出的情況下，把來自存儲單元的信號介以列選通門4由讀出放大器5進行放大，再由輸出電路10輸出至I/O。這時，要先用控制部分6把讀出放大器5和輸出電路10設(shè)置成可以動作。
另一方面，在寫入的時候，把來自I/O的信號用寫入控制部分7進行數(shù)據(jù)處理并送到數(shù)據(jù)總線(DB)上的同時，介以WL譯碼器2和列選通門4選擇存儲單元陣列1內(nèi)的字線和位線，以向存儲單元內(nèi)寫入數(shù)據(jù)。這時，要先用控制部分6停止讀出放大器5和輸出電路10。
另外，在半導(dǎo)體存儲裝置比如說ROM的情況下，采用去掉上述寫入所需要的構(gòu)成的辦法來構(gòu)成。
在此，用第2圖對作為本發(fā)明特征性的構(gòu)成的輸出電路進行說明。
本發(fā)明的輸出電路是一種在輸出數(shù)據(jù)D和XD之前，先把輸出端子Dout設(shè)定于電源線電位與接地線電位之間的規(guī)定電位的電路。另外，輸出電路包括有輸出驅(qū)動裝置30、輸出預(yù)置晶體管40、短路裝置50和設(shè)定裝置22A。
輸出驅(qū)動裝置30包括有作為連接到電源線和輸出端子Dout上的第1晶體管的P溝晶體管31和，作為連接到接地線和輸出端子Dout上的第2晶體管的N溝晶體管32。這樣一來，根據(jù)輸入到各晶體管31、32的第1、第2控制端子比如柵極電極DP、柵極電極DN上的第1、第2控制信號，從輸出端子Dout輸出數(shù)據(jù)D和XD。
輸出預(yù)置晶體管40被連接到電源線和接地線中的至少一個和輸出端子Dout上，具有把輸出端子Dout設(shè)定于電源線電位與接地線電位之間的規(guī)定電位的功能。輸出預(yù)置晶體管40還具有作為被連到輸出端子Dout和電源線上的第1預(yù)置晶體管的P溝晶體管41。還具有被連到輸出端子Dout和接地線上，作為與第1預(yù)置晶體管相反的導(dǎo)電型的第2預(yù)置晶體管的N溝晶體管42。
短路裝置50A具有在用后邊要講的脈沖產(chǎn)生期間中的設(shè)定裝置22A進行設(shè)定(使各晶體管31和32變成截止?fàn)顟B(tài))之后，根據(jù)輸出端子Dout的電位狀態(tài)，使輸出預(yù)置晶體管40的至少一方的控制端子(比如說柵極電極GP、柵極電極GN)與輸出端子Dout短路的功能。另外，短路裝置50A包括有開關(guān)裝置60和輸出電位檢測裝置70。
開關(guān)裝置60被連接在輸出端子Dout與輸出預(yù)置晶體管40的柵極電極之間。此外，開關(guān)裝置60具有被連接在作為P溝晶體管41的第3控制端子的柵極電極GP與輸出端子Dout之間的第1開關(guān)62。還具有被連接在作為N溝晶體管42的第4控制端子的柵極電極GN與輸出端子Dout之間的第2開關(guān)64。
第1開關(guān)62用由P溝晶體管62a和N溝晶體管62b構(gòu)成的傳送門形成。第2開關(guān)64用由P溝晶體管64a和N溝晶體管64b構(gòu)成的傳送門形成。
輸出電位檢測裝置70具有對輸出端子的電位進行檢測并根據(jù)該被檢測到的輸出電位控制開關(guān)裝置60的功能。另外，輸出電位檢測裝置70具有用輸出端子Dout的電位控制第1開關(guān)62的NOR門電路71和反相器72。還具有用輸出端子Dout的電位控制第2開關(guān)64的NAND門電路73和反相器74。
其中NOR門電路71和NAND門電路73用預(yù)置控制信號PSET控制。在預(yù)置控制信號PSET為L的時候，第1、第2開關(guān)62、64將變成非導(dǎo)通，在預(yù)置控制信號PSET為H的時候，則根據(jù)輸出端子Dout的電位電平，使第1、第2開關(guān)裝置62和64中的某一個導(dǎo)通。
設(shè)定裝置22A具有在作為來自讀出放大器的輸出的數(shù)據(jù)D和XD輸出之前，且在作為比如說檢測到地址信號Ai的變化而產(chǎn)生的脈沖的預(yù)置控制信號PSET的脈沖產(chǎn)生期間中(比如說在第3A圖中為高電平期間)控制將被輸入到各晶體管31、32的柵極電極DP、DN上去的各控制信號(例如第3A圖中用DP、DN所表示的信號)以把各晶體管31、32設(shè)定為截止?fàn)顟B(tài)的功能。該設(shè)定裝置22A包括輸出控制裝置80。
輸出控制裝置80具有采用把控制信號輸入到各晶體管31、32的柵極電極DP、DN上的辦法對輸出驅(qū)動裝置30的各晶體管31、32進行控制的功能。另外，輸出控制裝置80具有根據(jù)內(nèi)部數(shù)據(jù)D和輸出控制信號OE控制N溝晶體管32的NAND門電路82和反相器83。還具有根據(jù)內(nèi)部數(shù)據(jù)XD和輸出控制信號OE控制P溝晶體管31的NAND門電路81。
其次，用第2圖、第3A圖和第3B圖對具有上述構(gòu)成的輸出電路的動作進行說明。第3圖是示出圖2電路的動作波形的時序圖，同時還一并示出了輸出驅(qū)動裝置的電流波形Iop和Ion及輸出預(yù)置晶體管的電流波形Ipsp和Ppsn。特別是第3A圖示出的是輸出電容CL為100pF以上的大負(fù)載電容的情況，第3B圖示出的是CL為幾個pF左右的小負(fù)載電容的情況。
(i)CL＝大負(fù)載電容
A.輸出端子Dout從低電平(以下稱之為L)→高電平(以下稱之為H)的情況。
在第3A圖中，說明已連接上約100pF的輸出電容的輸出端子隨著地址輸入Ai的變化從L變?yōu)镠時的動作。
由于已對地址輸入Ai的變化作出了響應(yīng)的圖中未畫出的內(nèi)部數(shù)據(jù)的變化，柵極電極DN的柵極信號將下降，N溝晶體管32變?yōu)榻刂?。P溝晶體管31也已變成截止(步驟(以下稱之為S)A1)。
同時，當(dāng)比如說相應(yīng)于地址輸入Ai的變化而產(chǎn)生的預(yù)置控制信號PSET變?yōu)镠時，則輸出電位檢測裝置70被激活、進行輸出端子Dout的電位電平的判定。
這時，由于輸出端子Dout是L，故NOR門電路71的輸出V1變成H，第1開關(guān)62變成導(dǎo)通，第2開關(guān)64變成非導(dǎo)通(S-A2)。
接著，將P溝晶體管41的柵極電極GP和作為漏極電極的輸出端子Dout短路，變成同一電位。由于輸出端子Dout(100pF)這一方比柵極電極GP(一般為幾個pF)電容大，故因此柵極電極GP被拉下至大約0V。
因此，P溝晶體管41將變成導(dǎo)通(ON)，借助于電流Ipsp，輸出端子Dout開始上升。
這樣一來，因為輸出端子Dout與柵極電極GP是同一電位，故GP的電位也和輸出端子Dout一起上升(S-A3)。
在這里，若用開關(guān)裝置62使P溝晶體管41的柵極電極GP與漏極電極短路(參看第4A圖)，則P溝晶體管41的特性將變成第4B圖那樣。即，P溝晶體管的特性，若輸出端子Dout為0V則為ON，一旦變成ON，由于輸出端子Dout的電位上升的同時，P溝晶體管41的柵極和源極之間的電壓將下降，故電流驅(qū)動能力(以下簡稱之為能力)將下降。另外，在閾值近旁是電流低的狀態(tài)。因此，電流Ipsp的量減少，輸出端子Dout的上升速率降低(S-A4)。
不久，在輸出端子Dout的電位變得超過了輸出電位檢測裝置70的NOR門電路71的邏輯電平時，或者，預(yù)置控制信號PSET變成為L時，NOR門電路71的輸出V1將變成為L。
這樣一來，第1開關(guān)62將變成非導(dǎo)通，柵極電位GP借助于晶體管91將變成電源電位，P溝晶體管41變?yōu)榻刂?，預(yù)置動作停止(S-A5)。
在這里，采用預(yù)先把NAND門電路73的邏輯電平設(shè)定為比NOR門電路71的邏輯電平還高的辦法，使第2開關(guān)64不導(dǎo)通則N溝晶體管42也不導(dǎo)通。
這樣一來，輸出端子Dout將被設(shè)定于中間電位。之后，根據(jù)新的地址，沒畫出來的內(nèi)部數(shù)據(jù)XD將變成H，使P溝晶體管31導(dǎo)通，輸出端子Dout上升至電源電位(S-A6)。
B.輸出端子Dout H→L的情況。
在輸出端子Dout由H變?yōu)長輸出數(shù)據(jù)的情況下，借助于已對地址輸入Ai的變化作出了應(yīng)答的沒有畫出來的內(nèi)部數(shù)據(jù)XD的變化，柵極電極DP的柵極信號上升，P溝晶體管31將成截止。N溝晶體管32也已變成截止(S-B1)。
同時，當(dāng)比如說響應(yīng)于地址輸入Ai的變化而產(chǎn)生的預(yù)置控制信號PSET變?yōu)镠時，則輸出電位檢測裝置70被激活、進行輸出端子Dout的電位電平的判定。
在這里，由于輸出端子Dout為H，故NAND門電路73的輸出V2將變成L，第1開關(guān)62變成為非導(dǎo)通，第2開關(guān)64變成為導(dǎo)通(S-B2)。
這樣一來，N溝晶體管42的柵極電極GN和作為漏極電極的輸出端子Dout被短路變成同一電位。為此，由于輸出端子Dout(100pF)這一方比GN(一般為幾個pF)電容大，故GN被上拉到大體上電源電位。
因此，N溝晶體管42變?yōu)閷?dǎo)通(ON)，并借助于電流Ipsn，使輸出端子Dout開始下降。由于輸出端子Dout與GN為同一電位，故柵極電極GN的電位也將與輸出端子Dout同時下降(S-B3)。
如果在這里用第2開關(guān)64把N溝晶體和42的柵極電極GN和漏極電極短路(參見第4C圖)，則N溝晶體管42的特性將變成第4E圖那樣。即，N溝晶體管的特性，若輸出端子Dout為電源電壓則導(dǎo)通，且一旦導(dǎo)通，則因N溝晶體管41的柵極和源極之間的電源與輸出端子Dout的電位下降，故能力下降。此外，在閾值近旁電流為低的狀態(tài)。因此，電流Ipsn的量減少，輸出端子Dout的下降速率減小(S-B4)。
不久，在輸出端Dout的電位變得低于輸出電位檢測裝置70的NAND門電路73的邏輯電平的情況下，或者在預(yù)置控制信號PSET變?yōu)長的情況下，NAND門電路73的輸出V2將變成H。
這樣一來，第2開關(guān)64將變成非導(dǎo)通，柵極電位GN將借助于晶體管92而變成0V，N溝晶體管42變成截止，停止預(yù)置動作(S-B5)。
在這里，采用預(yù)先把NAND門電路73的邏輯電平設(shè)定得比NOR門電路71的邏輯電平高的辦法，使第1開關(guān)62不導(dǎo)通，因而P溝晶體管41不導(dǎo)通。
這樣一來輸出端子Dout就被設(shè)定為中間電位。之后，根據(jù)新的地址，內(nèi)部數(shù)據(jù)D變?yōu)镠，N溝晶體管32導(dǎo)通使輸出端子Dout下降到0V(S-B6)。
(ii)CL＝小負(fù)載電容A.輸出端子Dout L→H的情況其次，用第2圖和第3B圖對已在輸出端子Dout上連有小負(fù)載電容的輸出端子Dout依據(jù)地址輸入Ai的變化從L變?yōu)镠時的動作進行說明。
與前邊說過的S-A1～S-A2的動作一樣，第1開關(guān)62將變成導(dǎo)通。
在這里，雖然柵極電極GP將變得與輸出端子Dout同一電位。但是，由于輸出端子Dout的端子電容是與柵極電極GP同等程度的電容，故輸出端子Dout將變成由輸出端子Dout與柵極電極GP的電容比決定的中間電位。
此后，與S-A3相同，由于P溝晶體管41導(dǎo)通，故輸出端子Dout將上升。
在這里，在S-A4中，在P溝晶體管41的閾值電壓近旁，P溝晶體管41的能力將下降為極端之低。為此，即便是C為小負(fù)載電容由于電流小，故時間常數(shù)τ＝RC＝(V/I)C也將變大。
因此，在輸出端子Dout處于中間電位的時候，輸出端子Dout的電位上升的速度變得不比輸出電位檢測裝置80的動作速度快，因而可以防止現(xiàn)有技術(shù)的那樣的振蕩。
這樣一來，即便是預(yù)置控制信號PSET為H，如果輸出端子Dout的電位變成為超過NOR門電路71的邏輯電平，則第1開關(guān)62也將變成非導(dǎo)通，柵極電極GP的電位也將變成電源電位，P溝晶體管41在輸出端子Dout處于中間電位的狀態(tài)下將變成截止，停止預(yù)置動作(S-A5)。
之后，沒有畫出來的內(nèi)部數(shù)據(jù)xD將變成H，并借助于P溝晶體管31，使輸出端子Dout變成電源電位(S-A6)。
B.輸出端子Dout H→L的情況另外，在輸出端子Dout由H變?yōu)長輸出數(shù)據(jù)的情況下，和上邊說過的S-B1～S-B2的動作一樣，開關(guān)64將變?yōu)閷?dǎo)通。
雖然在這里柵極電極GN與輸出端子Dout將變成同一電位，但由于輸出端子Dout的端子電容與GN電容是同等程度的電容，故輸出端子Dout將變成由輸出端子和GN的電容比決定的中間電位。
之后，和S-B3一樣，由于N溝42導(dǎo)通，輸出端子Dout下降。
在這里，在S-A4中，在N溝晶體管42的閾值電壓近旁，N溝晶體管42的能力降為極端之低。
即，在現(xiàn)有的裝置中借助于前邊說過的現(xiàn)有2的構(gòu)成，用N溝晶體管使輸出端子的電位下降時，由于用預(yù)置動作中第4D圖所示的那種電路構(gòu)成，故輸出電壓一電流特性，如在第4E圖的虛線所示的I2那樣，即使輸出電壓Dout的電位在0V近旁電流也大。為此，在電容小的時候，時間常數(shù)τ＝RC＝(V/I)C小，輸出端子Dout下降的速度比輸出電位檢測裝置的檢測速度快，存在著進行誤判斷而產(chǎn)生振蕩的問題。
對此，在本例中，如第4C圖所示，由于柵極電極與漏極電極已短路，故N溝晶體管變成為第4E圖的I那樣的特性，在閾值VCN近旁電流將變小。
因此，在使輸出端子Dout的電位下降的時候，在閾值VHz近旁電流可以極端地小。為此，即便是在被連到輸出端子Dout上的電路等的電容小的時候，也可以增大時間常數(shù)。
這樣一來，在檢測輸出端子Dout時，可以使在中間電位下的放電的速度比輸出電位檢測裝置70的動作速度慢，在輸出端子過放電之前，可以檢測輸出端子的電位狀態(tài)，可防止周邊裝置的誤動作而不產(chǎn)生在輸出上產(chǎn)生的振蕩。
不久，即使預(yù)置控制信號PSET為H，倘輸出端子Dout的電位變得低于NAND門電路73的邏輯電平，則第2開關(guān)64將變成非導(dǎo)通，柵極電位GN將變成0V，N溝晶體管42在輸出端子Dout處于中間電位的狀態(tài)下將變成截止，預(yù)置動作停止(S-B5)。
其后，和S-B6一樣，輸出端子Dout下降至接地線電位。
其次，說明本輸出電路的其他的特征。
其中，本例的輸出電路也具有第5C圖所示的那種特性。第5圖示出的是數(shù)據(jù)確定時間(存取時間)與電源電壓之間的關(guān)系，是電源電壓規(guī)格為3V±10％(2.7～3.3V)的半導(dǎo)體裝置的特性圖。第5A圖是無預(yù)置的情況，第5B圖是現(xiàn)有技術(shù)的情況，第5C圖是本例的情況。
根據(jù)該圖，即便是在電源電壓已變大了的情況下，存取時間也將變快，電源電壓的寬度展寬。因此，提高了把輸出裝置用到各種裝置中去之際的通用性。
此外，在電源電壓大約4.V以下的情況下。不進行存取，則數(shù)據(jù)確定時間(存取時間)與現(xiàn)有類型，無預(yù)置的類型相比也將會變快。為此，可以與負(fù)載電容無關(guān)地降低噪聲的同時，還可以實現(xiàn)高速存取時間，即使從這一點來說也提高了通用性。
如上所述，倘采用本實施例1，則有下述效果。
(1)可以在輸出驅(qū)動裝置的各晶體管截止的狀態(tài)下進行預(yù)置，可以在防止輸出驅(qū)動裝置內(nèi)的貫通電流的發(fā)生，防止因噪聲等引起的其他電路的誤動作的同時實現(xiàn)高速存取時間。另外，還是低消耗電流。
(2)雙方的輸出預(yù)置晶體管由于是根據(jù)輸出端子的電位上升、電位下降交互地使用，故在輸出預(yù)置晶體管間也不會流動貫通電流。此外還可謀求降低功耗和噪聲，防止整個電路的誤動作。
(3)借助于在電源線一側(cè)和接地線一側(cè)這雙方使用輸出預(yù)置晶體管，可以進行輸出從低電平向高電平變化時的預(yù)置和輸出從高電平變化至低電平時的預(yù)置這兩個方向的預(yù)置，還可以實現(xiàn)高速存取時間，對于低電壓驅(qū)動的裝置是有效的。
(4)在輸出高負(fù)載條件下，輸出預(yù)置晶體管以足夠大的驅(qū)動能力把輸出端子設(shè)定于中間電位，而在低負(fù)載條件下則使得在整個預(yù)置期間內(nèi)不產(chǎn)生輸出的振蕩地進行預(yù)置動作。為此，可以實現(xiàn)高速存取、低消耗電流和低噪聲。特別是對于具有8位、16位、32位等等多數(shù)個輸出端子的裝置來說其效果很大，倘大半導(dǎo)體裝置中使用則可對高速化作出貢獻。
(5)采用應(yīng)用與輸出驅(qū)動裝置的第1、第2晶體管不同的專用預(yù)置昌體管的辦法，以輸出電流Ipsn、Ion和Ipsp、Iop的電流峰值，由電流變化量決定的輸出噪聲及存取時間的觀點來看，把第1、第2的各晶體管與輸出預(yù)置晶體管的第一晶體管的電流驅(qū)動能力設(shè)定為最佳是可能的。因而，可以實現(xiàn)高速存取、低噪聲的裝置。
(6)在整個預(yù)置期間內(nèi)，不會從輸出端子介以開關(guān)裝置向內(nèi)部電路中流入電流，故是低噪聲。
(7)倘使輸出預(yù)置晶體管的漏極電極與柵極電極短路，則在閾值電壓近旁電流將變得極端之小。為此，時間常數(shù)將和被連到輸出端子上的負(fù)載電容的大小無關(guān)地變大，在對輸出端子的電位進行檢測的情況下，變得不比輸出電位檢測裝置的動作速度快。因此，在輸出電位達到電源電位或接地電位之前可以檢測電位，輸出不會產(chǎn)生振蕩。因而可以和負(fù)載電容的大小無關(guān)地進行預(yù)置、可以實現(xiàn)高速存取時間。
實施例2其次，依據(jù)第6圖和第7圖對本發(fā)明的實施例2進行說明。對于和上述實施例1實質(zhì)上相同的構(gòu)成不予贄述，僅對不同的部分進行說明。
本實施例2的輸出電路，如第6圖所示，是把其構(gòu)成作成為在上述實施例1中，僅僅在輸出端子Dout從H變?yōu)長時才設(shè)定中間電位的輸出電路。
在這種情況下，輸出預(yù)置晶體管40僅由N溝晶體管42構(gòu)成；輸出電位檢測裝置70僅由NAND門電路73和反相器74構(gòu)成；開關(guān)裝置60僅僅由僅由第2開關(guān)64構(gòu)成。動作波形除由L變化至H的情況之外，和第3圖一樣。
在本例中，用輸出預(yù)置晶體管40和短路裝置50B構(gòu)成電位設(shè)定裝置20A。
該電位設(shè)定裝置20A，如第6圖所示，被連到輸出端子Dout上，并具有使輸出端子Dout的電壓下降以把輸出端子Dout設(shè)定于規(guī)定電壓的功能。此外，電位設(shè)定裝置20A具有下述那樣的電流一電壓特性如第4E圖所示，輸入隨時間的增長而下降的電壓V，且隨著電壓V的下降電流I下降，伴隨著電壓下降的電流下降的下降速率，后期比初期小，且輸入電壓V在電位設(shè)定裝置20A的閾值電壓Vth近旁時，在電位設(shè)定裝置20A中流動的電流少。
因此，電位設(shè)定裝置20A的構(gòu)成并不限于上述第6圖的構(gòu)成，關(guān)鍵是只要用具有示于第4E圖的特性的不管什么一種裝置構(gòu)成就行。
這樣一來，在使輸出端子Dout的電位下降的情況下，輸出端子Dout的電位在閾值近旁時，電流就可以極端之小。
因此，即使被連到輸出端子上的電路等的電容小的情況下，由于也可以增大時間常數(shù)，就可以使在中間電位下的放電的速度比輸出電位檢測裝置的動作速度慢。
因此，可在輸出端子因過放電而下降過量之前對輸電端子的電位狀態(tài)進行檢測，可以防止周邊裝置的誤動作等等。
實施例3其次，依據(jù)第8圖和第9圖對本發(fā)明的實施例3進行說明。
本實施例3的輸出電路的構(gòu)成是在上述實施例1中，僅在輸出端子Dout由L變H時才設(shè)定中間電位。
在這種情況下，輸出預(yù)置晶體管40僅由P溝晶體管41構(gòu)成；輸出電位檢測裝置70僅由NOR門電路71和反相器72構(gòu)成；開關(guān)裝置60僅由第1開關(guān)62構(gòu)成。動作波形除去H→L的情況之外，和第3圖一樣。
在本例中，用輸出預(yù)置晶體管40和短路裝置50C構(gòu)成電位設(shè)定裝置20B。
該電位設(shè)定裝置20B被連接到輸出端子Dout上并具有使輸出端子Dout的電壓上升以把輸出端子Dout設(shè)定于規(guī)定電壓的功能。此外，輸出電位設(shè)定裝置20B具有這樣的電流一電壓特性輸入隨著時間增加而上升的電壓V，隨著電壓V上升電流I下降，電壓上升所伴隨的電流下降的下降速率，后期比初期小，在輸入電壓V處于電位設(shè)定裝置20B的閾值電壓Vth近旁時，在電位設(shè)定裝置20B中流的電流I小。
因此，電位設(shè)定裝置20B的構(gòu)成并不限于上述第8圖的構(gòu)成。關(guān)鍵是，只要是用具有第4B圖所示的特性的不管什么裝置構(gòu)成的就行。
這樣一來，在輸出端子Dout的電位上升的情況下，在輸出端子Dout的電位處于閾值近旁時，電流就可極端之小。
因此，即便是在被連到輸出端子Dout上的電路等的電容小的情況下，時間常數(shù)也可增大，故可以使在中間電位下的充電速度比輸出電位檢測裝置的動作速度慢。
因而可以在輸出端子因過充電而上升過度之前，不產(chǎn)生在輸出上的振蕩、防止周邊裝置的誤動作等等。
實施例4其次，依據(jù)第10圖和第11圖對本發(fā)明的實施4進行說明。
第10圖的裝置被構(gòu)成為包括輸出端子Dout和電位設(shè)定裝置20C。
電位設(shè)定裝置20C被構(gòu)成為包括有短路裝置50D和設(shè)定裝置22B。
短路裝置50D具有作為被連接在輸出驅(qū)動裝置30的第2晶體管32的控制端子?xùn)艠O電極DN與輸出端子Dout之間的第1開關(guān)裝置的開關(guān)64。還具有檢測輸出端子Dout的電位并依據(jù)該已檢測出的電位控制開關(guān)64的輸出電位檢測裝置70。
設(shè)定裝置22B具有輸出電位檢測裝置70。還具有輸出控制裝置80，用于采用把控制信號輸入到作為第1、第2晶體管31、32的第1、第2控制端子的比如說柵極電極DP和柵極電極DN上去的辦法來控制輸出控制裝置30的晶體管31和32，還具有作為被連接在輸出控制裝置80與柵極電極DN之間，并由輸出電位檢測裝置70控制的第2開關(guān)的開關(guān)68。
這樣一來，在本例中，輸出電位檢測裝置70就兼用于短路裝置50D和設(shè)定裝置22B中。于是，在數(shù)據(jù)D和XD輸出之前，就在用輸出電位檢測裝置70把開關(guān)64控制為導(dǎo)通，把開關(guān)68控制為非導(dǎo)通、已禁止數(shù)據(jù)輸入的狀態(tài)下，使晶體管32動作，把輸出端子Dout設(shè)定于中間電位。輸出驅(qū)動裝置30、輸出電位檢測裝置70、輸出控制裝置80等等與第6圖的構(gòu)成一樣。
開關(guān)64被連在輸出端子Dout與N溝晶體管32的柵極電極DN之間，用由P溝晶體管64a、N溝晶體管64b構(gòu)成的傳送門電路構(gòu)成。
開關(guān)68被連接作為輸出驅(qū)動裝置30的第2控制端子的N溝晶體管32的柵極電極DN和輸出控制裝置80之間，并用由P溝晶體管68a、N溝晶體管68b構(gòu)成傳送門電路構(gòu)成。
其中，NAND73可根據(jù)預(yù)置控制信號PSET進行控制。即，在預(yù)置控制信號PSET為L的時候，使開關(guān)68導(dǎo)通，使開關(guān)裝置64非導(dǎo)通；在預(yù)置控制信號PSET為H且輸出端子Dout的電位電平比NAND73的邏輯電平高時，使開關(guān)68非導(dǎo)通，開關(guān)64導(dǎo)通。
其次，用第11圖說明動作。第11圖的時序圖示出的第10圖的電路的動作波形，還同時示出了輸出驅(qū)動裝置30的電流波形Iop和Ion。特別是第11A圖示出了輸出電容CL大于100pF的大負(fù)載電容的情況。圖11B則示出了CL約為幾個pF的小負(fù)載電容的情況下的動作波形。
(i)CL＝大負(fù)載電容A.輸出端子Dout為L→H的情況在第11A圖中，在地址輸入Ai變化之后，在內(nèi)部數(shù)據(jù)D的下降邊N溝晶體管32將變成截止。此外，P溝晶體管31也已變成截止(S-C1)。
其次，在輸出端子Dout已變?yōu)楦咦柚?，在新地址的?nèi)部數(shù)據(jù)XD的上升邊P溝晶體管31導(dǎo)通，使輸出端子Dout從電源電位變到接地電位。
這時，在L→H變化中，不進行預(yù)置動作，使輸出端子Dout以由輸出電容和P溝晶體管31的能力決定的速度上升(S-C2)。
B.輸出端子D0ut為H→L的情況在地址輸入Ai變化后，響應(yīng)內(nèi)部數(shù)據(jù)XD柵極信號DP上升，P溝晶體管31將變成截止。另外，N溝晶體管32也已變成截止(S-D1)。
其次，當(dāng)預(yù)置控制信號PSET變成H后，輸出電位檢測裝置70被激活，對輸出端子Dout的電位電平進行判定。
在這里，由于輸出端子Dout為H，故NAND門電路73的輸出V2將變成L電平，開關(guān)68變成為非導(dǎo)通，開關(guān)64變成導(dǎo)通(S-D2)。
這樣一來，N溝晶體管32的柵極電極DN與作為漏極電極的輸出端子Dout短路變成同一電位，柵極電極DN借助于100pF的輸出端子Dout與數(shù)pF的柵極電極電容的電容比大體上變成為電源電位。
因此，N溝晶體管32變成導(dǎo)通，輸出端子Dout開始下降。由于輸出端子Dout與柵極電極DN是同一電位，故柵極電極DN的電位也與輸出端子Dout一起下降(S-D3)。
在這里，輸出端子Dout的電位下降的同時，因為柵極和源極之間的電壓下降，故N溝晶體管32的能力下降，輸出端子Dout的下降速度將小。還有，在閾值近旁電流是低的狀態(tài)(S-D4)。
不久，在輸出端子Dout的電位變得低于輸出電位檢測裝置70的NAND門電路73的邏輯電平時或者預(yù)置控制信號PSET變?yōu)長的時候，NAND門電路73的輸出V2將成H，開關(guān)64將變成非導(dǎo)通，開關(guān)68變成導(dǎo)通。
因此，柵極電位DN借助于反相器83的N溝晶體管變成接地電位，N溝晶體管32將變成截止，預(yù)置動作停止(S-D5)。
其中，由于在整個預(yù)置期間內(nèi)內(nèi)部數(shù)據(jù)XD已被固定為L，故P溝晶體管31不導(dǎo)通。
之后，按照新的地址內(nèi)部數(shù)據(jù)D將變?yōu)镠，使N溝晶體管32再次導(dǎo)通，輸出端子Dout下降至電源電位(S-D6)。
(ii)CL＝小負(fù)載電容B.輸出端子Dout為H→L的情況在輸出端子Dout為從L→H的情況下。由于和上述相同故免予贄述。
其次，對輸出端子Dout上連有小負(fù)載電容的情況，而且依照地址輸入Ai的變化由H變L情況下的動作進說明。
與上邊說過的S-D1、S-D2一樣，開關(guān)68將變成非導(dǎo)通，開關(guān)64將變成導(dǎo)通，柵極電極DN與輸出端子Dout將變成同一電位。
由于其中輸出端子Dout的端子電容與柵極電極DN電容是同等程度的電容，故輸出端子Dout將變成由輸出端子Dout和柵極電極DN的電容比決定的中間電位。
之后，與S-D3相同，由于使N溝晶體管32導(dǎo)通，故輸出端子Dout將下降。
由于在這里，在S-D4中，隨著輸出端子Dout的電位降下N溝晶體管32的能力降低，故電位變得越低，則輸出端子Dout電位的變化速度下降越大。
特別是輸出端子Dout的電位在N溝晶體管32的閾值電壓近旁的時候，N溝輸出驅(qū)動器32的能力將下降為極端之低。
因此，在輸出端子Dout處于中間電位的時候，輸出端子Dout的下降速度不會變得比輸出電位檢測裝置70的動作速度快。
為此，即使預(yù)置控制信號PSET為H，只要輸出端子Dout電位變成為低于NAND門電路73的邏輯電平，則開關(guān)64將變成非導(dǎo)通，開關(guān)68將變?yōu)閷?dǎo)通，柵極電極DN電位借助于反相器83而變成接地電位，使N溝晶體管32截止，停止預(yù)置動作(S-D5)。
其后，和S-D6一樣，輸出端子Dout下降至接地線電位。
如上所述，倘采用本實施例4，則具有以下的效果。
(1)采用把已有的用于進行數(shù)據(jù)輸出的晶體管兼用于輸出的預(yù)置動作的辦法，可省去配置專用的預(yù)置晶體管，因而可實現(xiàn)小型化的半導(dǎo)體裝置。
(2)由于根據(jù)輸出電位，僅僅使輸出驅(qū)動裝置30之內(nèi)一方的晶體管動作以進行預(yù)置，故預(yù)置時，在輸出驅(qū)動裝置中無貫通電流流動。
(3)僅僅在使輸出下降的N溝晶體管一側(cè)設(shè)置預(yù)置電路對于5V動作的裝置特別有效。即，在5V的TTL規(guī)格中，輸出的判定電平為1.5V，把輸出的上升邊從0V到1.5V的變化判定為H。與此相對，若輸出的下降邊不是從5V變到1.5V變動3.5V則不能判定為L。因此，輸出轉(zhuǎn)變時的輸出電流量、輸出轉(zhuǎn)變時間，在下降邊一方將成為問題。
因此，采用使得僅僅在輸出的下降邊進行預(yù)置動作的辦法，由輸出下降邊所決定的存取時間將變快。同時，由于N溝晶體管的電流Ion分散為2回，故峰值電流將減小。
(4)可以與輸出控制信號無關(guān)地維持短路狀態(tài)。即，雖然可用第1開關(guān)裝置實現(xiàn)短路，但由于這時第2開關(guān)裝置為非導(dǎo)通，故可以維持不供給輸出控制信號的狀態(tài)，即可以維持不對輸出控制裝置進行控制，使第1或第2晶體管導(dǎo)通的狀態(tài)。這樣一來，就可以在該期間內(nèi)介以第1晶體管從電源線向輸出端子供給電源，使電位上升設(shè)定于規(guī)定電位，或者可以從輸出端子向已連接到接地線上的第2晶本管一側(cè)流出電流，使電位下降以設(shè)定于規(guī)定電位。
(5)還有，在預(yù)置時，由于第2開關(guān)裝置為非導(dǎo)通，故可以不會從輸出端子介以第2開關(guān)裝置向內(nèi)部電路流入電流而降低噪聲。
實施例5其次，對于本發(fā)明的實施例5根據(jù)第12圖和第13圖進行說明。本例與實施例4相反，構(gòu)成為僅僅設(shè)置P溝晶體管，且輸出端子Dout僅僅進行L→H變化。因此，由于構(gòu)成作用等與實施例4大體上類似，故不進行詳細(xì)說明。
實施例6其次，依據(jù)第14圖、第15圖和第16圖，對本發(fā)明的實施例6進行說明。第14圖是輸出電路的電路圖，它示出了本發(fā)明的實施例6的概念。
在第14圖中，輸出電路被構(gòu)成為包括短路裝置50F和設(shè)定裝置22D。
短路裝置50F具有被連接在作為輸出驅(qū)動裝置30的第1、第2晶體管31和32的第1、第2控制端子的柵極電極DP和柵極電極DN與輸出端子Dout之間的第1開關(guān)裝置61。另外，短路裝置50F還具有檢測輸出端子Dout的電位，并依據(jù)該被檢測到的輸出電位控制第1開關(guān)裝置61的輸出電位檢測裝置70。
設(shè)定裝置22D具有輸出電位檢測裝置70和采用把輸出控制信號輸入到第1、第2晶體管31和32的各控制端子?xùn)艠O電極DP和柵極電極DN上去的辦法，控制各晶體管31和32的輸出控制裝置80。設(shè)定裝置22D還具有被連接在輸出控制裝置80與控制端子?xùn)艠O電極DP和柵極電極DN之間并由輸出電位檢測裝置70控制的第2開關(guān)裝置65。
另外，作為第1開關(guān)裝置61使用了第1、第2的各開關(guān)62和64；作為第2開關(guān)裝置65使用了第3、第4的各開關(guān)66和68。
第1開關(guān)62被連接在輸出端子Dout與P溝晶體管31的柵極電極DP之間。第2開關(guān)64被連接在輸出端子Dout與N溝晶體管32的柵極電極DN之間。
第3開關(guān)66被連接在P溝晶體管31的柵極電極DP與輸出控制裝置80之間。第4開關(guān)68被連接在N溝晶體管32的柵極電極DN與輸出控制裝置80之間。
輸出電位檢測裝置70用預(yù)置控制信號PSET和輸出端子Dout的電位控制第1～第4的各個開關(guān)62、64、66和68。
如上所述，在本例中，在短路裝置50F和設(shè)定裝置22D中兼用輸出電位檢測裝置70。這樣一來，在數(shù)據(jù)D和XD輸出之前，在用輸出電位檢測裝置70把第1開關(guān)裝置61的上下任一開關(guān)62或64控制為導(dǎo)通，把第2開關(guān)裝置65的上下任一開關(guān)66或68控制為非導(dǎo)通，已禁止了數(shù)據(jù)輸入的狀態(tài)下，使任一晶體管31或32動作以把輸出端子Dout設(shè)定于中間電位。此外，輸出驅(qū)動裝置30、輸出電位檢測裝置70輸出控制裝置80等等與第2圖的構(gòu)成相同。
第15圖是示出了本發(fā)明的實施例6的輸出電路的電路圖，是用由P溝晶體管(62a、64a、66a、68a)和N溝晶體管(62b、64b、66b、68b)構(gòu)成的傳送門電路分別構(gòu)成第14圖的電路圖中各開關(guān)62、64、66和68，并把輸出電位檢測裝置70作成為和第2圖的電路圖的輸出電位檢測裝置70構(gòu)成相同。
在第15圖中，NOR門電路71和NAND73受預(yù)置控制信號PSET控制，在預(yù)置控制信號PSET為L時，開關(guān)62和64為非導(dǎo)通，開關(guān)66和68為導(dǎo)通，輸出驅(qū)動裝置30受輸出控制裝置80控制。
在預(yù)置控制信號PSET為H的時候，根據(jù)輸出端子Dout的電位電平進行控制，在輸出端子Dout為H的時候，第3、第2的各開關(guān)66和64變成導(dǎo)通，第1和第4的各開關(guān)62和68變成非導(dǎo)通，在輸出端子Dout為L的時候，上邊所講的導(dǎo)通和非導(dǎo)通相反。
其次，用第16圖說明動作。第16圖的時序圖示出的是第15圖的電路動作波形圖，還一并示出了輸出驅(qū)動裝置的電流波形Iop和Ion。第16A圖示出的是輸出電容CL為100pF以上的大負(fù)載電容的情況，第16B示出的是CL為幾個pF左右的小負(fù)載電容的情況下的動作波形。
(i)CL＝大負(fù)載電容A.輸出端子Dout為L→H的情況在第16圖中，已連接上100pF左右的輸出電容的輸出端子Dout由L變H時的動作如下。
在地址輸入Ai變化之后，柵極電極DN的柵極信號響應(yīng)于內(nèi)部數(shù)據(jù)D而下降，N溝晶體管32將變?yōu)榻刂埂?br> 當(dāng)預(yù)置控制信號PSET變成H時，輸出電位檢測裝置70被活性化，判定輸出端子Dout的電位電平。
這樣一來，由于輸出端子Dout為L，故NOR門電路71的輸出V1將從L變成H，第3開關(guān)66將變?yōu)榉菍?dǎo)通，第1開關(guān)62將變成導(dǎo)通。
這時，由于NAND門電路73的輸出V1保持H不變，故第4開關(guān)68導(dǎo)通，第2開關(guān)64非導(dǎo)通。
此外，P溝晶體管31的柵極電極DP和輸出端子Dout被短路變成同一電位，柵極電極DP借助于100pF的輸出端子Dout與數(shù)pF的柵極電極DP的電容比將變成大體上0V。
因此，P溝晶體管31導(dǎo)通，輸出端子Dout開始上升。由于輸出端子Dout與柵極電極DP為同一電位，故借助于第1開關(guān)62，柵極電極DP的電位也和輸出端子Dout一起上升。
由于隨著這一上升，P溝晶體管31的柵極和源極間電壓將下降，故能力下降，輸出端子Dout的上升速度減小。
當(dāng)不久輸出端子Dout的電位變?yōu)槌^電位檢測裝置70的NOR門電路71的邏輯電平或者是當(dāng)預(yù)置控制信號PSET變?yōu)長時，第1開關(guān)62將變成非導(dǎo)通，第3開關(guān)66將變成導(dǎo)通，柵極電極DP將借助于NAND81的P溝晶體管變成電源電位，P溝晶體管31停止預(yù)置勸作，變成截止。
若在這里預(yù)先把NAND門電路73的邏輯電平設(shè)定得比NOR門電路71的邏輯電平高，則在整個上述預(yù)置期間內(nèi)第4開關(guān)68保持已導(dǎo)通的狀態(tài)不變，N溝晶體管32則不導(dǎo)通。
之后，根據(jù)新的地址Ai，內(nèi)部數(shù)據(jù)XD將變成H，再次使P溝晶體管31導(dǎo)通使輸出端子Dout上升至電源電位。這時，由于輸出端子Dout與柵極電極DP尚未短路，故進行通常那種動作。
B.輸出端子Dout為H→L的情況反過，在向輸出端子Dout輸出H→L數(shù)據(jù)的情況下，第2開關(guān)64將變成導(dǎo)通并被N溝晶體管32預(yù)置為中間電位。之后，被N溝晶體管32拉下到接地電位。
(ii)CL＝小負(fù)載電容A.輸出端子Dout L→H的情況其次，說明在輸出端子Dout上未連接負(fù)載電容的狀態(tài)下，依據(jù)地址輸入變化由L變H時裝置的動作。
與上邊說過的動作相同，第1開關(guān)62將變成導(dǎo)通，第2開關(guān)64將變成維持非導(dǎo)通不變，柵極電極DP與輸出端子Dout將變成同一電位。在這里，由于輸出端子Dout(在該情況下僅為端子電容)和柵極電極DP為同等程度的電容，故輸出端子Dout和柵極電極DP將變成由電容比決定的中間電位。
在這里，雖然由于P溝晶體管31導(dǎo)通輸出端子Dout將上升。但由于如上所述，在輸出端子Dout的電位上升的同時P溝晶體管31的能力將下降，故電位變得越高則輸出端子Dout的電位的變化速度就降低。
特別是在電源電壓VDD與輸出端子Dout的電位差在P溝晶體管31的閾值電壓近旁時，P溝晶體管31的能力將極端地減小。
另外，在輸出端子Dout處于中間電位時，輸出端子Dout的上升速度將不會變得比輸出電位檢測裝置70的動作速度快。
因此，即使預(yù)置控制信號PSET為H，如果輸出端子Dout電位變得超過NOR門電路71的邏輯電平，則第1開關(guān)62將變成非導(dǎo)通，柵極電位DP將變成電源電位、P溝晶體管31在輸出端子Dout處于中間電位的狀態(tài)下，將停止預(yù)置動作。
之后，內(nèi)部數(shù)據(jù)xD將變成H，借助于P溝晶體管31，輸出端子Dout將再次變成電源電位。
B.輸出端子Dout H→L的情況。
在向輸出端子Dout輸出H變L數(shù)據(jù)的情況下，第2開關(guān)64將變成導(dǎo)通，并被N溝晶體管32預(yù)置為中間電位，之后，再次使N溝晶體管32動作，拉低至接地電位。
倘如采用上述本實施例6則具有如下效果。
(1)由于僅僅使由分別被連接到電源線和接地線上的2個晶體管構(gòu)成的輸出驅(qū)動裝置之內(nèi)與輸出電位相反的晶體管動作進行預(yù)置，故在預(yù)置時，在輸出驅(qū)動裝置中不流動貫通電流。
(2)在N溝和P溝晶體管雙方上設(shè)置預(yù)置電路，特別是對于在3V等低電壓動作的半導(dǎo)體裝置是有效的。在電源電壓3.3VLVTTL規(guī)格中，輸出的判定電平為1.5V，輸出上升邊判定(從0V到1.5V的變化)和輸出下降邊判定(從3.3V到1.5V的變化)是相同電平的電壓變化。
不僅是在上升下降的任何一方，而且上升下降雙方進行電位設(shè)定，僅用本發(fā)明裝置也是可能的。因此，可以進行輸出從H變L時的預(yù)置和輸出從L變H時的預(yù)置這雙重的預(yù)置，使輸出上升邊和下降邊兩方的輸出轉(zhuǎn)變時間變快，進而可以實現(xiàn)高速存取時間，對于低電壓驅(qū)動裝置是有效的。
另外，輸出轉(zhuǎn)變時的輸出電流量和輸出轉(zhuǎn)變時間在上升邊和下降邊是同等程度的。采用使在輸出上升邊和輸出下降邊兩方進行預(yù)置動作的辦法，兩個方向的輸出轉(zhuǎn)變的存取時間都變快了的同時，輸出驅(qū)動器的電流Iop和Ion雙方將分散成2回，故峰值電流將減小。
(3)采用在電源線一側(cè)和接地線一側(cè)這雙方應(yīng)用本發(fā)明的預(yù)置電路的辦法，使得即使在3V的低電壓下也可以實現(xiàn)高速存取時間。
(4)除此之外，采用由輸出控制裝置控制第1、第2晶體管的導(dǎo)通/截止的辦法，比如說在輸出端子處于L時，雖然使輸出端子的電位上升到規(guī)定的電位，使第1晶體管截止。但只要在此處停止電流供給，再使第1開關(guān)裝置變成截止?fàn)顟B(tài)以使第1晶體管導(dǎo)通，則可以容易地實現(xiàn)從上述規(guī)定電位到電源電位的上升。
反之，在比如說輸出端子處于H的情況下，雖然使輸出端子的電位下降到規(guī)定的電位，使第2晶體管截止，但只要在這里停止電流流出，再使第1開關(guān)裝置變成截止?fàn)顟B(tài)，使第2晶體管導(dǎo)通，則可以容易地實現(xiàn)從上述規(guī)定電位到接地電位的下降。這樣一來，采用一并進行開關(guān)裝置等的控制的辦法，就可以實現(xiàn)滿意的裝置。
實施例7其次，依據(jù)第16圖和第17圖對本發(fā)明的實施例7進行說明。本實施例7與上述實施例6的不同之處是第1～第4的各個開關(guān)62、64、66、68和輸出控制裝置80不相同。
在第17圖中，第1開關(guān)62應(yīng)用的是被連接在輸出端子Dout與P溝晶體管31的柵極電極之間，且與P溝晶體管31相反的導(dǎo)電型的N溝晶體管。
第2開關(guān)64應(yīng)用的是被連接在輸出端子Dout與N溝晶體管32的柵極電極之間且與N溝晶體管32相反的導(dǎo)電型的P溝晶體管。
第3開關(guān)66被連接在P溝晶體管31的控制端子?xùn)艠O電極DP與輸出控制裝置80之間。第4開關(guān)68被連接在作為N溝晶體管32的第2控制端子的柵極電極DN與輸出控制裝置80之間。
輸出控制裝置80具有用內(nèi)部數(shù)據(jù)D和輸出控制信號OE控制N溝晶體管32的NAND 82和晶體管86和87。還具有用內(nèi)部數(shù)據(jù)XD和輸出控制信號OE控制P溝晶體管31的NAND81、反相器83和晶體管84、85。
輸出電位檢測裝置70與第15圖相同，用預(yù)置控制信號PSET和輸出端子Dout的電位電平對第1～第4的各個開關(guān)62、64、66和68進行的控制動作也和第15圖相同。
晶體管84、85和第3開關(guān)66一起構(gòu)成鐘控反相器。晶體管86、87和第4開關(guān)裝置68一起構(gòu)成鐘控反相器。
包括第17圖的NAND81、反相器83、第3開關(guān)66的鐘控反相器與第15圖的電路的NAND81和第3開關(guān)66等效。包括第17圖的NAND82、第4開關(guān)68的鐘控反相器與第15圖的電路的NAND82、反相器83、第4開關(guān)68等效。
因此，實施例7的第17圖的電路動作基本上與第15圖的電路的動作相同，以下僅說明不同之處。
在第17圖中，在輸出端子Dout從L變H時的預(yù)置動作中，在預(yù)置開始之后，作為第1開關(guān)62的N溝晶體管62的源極電極(輸出端子Dout)將變成0V，柵極電極(NOR71的輸出V1)將變成電源電壓，漏極電極(柵極電極DP)將變成電源電壓。因此，N溝晶體管62不受閾值的反向柵效應(yīng)所產(chǎn)生的調(diào)制，能力不下降，故將變成充分導(dǎo)通。
在預(yù)置勸作期間，在柵極電極DP和輸出端子Dout短路之后，在輸出端子Dout為低電位的狀態(tài)下N溝晶體管32的反向柵效應(yīng)也小。再加上柵極和源極間的電壓也大。因此，N溝晶體管32不受動作的限制而導(dǎo)通。
在輸出端子Dout為中間電位時，N溝晶體管62的閾值電壓受反向柵效應(yīng)調(diào)制，導(dǎo)通受到限制。因此，柵極電極DP的電壓將不會上升到超過從電源電壓僅僅減去包含N溝晶體管62的反向柵效應(yīng)在內(nèi)的閾值電壓之上的值。但是，輸出端子Dout由于是中間電位，故不需進行預(yù)置動作。
另外，由于P溝輸出驅(qū)動器31的柵極和源極之間的電壓也已下降。故能力低且也沒有過剩的輸出的驅(qū)動。這一點無論是100pF的負(fù)載電容還是小負(fù)載電容都是一樣的，預(yù)置可以和第15圖的電路同樣地進行而和負(fù)載電容的大小無關(guān)，第17圖的電路的動作波形與第16圖的時序圖相同。
如上所述，倘采用本實施例7，則具有以下的效果。
(1)如第17圖所示，采用把第1開關(guān)定成為與P溝晶體管相反的導(dǎo)電型的N溝晶體管，把第2開關(guān)定成為與N溝晶體管相反的導(dǎo)電型的P溝晶體管的辦法，可以把第1、第2各開關(guān)形成為單一的晶體管，把控制開關(guān)裝置的信號布線形成2條，從而使電路規(guī)模和版圖規(guī)模簡化。
采用由晶體管形成輸出驅(qū)動裝置和短路輸出端子的開關(guān)的辦法，可以減少電路器件，簡化電路規(guī)模和版圖規(guī)模，從而實現(xiàn)裝置的小型化。
(2)本發(fā)明的實施例7的基本動作和實施例6是相同的，在預(yù)置時在輸出驅(qū)動裝置中無貫通電流，輸出驅(qū)動裝置的峰值電流將減小。
(3)即便是在高負(fù)載條件下，也把輸出端子高速地設(shè)定于中間電位，在無負(fù)載條件下也不需要配置專用預(yù)置晶體管，而不會引起輸出的振蕩。
(4)輸出上升邊和下降邊兩方向的轉(zhuǎn)變時間變短，即便是低電壓動作的半導(dǎo)體裝置，存取時間也都將變快。
實施例8其次，依據(jù)第16圖和第18圖，對本發(fā)明的實施例8進行說明。本實施例8與上述實施例6的不同之處是第3、第4開關(guān)66、68不同。
第18圖的電路的構(gòu)成是從第17圖的電路中刪去了第3開關(guān)66的N溝晶體管66b和第4開關(guān)68的P溝晶體管68a，還刪去了輸出電位檢測裝置70的反相器72和74，其余的電路構(gòu)成與圖7相同。
因此，在第18圖電路中的預(yù)置動作中的輸出電位檢測裝置70，第1～第4的各個開關(guān)62、64、66和68的動作和輸出驅(qū)動裝置30的動作變得和第17圖的電路相同，第18圖的動作波形則與第16圖的時序圖相同。
在第18圖中，在預(yù)置開始時刻比如說輸出端子Dout為H時，NAND73的輸出V2為L，第4開關(guān)68將變成非導(dǎo)通。此外，內(nèi)部數(shù)據(jù)D將為L，P溝晶體管86將變成非導(dǎo)通。
因此，不會妨礙第2開關(guān)64的動作，不會介以第2開關(guān)裝置64向內(nèi)部電路中流入電流。
同時，NOR71的輸出V1為L第1開關(guān)66導(dǎo)通，P溝晶體管84也借助于內(nèi)部數(shù)據(jù)XD而變成導(dǎo)通，故柵極電極DP將變?yōu)镠，在整個預(yù)置期間內(nèi)，P溝晶體管31不導(dǎo)通。
實施例9其次，依據(jù)第19圖和第20圖對本發(fā)明的實施例9進行說明。第19圖是示出了本發(fā)明的實施例9的輸出電路的電路圖。
第19圖與第18圖的不同之處是在第18圖電路中把第3開關(guān)66的P溝晶體管66和第4開關(guān)68的N溝晶體管68串聯(lián)連接到輸出驅(qū)動裝置30的控制端和輸出控制裝置80的輸出上，用NAND81和82、反相器83構(gòu)成輸出控制裝置80。
除此之外的電路構(gòu)成與第18圖相同，預(yù)置動作期間內(nèi)的輸出電位檢測裝置70，第1～第4的各個開關(guān)62、64、66和68及輸出驅(qū)動裝置30的基本動作與第18圖電路相同。
第20圖的時序圖示出了第19圖電路的動作波形，還一并示出了輸出驅(qū)動裝置的電流波形Iop和Ion。第20A圖是輸出電容CL為100pF以上的大負(fù)載電容時的動作波形，第20B圖是CL為小負(fù)載電容時的動作波形。
第19圖電路與第18圖電路的動作的不同之處是預(yù)置后的輸出驅(qū)動裝置的柵極電位。
如第20圖的時序圖所示，比如說N溝晶體管32的數(shù)據(jù)輸出時的柵極電位不上升至電源電壓，而是變成為僅僅下降了N溝晶體管68的閾值電壓Vchn的電位。
P溝晶體管31的柵極電位也是一樣，受第3開關(guān)66的閾值電壓的限制。這時，通過把晶體管31和32的尺寸設(shè)定為使之能得到所希望的能力的辦法，可以使之不影響存取。
在預(yù)置期間內(nèi)，比如說輸出端子Dout是H時，NOR71的輸出V1為L，使開關(guān)裝置66導(dǎo)通，因為內(nèi)部數(shù)據(jù)XD為L且NAND81的輸出為H，故柵極電極DP變?yōu)镠，在整個預(yù)置期間內(nèi)P溝晶體管31不導(dǎo)通。
如上所述，倘采用本實施例9的第19圖、實施例8的第18圖，則具有以下的效果。
(1)通過把第3開關(guān)和輸出驅(qū)動裝置的第1晶體管定為P溝晶體管，把第1開關(guān)定為相反的導(dǎo)電型的N溝晶體管，把第4開關(guān)和輸出驅(qū)動裝置的第2晶體管定為N溝晶體管，把第2開關(guān)定為相反的導(dǎo)電型的P溝晶體管的辦法，使所有的每一開關(guān)都可以用單一的晶體管構(gòu)成。為此，開關(guān)的控制信號可各用2條構(gòu)成，使開關(guān)、控制開關(guān)的信號布線、輸出電位檢測裝置簡化，可以把預(yù)置電路的電路規(guī)模、版圖面積縮小得比實施例7還小，可實現(xiàn)更小型的裝置。
(2)特別是在8位、16位、32位等等的輸出端子多的裝置中，可以實現(xiàn)大的芯片尺寸的縮小。此外，本發(fā)明的第8、第9實施例的基本動作與實施例7相同，在預(yù)置時，輸出驅(qū)動裝置中不流動貫通電流、輸出驅(qū)動裝置的峰值電流將減小。
(3)即使在高負(fù)載條件下也高速地把輸出端子設(shè)定于中間電位，即使在低負(fù)載條件下也不會引起輸出的振蕩，故不需配置專用預(yù)置晶體管。
(4)縮短輸出上升邊和輸出下降邊兩方向的輸出轉(zhuǎn)變時間，即便是低電壓動作的半導(dǎo)體裝置也可加快存取時間。
實施例10其次，依據(jù)第21圖和第22圖對本發(fā)明的實施例10進行說明。本實施例10把以上的實施例中的預(yù)置控制信號PSET作成為應(yīng)用了比如說作為非同步式的存儲裝置的內(nèi)部時鐘的地址轉(zhuǎn)變檢測電路(ATD)100的邏輯的構(gòu)成。因此，作用效果等等和上述各實施例相同。地址轉(zhuǎn)變檢測電路的動作波形則如第27圖所示。
如上所述，在本實施形態(tài)中，預(yù)置開始時的預(yù)置晶體管或者輸出驅(qū)動裝置的電流變化量(di/dt，該值越大則因寄生電感而產(chǎn)生的電壓效應(yīng)越大，噪聲變得越大)可以用被連接在輸出端與輸出預(yù)置晶體管或輸出驅(qū)動裝置的柵極端子之間的開關(guān)裝置的能力使之變化，可用開關(guān)裝置的大小容易地進行調(diào)整。
這時，由于輸出驅(qū)動裝置的驅(qū)動路徑的速度可與內(nèi)部數(shù)據(jù)分開來單獨進行調(diào)整，故可以調(diào)整預(yù)置開始時的電流變化量即噪聲而不會犧牲輸出驅(qū)動裝置驅(qū)動的速度。
還有，雖然本發(fā)明的裝置和方法用若干個特定的實施例作為了說明，但是從業(yè)者在不偏離本發(fā)明的主旨和范圍的情況下可以對本發(fā)明的在本文中所述的實施例進行種種變形。比如在上述說過的各實施例中，預(yù)置控制信號PSET也可以使用應(yīng)用了同步式半導(dǎo)體裝置的外部時鐘的信號，或者已檢測出外部時鐘的變化的信號。
在本發(fā)明的實施例的動作波形第3圖、第11圖、第16圖、第20圖中，內(nèi)部數(shù)據(jù)D、XD的時序雖然和現(xiàn)有裝置的第26圖不同，但是在預(yù)置控制信號PSET變成H的整個預(yù)置動作期間內(nèi)，采用比如說用地址轉(zhuǎn)變檢測信號ATD控制讀出放大器的動作的辦法，可以容易地實現(xiàn)。
本發(fā)明的輸出電路不論負(fù)載電容的大小都可使用。即，從CL＝30pF左右的系統(tǒng)簡單的攜帶電話等等到CL＝50～100pF左右的個人計算機和PC板等都可以使用，故通用性提高了。
再加上，由于即使把電源電壓設(shè)定得高也可實現(xiàn)高速存取時間和低噪聲化，故可使用的電源電壓的范圍比現(xiàn)有技術(shù)可以大幅度地擴大，可以作為比如說門陣列、隨機邏輯的輸出電路，微處理器，控制IC、電子機器等等的輸出電路廣泛地使用。
在被固定于電子電路基板上的情況下，由于可以降低從輸出電路本身產(chǎn)生出來的噪聲，故不會使比如說含有輸出電路的半導(dǎo)體存儲裝置，已安裝在同一基板上的其他的IC等等因噪聲而誤動作。
此外，作為輸出驅(qū)動裝置等等的各種器件除MOS晶體管之外也可使用雙極型晶體管。
再者，第4實施例的驅(qū)動裝置也可以是漏極開路型，可以是在圖10的31中應(yīng)用了N溝晶體管的裝置。
還可以構(gòu)成為含有上述輸出電路的電子機器。這樣一來，就可以實現(xiàn)低功耗的電子機器，而且可以確實地降低噪聲等等防止電子機器內(nèi)的其他的裝置的誤動作。
以條約第19條(1)為依據(jù)的說明書在權(quán)利要求范圍的第6項中，已把本次刪去了的第4項和第5項權(quán)利要求的主題包括了進去。若采用第6項權(quán)利要求，則輸出控制裝置將同時控制第1和第2開關(guān)裝置，并在使第2開關(guān)裝置變成非導(dǎo)通狀態(tài)禁止了數(shù)據(jù)輸出的狀態(tài)下，使第1開關(guān)裝置變成導(dǎo)通狀態(tài)。與此同時，明確地進行使已分別把受控制的第1和第2開關(guān)裝置連接了起來的第1和第2晶體管的一方動作，把輸出端子的電位設(shè)定于電源線電位與接地線之間的電位的電位設(shè)定。在引用例(特開平5-189974)中，沒有公開進行上述動作的輸出控制裝置、第1和第2開關(guān)裝置。由于已刪去了權(quán)利要求4和5，故權(quán)利要求16和17從從屬權(quán)利要求中刪去了權(quán)利要求4和5。
權(quán)利要求書按照條約第19條的修改1.一種輸出電路，其特征是具備有下述裝置輸出驅(qū)動裝置，它含有被連到電源線和輸出端子上并具有輸入第1控制信號的第1控制端子的第1晶體管；被連到接地線和上述輸出端子上并具有輸入第2控制信號的第2控制端子的第2晶體管，并從上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；至少一個輸出預(yù)置晶體管，它被連接到上述電源線和上述接地線中的至少一個及上述輸出端子上，并把上述輸出端子設(shè)定于電源線電位與接地線之間的規(guī)定電位；設(shè)定裝置，用于在輸出上述數(shù)據(jù)之前，控制上述第1和第2控制信號把上述第1、第2各晶體管設(shè)定于截止?fàn)顟B(tài)；短路裝置，用于在用上述設(shè)定裝置進行設(shè)定后，根據(jù)上述輸出端子的電位狀態(tài)，使上述輸出預(yù)置晶體管的預(yù)置控制端子與上述輸出端子短路。
2.權(quán)利要求1所述的輸出電路，其特征是上述短路裝置具有開關(guān)裝置，它被連接在上述輸出端子與上述輸出預(yù)置晶體管的上述預(yù)置控制端子之間。
輸出電位檢測裝置，用于檢測上述輸出端子的電位并依據(jù)檢測到的輸出電位控制上述開關(guān)裝置，且在輸出上述數(shù)據(jù)之前，采用根據(jù)上述輸出端子的電位使上述開關(guān)裝置導(dǎo)通，使上述輸出預(yù)置晶體管動作的辦法把上述輸出端子設(shè)定于規(guī)定電位。
3.權(quán)利要求2所述的輸出電路，其特征是上述輸出預(yù)置晶體管具有第1預(yù)置晶體管，它被連到上述輸出端子和上述電源線上并具有第3控制端子；第2預(yù)置晶體管，被連到上述輸出端子和上述接地線上，具有第4控制端子，且導(dǎo)電類型與上述第1預(yù)置晶體管相反，
上述開關(guān)裝置具有被連接在上述第1預(yù)置晶體管的上述第3控制端子與上述輸出端子之間的第1開關(guān)裝置；被連接上述第2預(yù)置晶體管的上述第4控制端子與上述輸出端子之間的第2開關(guān)裝置。
4.一種輸出電路，其特征是具有輸出驅(qū)動裝置，它包含有被連接到電源線和輸出端子上并具有輸入第1控制信號的第1控制端子的第1晶體管；被連到接地線和上述輸出端子上并具有輸入第2控制信號的第2控制端子的第2晶體管，且依據(jù)上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；設(shè)定裝置，用于在輸出上述數(shù)據(jù)之前控制上述第1、第2控制信號把上述第1、第2各晶體管設(shè)定于截止?fàn)顟B(tài)；短路裝置，用于在用上述設(shè)定裝置設(shè)定之后，根據(jù)上述輸出端子的電位狀態(tài)，使上述第1、第2控制端子中的任一方與上述出端子短路，上述短路裝置含有被連接在上述第1、第2控制端子中的至少一方與上述輸出端子之間的第1開關(guān)裝置；檢測上述輸出端子的電位并根據(jù)該檢測到的輸出電位控制上述第1開關(guān)裝置的輸出電位檢測裝置，上述設(shè)定裝置含有輸出控制裝置，通過把上述第1、第2控制信號輸入至上述第1、第2晶體管的上述第1、第2控制端子來控制上述第1、第2晶體管；第2開關(guān)裝置，它被連接在已連接好上述第1開關(guān)裝置的上述第1、第2控制端子中的至少一方與上述輸出控制裝置之間，并受上述輸出電位檢測裝置控制，上述輸出電位檢測裝置，采用在輸出上述數(shù)據(jù)之前，對已分別連接到上述第1、第2控制端子之內(nèi)的一方的同一端子上的上述第1、第2開關(guān)裝置進行控制，使上述第2開關(guān)裝置變成非導(dǎo)通形成禁止數(shù)據(jù)輸出的狀態(tài)，而且使上述第1開關(guān)裝置變成非導(dǎo)通并使具有上述同一端子的上述第1、第2晶體管的一方動作辦法，把上述輸出端子設(shè)定于電源線電位與接地線電位之間的上述規(guī)定電位。
5.權(quán)利要求4所述的輸出電路。其特征是上述2關(guān)裝置是依據(jù)上述輸出電位檢測裝置的控制把上述輸出控制裝置與上述第1、第2控制端子的至少一方之間控制為導(dǎo)通，非導(dǎo)通的傳送門電路。
6.權(quán)利要求4所述的輸出電路，其特征是上述第2開關(guān)裝置用第1導(dǎo)電型晶體管和第2導(dǎo)電型晶體管形成，上述輸出控制裝置包含有被連到電源線和上述第1導(dǎo)電型晶體管上的第3晶體管；被連到接地線和上述第2導(dǎo)電型晶體管上的第4晶體管。
7.權(quán)利要求4所述的輸出電路，其特征是上述第1開關(guān)裝置具有被連接在上述輸出端子與上述第1晶體管的上述第1控制端子之間的第1開關(guān)；被連接在上述輸出端子與上述第2晶體管的上述第2控制端子之間的第2開關(guān)，上述第2開關(guān)裝置具有被連接在上述第1晶體管的上述第1控制端子與上述輸出控制裝置之間的第3開關(guān)；被連接在上述第2晶體管的上述第2控制端子與上述輸出控制裝置之間的第4開關(guān)，且在輸出上述數(shù)據(jù)之前，用上述輸出電位檢測裝置，使上述第1、第2開關(guān)裝置中的任一個導(dǎo)通，使上述第1、第2晶體管中的任一個動作把上述輸出端子設(shè)定于電源電位與接地電位之間的規(guī)定電位。
8.權(quán)利要求7所述的輸出電路，其特征是上述第1晶體管和上述第2開關(guān)，每一個都是由第1導(dǎo)電型晶體管形成；上述第2晶體管和上述第1開關(guān)，每一個都是由第2導(dǎo)電型晶體管形成；上述第3開關(guān)和上述第4開關(guān)，每一個都由上述第1導(dǎo)電型晶體管和上述第2導(dǎo)電型晶體管形成。
9.權(quán)利要求7所述的輸出電路，其特征是上述第1晶體管，上述第2開關(guān)和上述第3開關(guān)。每一個都由第1導(dǎo)電型晶體管形成；
上述第2晶體管，上述第1開關(guān)和上述第4開關(guān)，每一個都由第2導(dǎo)電型晶體管形成。
10.一種輸出電路，在設(shè)定于電源線電位和接地線電位之間的規(guī)定的中間電位之后輸出數(shù)據(jù)的輸出電路中，其特征是具有輸出上述數(shù)據(jù)的輸出端子；連接到上述輸出端子上，使該輸出端子的電壓下降以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置，上述電位設(shè)定裝置具有以下電流-電壓特性輸入隨著時間的增長而下降的電壓，隨著上述電壓的下降電流下降，伴隨著上述電壓下降的上述電流下降的下降速率后期比初期小，且輸入電壓在上述電位設(shè)定裝置的閾值電壓近倍時，在上述電位設(shè)定裝置中流動的電流小。
11.一種輸出電路，在設(shè)定于電源線電位和接地線電位之間的規(guī)定的中間電位之后輸出數(shù)據(jù)的輸出電位中，其特征是具有輸出上述數(shù)據(jù)的輸出端子；連接到上述輸出端子上，使上述輸出端子的電壓上升以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置，上述設(shè)定裝置具有以下的電流電壓特性輸入隨著時間的增加而上升的電壓，伴隨著上述電壓的上升電流下降，伴隨著上述電壓上升的上述電流下降的下降速率后期比初期小，且，輸入電壓在上述電位設(shè)定裝置的閾值電壓近倍時，在上述電位設(shè)定裝置中流動的電流小。
12.權(quán)利要求10或11所述的輸出電路，其特征是上述電位設(shè)定裝置包括輸出驅(qū)動裝置，包括有被連到電源線和輸出端子上且具有輸入第1控制信號的第1控制端子的第1晶體管和、被連到接地線和輸出端子上且具有輸入第2控制信號的第2控制端子的第2晶體管、并根據(jù)上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；
權(quán)利要求
1.一種輸出電路，其特征是具備有下述裝置輸出驅(qū)動裝置，它含有被連到電源線和輸出端子上并具有輸入第1控制信號的第1控制端子的第1晶體管；被連到接地線和上述輸出端子上并具有輸入第2控制信號的第2控制端子的第2晶體管，并從上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；至少一個輸出預(yù)置晶體管，它被連接到上述電源線和上述接地線中的至少一個及上述輸出端子上，并把上述輸出端子設(shè)定于電源線電位與接地線之間的規(guī)定電位；設(shè)定裝置，用于在輸出上述數(shù)據(jù)之前，控制上述第1和第2控制信號把上述第1、第2各晶體管設(shè)定于截止?fàn)顟B(tài)；短路裝置，用于在用上述設(shè)定裝置進行設(shè)定后，根據(jù)上述輸出端子的電位狀態(tài)，使上述輸出預(yù)置晶體管的預(yù)置控制端子與上述輸出端子短路。
2.權(quán)利要求1所述的輸出電路，其特征是上述短路裝置具有開關(guān)裝置，它被連接在上述輸出端子與上述輸出預(yù)置晶體管的上述預(yù)置控制端子之間。輸出電位檢測裝置，用于檢測上述輸出端子的電位并依據(jù)檢測到的輸出電位控制上述開關(guān)裝置，且在輸出上述數(shù)據(jù)之前，采用根據(jù)上述輸出端子的電位使上述開關(guān)裝置導(dǎo)通，使上述輸出預(yù)置晶體管動作的辦法把上述輸出端子設(shè)定于規(guī)定電位。
3.權(quán)利要求2所述的輸出電路，其特征是上述輸出預(yù)置晶體管具有第1預(yù)置晶體管，它被連到上述輸出端子和上述電源線上并具有第3控制端子；第2預(yù)置晶體管，被連到上述輸出端子和上述接地線上，具有第4控制端子，且導(dǎo)電類型與上述第1預(yù)置晶體管相反。上述開關(guān)裝置具有被連接在上述第1預(yù)置晶體管的上述第3控制端子與上述輸出端子之間的第1開關(guān)裝置；被連接上述第2預(yù)置晶體管的上述第4控制端子與上述輸出端子之間的第2開關(guān)裝置。
4.一種輸出電路，其特征是具有輸出驅(qū)動裝置，它包含有被連接到電源線和輸出端子上并具有輸入第1控制信號的第1控制端子的第1晶體管；被連到接地線和上述輸出端子上并具有輸入第2控制信號的第2控制端子的第2晶體管，且依據(jù)上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；設(shè)定裝置，用于在輸出上述數(shù)據(jù)之前控制上述第1、第2控制信號把上述第1、第2各晶體管設(shè)定于截止?fàn)顟B(tài)；短路裝置，用于在用上述設(shè)定裝置設(shè)定之后，根據(jù)上述輸出端子的電位狀態(tài)，使上述第1、第2控制端子中的任一方與上述出端子短路，
5.根據(jù)權(quán)利要求4所述的輸出電路，其特征是上述短路裝置含有被連接在上述第1、第2控制端子中的至少一方與上述輸出端子之間的第1開關(guān)裝置；檢測上述輸出端子的電位并根據(jù)該檢測到的輸出電位控制上述第1開關(guān)裝置的輸出電位檢測裝置，在輸出上述數(shù)據(jù)之前，控制上述第1開關(guān)裝置為導(dǎo)通，使上述第1、第2晶體管至少一方動作，從而將上述輸出端子設(shè)定在電源線電位與接地線電位間的規(guī)定電位上。
6.根據(jù)權(quán)利要求5所述的輸出電路，其特征是上述設(shè)定裝置含有輸出控制裝置，用于采用把上述第1、第2控制信號輸入至上述第1、第2晶體管的上述第1、第2控制端子的來控制上述第1、第2晶體管；第2開關(guān)裝置，它被連接在上述輸出控制裝置與上述第1、第2控制端子中的至少一方之間，并受上述輸出電位檢測裝置控制，在輸出上述數(shù)據(jù)之前，對連接到上述第1、第2控制端子之內(nèi)一方的上述第2開關(guān)裝置進行控制，使其變成非導(dǎo)通形成禁止數(shù)據(jù)輸出的狀態(tài)，上述第1、第2晶體管的一方動作，從而把上述輸出端子設(shè)定于電源線電位與接地線電位之間的上述規(guī)定電位。
7.權(quán)利要求6所述的輸出電路，其特征是上述2開關(guān)裝置是依據(jù)上述輸出電位檢測裝置的控制把上述輸出控制裝置與上述第1、第2控制端子的至少一方之間控制為導(dǎo)通、非導(dǎo)通的傳送門電路。
8.權(quán)利要求6所述的輸出電路，其特征是上述第2開關(guān)裝置用第1導(dǎo)電型晶體管和第2導(dǎo)電型晶體管形成，上述輸出控制裝置包含有被連到電源線和上述第1導(dǎo)電型晶體管上的第3晶體管；被連到接地線和上述第2導(dǎo)電型晶體管上的第4晶體管。
9.權(quán)利要求6所述的輸出電路，其特征是上述第1開關(guān)裝置具有被連接在上述輸出端子與上述第1晶體管的上述第1控制端子之間的第1開關(guān)；被連接在上述輸出端子與上述第2晶體管的上述第2控制端子之間的第2開關(guān)，上述第2開關(guān)裝置具有被連接在上述第1晶體管的上述第1控制端子與上述輸出控制裝置之間的第3開關(guān)；被連接在上述第2晶體管的上述第2控制端子與上述輸出控制裝置之間的第4開關(guān)，且在輸出上述數(shù)據(jù)之前，用上述輸出電位檢測裝置，使上述第1、第2開關(guān)裝置中的任一個導(dǎo)通，使上述第1、第2晶體管中的任一個動作把上述輸出端子設(shè)定于電源電位與接地電位之間的規(guī)定電位。
10.權(quán)利要求9所述的輸出電路，其特征是上述第1晶體管和上述第2開關(guān)，每一個都是由第1導(dǎo)電型晶體管形成；上述第2晶體管和上述第1開關(guān)，每一個都是由第1導(dǎo)電型晶體管形成；上述第3開關(guān)和上述第4開關(guān)，每一個都由上述第2導(dǎo)電型晶體管和上述第2導(dǎo)電型晶體管形成。
11.權(quán)利要求9所述的輸出電路，其特征是上述第1晶體管，上述第2開關(guān)和上述第3開關(guān)。每一個都由第1導(dǎo)電型晶體管形成；上述第2晶體管，上述第1開關(guān)和上述第4開關(guān)，每一個都由第2導(dǎo)電型晶體管形成。
12.一種輸出電路，在設(shè)定于電源線電位和接地線電位之間的規(guī)定的中間電位之后輸出數(shù)據(jù)的輸出電路中，其特征是具有輸出上述數(shù)據(jù)的輸出端子；連接到上述輸出端子上，使該輸出端子的電壓下降以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置，上述電位設(shè)定裝置具有以下電流-電壓特性輸入隨著時間的增長而下降的電壓，隨著上述電壓的下降電流下降，伴隨著上述電壓下降的上述電流下降的下降速率后期比初期小，且輸入電壓在上述電位設(shè)定裝置的閾值電壓近倍時，在上述電位設(shè)定裝置中流動的電流小。
13.一種輸出電路，在設(shè)定于電源線電位和接地線電位之間的規(guī)定的中間電位之后輸出數(shù)據(jù)的輸出電位中，其特征是具有輸出上述數(shù)據(jù)的輸出端子；連接到上述輸出端子上，使上述輸出端子的電壓上升以把上述輸出端子設(shè)定于上述中間電位的電位設(shè)定裝置，上述設(shè)定裝置具有以下的電流電壓特性輸入隨著時間的增加而上升的電壓，伴隨著上述電壓的上升電流下降，伴隨著上述電壓上升的上述電流下降的下降速率后期比初期小，且，輸入電壓在上述電位設(shè)定裝置的閾值電壓近倍時，在上述電位設(shè)定裝置中流動的電流小。
14.權(quán)利要求12或13所述的輸出電路，其特征是上述電位設(shè)定裝置包括輸出驅(qū)動裝置，包括有被連到電源線和輸出端子上且具有輸入第1控制信號的第1控制端子的第1晶體管和、被連到接地線和輸出端子上且具有輸入第2控制信號的第2控制端子的第2晶體管、并根據(jù)上述第1、第2控制信號從上述輸出端子輸出數(shù)據(jù)；輸出控制裝置，采用把上述第1、第2控制信號輸往上述第1，第2晶體管的辦法，控制上述第1、第2晶體管；開關(guān)裝置，被連接在上述第1、第2控制端子中的任一方與上述輸出端子之間；輸出電位檢測裝置，用于檢測上述輸出端子的電位并根據(jù)該已檢測到的電位控制上述開關(guān)裝置。
15.權(quán)利要求12或13所述的輸出電路，其特征是上述電位設(shè)定裝置包括至少一個輸出預(yù)置晶體管，該晶體管被連接在上述電源線與上述接地線的至少一個及上述輸出端子之間，把上述輸出端子設(shè)定于電源線電位與接地線電位之間的規(guī)定電位。
16.權(quán)利要求1～15中的任一權(quán)利要求所述的輸出電路，其特征是設(shè)定于電源線電位與接地線電位之間的規(guī)定的中間電位的預(yù)置勸作，依據(jù)檢測到地址信號的轉(zhuǎn)變變化后產(chǎn)生的脈沖信號進行控制。
17.應(yīng)用了權(quán)利要求1～16的任意一項權(quán)利要求所述的輸出電路的電子機器。
全文摘要
這是一種在設(shè)定于電源線電位與接地線電位之間的規(guī)定的中間電位之后從輸出端子Dout輸出數(shù)據(jù)的輸出電路。輸出電路具有由第1、第2晶體管31、32構(gòu)成的輸出驅(qū)動裝置30。第1晶體管31具有輸入第1控制信號的第1控制端子DP。第2晶體管32具有輸入第2控制信號的第2控制端子DN。還具有控制第1、第2控制信號把1、第2各晶體管31、32設(shè)定為截止?fàn)顟B(tài)的的設(shè)定裝置22。還具有使第1、第2控制端下DP、DN的不論哪一方與輸出端子Dout短路的短路裝置50。這樣一來，在輸出數(shù)據(jù)之前，用設(shè)定裝置22把各晶體管31、32設(shè)定為截止?fàn)顟B(tài)之后。再根據(jù)輸出端子Dout的電位狀態(tài)進行短路，把輸出端子設(shè)定于中間電位。
文檔編號G11C7/10GK1158192SQ96190719
公開日1997年8月27日 申請日期1996年7月4日 優(yōu)先權(quán)日1995年7月7日
發(fā)明者熊谷敬, 德田泰信 申請人:精工愛普生株式會社