專利名稱：動態(tài)隨機存取存儲器的制作方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及一種刷新動態(tài)隨機存取存儲器(DRAM)中的存儲單元的方法，更具體地說，涉及一種減少使用CMOS(互補型金屬氧化物半導體)的DRAM的漏電壓的刷新噪聲的方法。
相關(guān)技術(shù)的說明如在本技術(shù)中已熟知的那樣，動態(tài)隨機存取存儲器需要對DRAM中的存儲單元作周期性的刷新以便使存儲在每個存儲單元中的數(shù)據(jù)不會隨時間而損失或衰減。通過周期性地刷新DRAM中的每行存儲器，把能量提供給該行中的每個電容性的存儲單元，使得存儲在存儲單元中的數(shù)據(jù)不會衰減。因此，刷新是易失性存儲器的存儲機理中關(guān)鍵的因素。
一次刷新可以是RAS(行地址選擇)刷新之前的CAS(列地址選擇)，或只是一次RAS刷新。RAS刷新前的CAS包括在RAS信號確認之前先確認CAS信號以表明下一周期是一個刷新周期。響應于RAS前的CAS的確認，存儲器中的一個內(nèi)部地址計數(shù)器提供要被刷新的下一行的行地址。僅對RAS的刷新以與刷新存儲器中選中的行相似的方式進行操作，不過，要被刷新的行地址相反是由外部刷新電路提供的。
但是，每當執(zhí)行一次刷新時，在被刷新的DRAM中的電流波動會導致向DRAM供電的線路電壓降低。由線路電壓下降所引起的噪聲會影響該DRAM或由同一電壓供電的其它DRAM的工作。對使用CMOS工藝的DRAM尤其是這樣，因為，這種DRAM的內(nèi)部線路結(jié)構(gòu)特別易受電壓突然下降或噪聲的影響。
因此，為了防止在刷新期間大的噪聲尖峰，以前的刷新方法曾考慮過對單列直插存儲器模塊(SIMM)實現(xiàn)交錯刷新，以使刷新彼此相繼進行并且至少相隔一個時鐘周期。更進一步，為了減少刷新存取所引起的電壓降的大小，為每個存儲體提供濾波電容器以便在高電流輸出時保持線路電壓。盡管這種方法可以用來把刷新期間所產(chǎn)生的電壓降均勻地分布到多個時鐘周期上，但是仍然不能把減少電壓降做到最優(yōu)化。這是因為，有時候相鄰的存儲體共用一個或多個濾波電容器，因此，如果例如第一和第二個存儲體連續(xù)被刷新時，濾波電容器就會沒有足夠的恢復時間來再充電到正常的線路電壓。因此，如果共用同一個濾波電容器的多個存儲體在相繼的時鐘周期內(nèi)被刷新時，就有可能在連接到被存取的存儲體上的電源線上觀察到顯著的電壓降，并且所引起的噪聲將影響DRAM的工作。
發(fā)明概要一種刷新多個易失性存儲體的方法，該存儲體共用一個公共的濾波電容器以濾除電壓電源線上的電壓降，所述方法包括下列步驟對和第二個存儲體共用濾波電容器的第一存儲體起動一次刷新；在起動第一個存儲體的刷新之后對不和第一及第二存儲體共用濾波電容器的第三存儲體起動一次刷新；以及，在起動第三存儲體的刷新之后刷新第二存儲體。
按照優(yōu)選實施例，第一、第二和第三存儲體是CMOS存儲體。
按照另一個優(yōu)選實施例，所述方法包括這樣的步驟在接著起動第二存儲體的刷新之后起動第四存儲體的刷新的步驟，其中，第四存儲體和第三存儲體共用另外的濾波電容器。
在另一方面，本發(fā)明是一種減少電源電壓降的方法，這種電壓降發(fā)生在對共用公共電容器的存儲體進行刷新期間，其中，每次進行刷新時都能在存儲體上觀察到電源的電壓降。兩個刷新周期之間的時間是這樣的對第一和第二存儲體的立即相繼的刷新比起對第一和第二存儲體中的一個或另一個進行單次刷新會導致在第一和第二存儲體上有更大的電源電壓降。上述方法包括的步驟為對和第二存儲體共用電容器的第一存儲體起動一次刷新；以及，在足夠數(shù)量的刷新周期之后起動對第二存儲體刷新，從而對第二存儲體的刷新并不會導致比起對第一和第二存儲體中的一個或另一個存儲體作單獨的刷新時在第一和第二存儲體上有更大的電源電壓降。
附圖簡要說明

圖1是說明每一對都共用濾波電容器的兩對存儲體的示意方塊圖。
圖2是說明按照已有技術(shù)的方法所實施的對每個存儲體的刷新存取次序的時序圖。
圖3是按照本發(fā)明方法對圖1的存儲體進行刷新存取次序的時序圖。
圖4A到4C是說明就下列情況而言在刷新期間所發(fā)生的電壓降的信號圖，所說的情況是(A)是在不使用濾波電容器時利用已有技術(shù)的交錯法存取相鄰存儲體；(B)是使用已有技術(shù)的方法刷新共用相同濾波電容器的相鄰存儲體；(C)是在存儲體之間共用濾波電容器時使用本發(fā)明的方法以隔開的時間間隔來存取相鄰存儲體。
對優(yōu)選實施例的詳細說明圖1是一個簡化的示意方塊圖，它說明了多個和電源線110相連接的動態(tài)隨機存取存儲器(DRAM)體100。如圖1所示，第一DRAM體120和第二DRAM體130共用一個濾波電容器組140。這樣一種實例在例如構(gòu)成雙列直插存儲器模塊(DIMM)以便在線路板的兩側(cè)都有DRAM的應用中是普遍的。對于一般熟悉本技術(shù)的人都會理解，電容器組140可以包括多個電容器，它們由DRAM體120、130內(nèi)的各個DRAM單元所共用。與此類似，如圖1中所示，第三DRAM體150和第四DRAM體160共用電容器組170。
在運行時，每個DRAM體120、130、150和160內(nèi)的存儲單元的刷新以一預定的次序進行，以便減少通過連線110的瞬時漏電流。就像熟悉本技術(shù)的人們所熟知的那樣，電源線110有一定的阻抗，所以，當沿著線路110的某一點上發(fā)生急劇的電流流動時，在線路110的這一地點就有可能觀察到明顯的電壓降。因此，沿著電源線的一系列位置上要包括濾波電容器140、170，以減輕這種電壓變動的影響。此外，經(jīng)常導致線路110上這種急劇電流流動的刷新存取可交錯進行以減少沿著線路110上任何一個給定位置上的總的電流流動。
某些以前的在線路110上任何給定位置處減少電流流動的方法都包括對每個DRAM體進行交錯刷新，因此，對任何一個DRAM體120、130、150和160來說，行地址選通線不會在同時被確立。如圖2所示，為了起動刷新操作，列地址選通線被確立，接著是每一條行地址選通線(即相當于每個相應的存取DRAM體120、130、150、160)相繼被確立。但是，當共用相同的濾波電容器的DRAM體的行地址選通線被快速連續(xù)確立時，就有可能使濾波電容器沒有足夠的時間從跟隨在第一次行地址選通之后的電流流動中恢復過來，從而，跟隨在第二行地址選通確立之后的另外的電流流動會導致沿著線路110上有相對業(yè)已低于正常的電壓電平的電壓下降。這種情況示于圖4A和4B中。具體來說，圖4A表示這樣的電壓降，如果在RAS1信號之后立即確立RAS2信號(如圖2所示)，且這時不存在濾波電容器140，那么，在DRAM體120、130上沿著線110上總是會觀察到所說的電壓降。因此，圖4A表明了這些相鄰的存儲體在相繼的時鐘周期被刷新時在存儲體120、130的電壓輸入端所觀察到的電壓降的緊密鄰近性。
由于在鄰近于DRAM體120、130的線路110上存在濾波電容器140，所以，觀察到的電壓降由圖4B所示那樣來表示。雖然在對DRAM體120、130的電源輸入處所觀察到的電壓降并不像如果在第一次電壓降時于不存在電容器140的情況下所觀察到的電壓降那樣嚴重，但是，當?shù)诙€電壓降已發(fā)生而鄰近DRAM體120、130的線路110上的電壓還沒有恢復到它原來的數(shù)值時，一旦確立了第二行地址選通信號，就會觀察到一個大的壓降。因此，很明顯，在某些情況下，如果刷新是快速連續(xù)發(fā)生的以致濾波電容器140沒有時間從原來的電壓降恢復過來，先有技術(shù)的方法就會導致相鄰DRAM體的電源輸入有明顯的電壓降。如果DRAM體120、130使用CMOS工藝的話，這一問題將更加嚴重，因為，CMOS工藝在出現(xiàn)這樣的電壓降時特別容易受到噪聲的影響。
然而，按照本發(fā)明的思路，在刷新時存取DRAM體的改進方法表明在圖3中。如圖3所示，DRAM的刷新順序被改變了，因此共用同一些濾波電容器的DRAM體并不在相繼的時鐘周期內(nèi)被存取。也就是說，如圖3所示，用來刷新第二DRAM體130的行地址選通先被確立，接著確立用于刷新第四DRAM體160的行地址選通信號，接著是確立用于刷新第一DRAM體120的行地址選通信號，最后確立用于刷新第三DRAM體150的行地址選通信號。因此，從圖3可以看出，對于共用同一濾波電容器的存儲體的刷新絕不會在相繼的時鐘周期中被起動。
這個改進了的刷新順序的好處示于圖4C中。如圖4C所示，電壓降被足夠的寬度所分隔開，從而，在電容器140上觀察到下一個電壓降之前，電容器140有足夠的時間恢復到原先的5伏的電平。通過這種方式，在DRAM體120、130的電源輸入處只發(fā)生較低的電壓降。在DRAM體150、160處也能觀察到相同的效果。因此，本發(fā)明的改進的刷新順序方法可保證在任何一個DRAM體120、130、150和160上都不會發(fā)生明顯的電壓降。
雖然本發(fā)明的優(yōu)選實施例已在上面作了詳細的說明，但熟悉本技術(shù)的人們應理解，在不偏離本發(fā)明精神實質(zhì)或中心特點的情況下，可對本發(fā)明作某些明顯的改進。例如，本發(fā)明可以用于這樣的系統(tǒng)，在該系統(tǒng)中，執(zhí)行僅有RAS的刷新來代替RAS刷新之前的CAS。因此，上面的說明應該看作是說明性的而非限制性的。所以，本發(fā)明的范圍應該根據(jù)下面所附的權(quán)利要求來解釋。
申請人根據(jù)條約第19條修改時的聲明本申請人現(xiàn)提交修改后的權(quán)利要求1-7以代替原始提交的權(quán)利要求1-8。
其中，權(quán)項1-3不變，權(quán)項4中，將“所述刷新包括”修改為“每一個上述‘刷新包括’”；權(quán)項5所作的修改是另一個其他的沒有與第一和第二存儲體共用同一個電容的存儲體在第一和第二存儲體進行刷新的時間之間進行刷新；原權(quán)利要求6被刪除；原權(quán)利要求7和8被重編號為新權(quán)利要求6和7，該新權(quán)利要求7的修改是每一所述刷新是RAS刷新之前的CAS。
權(quán)利要求書按照條約第19條的修改1.一種刷新多個易失性存儲體的方法，這些存儲體共用至少一個公共的濾波電容器，該電容器用于濾除電壓電源線上的電壓降，所述方法包括下列步驟對和第二存儲體共用上述至少一個濾波電容器的第一存儲體起動一次刷新；在起動上述第一存儲體的上述刷新后對不和上述第一及第二存儲體共用上述至少一個濾波電容器的第三存儲體起動一次刷新；以及在起動上述第三存儲體的上述刷新之后刷新上述第二存儲體。
2.如權(quán)利要求1所定義的一種方法，其特征在于，所述的第一、第二和第三存儲體是CMOS存儲體。
3.如權(quán)利要求1所定義的一種方法，其特征在于，該方法還包括下列步驟在繼起動上述第二存儲體的上述刷新后起動對第四存儲體的刷新，其中，所說的第四存儲體和上述第三存儲體共用另外的濾波電容。
4.如權(quán)利要求1所定義的一種方法，其特征在于，每個上述的刷新均是在RAS刷新之前的CAS。
5.一種減少在對第一存儲體和第二存儲體進行刷新期間所發(fā)生的電源電壓降的方法，該第一和第二存儲體共用至少一個公共的電容器，其中，每當所述第一存儲體或所述第二存儲體發(fā)生刷新時就會在該第一和第二存儲體上觀察到電源電壓降，并且，兩次刷新周期之間的時間是這樣的即對上述第一和第二存儲體的立即相繼的刷新比起對上述第一和第二存儲體中的一個或另一個進行單次刷新會導致在上述第一和第二存儲體上有更大的電源電壓降，該方法包括下列步驟對和上述第二存儲體共用上述至少一個電容器的上述第一存儲體起動一次刷新；以及在對至少另一個其它的不和上述第一和第二存儲體共用上述的至少一個電容器的存儲體上有足夠數(shù)量的刷新周期被起動之后對上述第二存儲體起動一次刷新，從而，對上述第二存儲體的上述刷新不會導致比對上述第一和第二存儲體的一個或另一個進行單獨一次刷新在上述第一和第二存儲體上有更大的電源電壓降。
6.如權(quán)利要求5所定義的一種方法，其特征在于，所說的足夠數(shù)量的刷新周期是一個刷新周期。
7.如權(quán)利要求5所定義的一種方法，其特征在于，每個上述的刷新是RAS刷新之前的CAS。
權(quán)利要求
1.一種刷新多個易失性存儲體的方法，這些存儲體共用至少一個公共的濾波電容器來濾除電壓電源線上的電壓降，所述方法包括下列步驟對和第二存儲體共用上述至少一個濾波電容器的第一存儲體起動一次刷新；在起動上述第一存儲體的上述刷新后對不和上述第一及第二存儲體共用上述至少一個濾波電容器的第三存儲體起動一次刷新；以及在起動上述第三存儲體的上述刷新之后刷新上述第二存儲體。
2.如權(quán)利要求1所定義的一種方法，其特征在于，所述的第一、第二和第三存儲體是CMOS存儲體。
3.如權(quán)利要求1所定義的一種方法，其特征在于，該方法還包括下列步驟在繼起動上述第二存儲體的上述刷新后起動對第四存儲體的刷新，其中，所說的第四存儲體和上述第三存儲體共用另外的濾波電容器。
4.如權(quán)利要求1所定義的一種方法，其特征在于，上述的刷新包括在RAS刷新之前的CAS。
5.一種減少在對共用至少一個共同的電容器的存儲體刷新期間所發(fā)生的電源電壓降的方法，其中，電源電壓下降是在每次發(fā)生刷新時在該存儲體上觀察到的，并且，兩次刷新周期之間的時間是這樣的，即對上述第一和第二存儲體的立即相繼的刷新比起對上述第一和第二存儲體中的一個或另一個進行單次刷新會導致在上述第一和第二存儲體上有更大的電源電壓降，該上述方法包括下列步驟對和第二存儲體共用至少一個電容器的第一存儲體起動一次刷新；以及在足夠數(shù)量的刷新周期之后起動對上述第二存儲體的刷新，從而，對上述第二存儲體的上述刷新并不會導致比起對上述第一和第二存儲體中的一個或另一個存儲體作單獨的刷新時在上述的第一和第二存儲體上有更大的電源電壓降。
6.如權(quán)利要求5所定義的一種方法，其特征在于，在對上述第一存儲體起動上述刷新和對上述第二存儲體起動上述刷新之間至少有另一個存儲體被刷新。
7.如權(quán)利要求5所定義的一種方法，其特征在于，所述足夠數(shù)量的刷新周期是一個刷新周期。
8.如權(quán)利要求5所定義的一種方法，其特征在于，上述刷新包括RAS刷新之前的一次CAS。
全文摘要
一種在刷新周期期間內(nèi)存取動態(tài)隨機存取存儲器(DRAM)體(120、130、150、160)的改進了的方法考慮到了順序地存取并不共用公共濾波電容器(140、170)的DRAM體。通過這種方式，由刷新存取所引起的電壓降在相繼的時鐘周期中不會在同一些濾波電容器上被觀察到，從而，濾波電容器(140、170)在同一個電容器上發(fā)生另外一次刷新命中之前有足夠的恢復時間以便把供電電壓恢復到原先的電壓水平。在這種方式下，可以緩解DRAM體(120、130、150、160)的電壓電源輸入(110)處的明顯電壓降。
文檔編號G11C11/403GK1169205SQ96191400
公開日1997年12月31日 申請日期1996年6月27日 優(yōu)先權(quán)日1995年9月14日
發(fā)明者小L·R·莫特 申請人:三星電子株式會社