專利名稱：寄存器文件讀/寫單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括一個多端口存儲器的一種電子電路。
背景技術(shù)：
多端口存儲器是熟悉的器件，具有多個端口，以便對該存儲器能進行并行存取，例如，用于同時通過第一端口讀出第一存儲器位置和通過第二端口寫入第二存儲器位置。典型地，多端存儲器特別應(yīng)用在數(shù)據(jù)處理器件中用作寄存器文件或高速緩沖存儲器。寄存器文件是用于由該數(shù)據(jù)處理器件的功能部分產(chǎn)生和使用的中間結(jié)果及變元的暫存緩沖器。高速緩沖存儲器是高速存儲器，連接到非常慢的但卻是大的主儲存器，以允許快速對該主儲存器提前裝入該高速緩沖存儲器的部分內(nèi)容進行存取。該高速緩沖存儲器是一個高速存儲器，利用計算機程序中的參考位置儲存在該高速存儲器中可能再使用的數(shù)據(jù)。
授予Huard的美國專利US 5,189,640公開了一種多端口存儲器單元。這個已知的單元包括由交叉連接的反相器組成的一個雙穩(wěn)元件。該雙穩(wěn)元件通過許多對讀出開關(guān)連接到許多對讀出位線，以及通過許多對寫入開關(guān)連接到許多對寫入位線。該讀出和寫入開關(guān)通過許多讀允許線和許多寫允許線進行控制。
發(fā)明目的許多的讀開關(guān)、寫開關(guān)，讀出位線，寫入位線，以及許多的允許線對半導(dǎo)體襯底面積提出高要求的分辨結(jié)構(gòu)。
特別地，本發(fā)明的目的在于提供一種電子電路，它具有一定儲存容量的多端口存儲器，要求的襯底面積顯著小于儲存容量相同的現(xiàn)有器件。
發(fā)明概要為此目的，本發(fā)明提供了一種電子電路，具有包括許多存儲器單元的多端口存儲器。每個單元連接到許多獨立可控的位線。每個單元包括一個用于儲存單獨位的儲存器件和許多開關(guān)。操作每個開關(guān)，以便有選擇性地將該儲存器件連接到各自的一條位線。每個儲存器件包括連接在許多開關(guān)和該儲存器件輸入端之間的一個寫允許元件，以便允許寫入該單元，以及連接在該儲存器件輸出端和該許多開關(guān)之間的一個讀允許元件，以便允許讀出該單元。
相對于現(xiàn)有技術(shù)，許多讀開關(guān)和許多寫開關(guān)均由許多開關(guān)同讀允許元件和寫允許元件結(jié)合所取代，此外，合并讀出位線和寫入位線。換言之按本發(fā)明的開關(guān)是用于將選擇的一根或多根位線連接到該儲存器件，而讀允許元件能將該儲存位轉(zhuǎn)移到一根或多根選擇的位線，或該寫允許元件能將在所選位線上的一位轉(zhuǎn)移到該儲存器件。按本發(fā)明的存儲器結(jié)構(gòu)要求的襯底面積和元件比已有存儲器明顯的小和少，而這點是明顯的。
附圖的簡要說明以下借助于參照附圖的例子更詳細地說明本發(fā)明。其中

圖1為按本發(fā)明的存儲器單元的方塊圖；圖2為該單元的優(yōu)選實施例的晶體管接線圖；以及圖3為按本發(fā)明的具有多端口存儲器的電路的方塊圖。
圖中相同的參考標(biāo)記表示相應(yīng)的或類似的部件。
詳細的實施例圖1為本發(fā)明的存儲器單元100的方塊圖。單元100包括一個用于儲存一個信息位的儲存元件102，以及用于將元件102選擇連接到位線114，116，118，120和122的一個或多個上的開關(guān)104，106，108，110和112。開關(guān)104-112由各自的一個選擇信號WL0，WL1，WL2，WL3和WL4控制。元件102具有一個輸入端124用于寫數(shù)據(jù)到元件102，以及一個輸出端126，用于讀出儲存在元件102中的數(shù)據(jù)。單元100還包括一個寫允許元件128，將所有開關(guān)104-112連接到輸入端124，以及一個讀允許元件130，將輸出端126連接到所有開關(guān)104-112。在該例中，寫允許元件128是通過一個寫允許信號WREN控制，而讀允許元件是自動接入的?？梢韵胂笃渌膶嵤├?未示出)，其中讀允許元件130接收一個讀允許信號，而寫允許元件128根據(jù)由位線114-122的合適的一根或多根被驅(qū)動而自動接入，或者其中兩個功能無需允許信號。由于寫允許元件128和讀允許元件130彼此連接，因此必須注意避免邏輯沖突。
圖2為在一個SRAM實施例中存儲器單元100的晶體管接線圖。即，儲存元件102包括兩個交叉耦合的反相器，每個具有PFET240，242和NFET244，246，串聯(lián)在VDD和GND之間。由于SRAM儲存元件102的對稱特性，除開關(guān)104-112和位線114-122之外，現(xiàn)在提供開關(guān)204，206，208，210和212，以及輔助位線214，216，218，200和222。開關(guān)104-112以及204-212每個包括各自的一個NFET并通過選擇信號WL0-WL4成對地加以控制。同樣，除寫允許元件128和讀允許元件130之外，還對稱配置寫允許元件228和讀允許元件230。寫允許元件128包括一個NFET，在其一方有一導(dǎo)電通道連接在開關(guān)104-112之間，而在其另一方連接反相器240/244的輸入端。并接收寫允許信號WREN。寫允許元件228包括一個NFET，在其一方有一導(dǎo)電通道連接在開關(guān)204-212之間，而在其另一方連接反相器242/246，并也接收寫允許信號WREN。讀允許元件130包括一個NFET，其導(dǎo)電通道安置在開關(guān)104-112和GND之內(nèi)，其控制電極連接到反相器240/244的輸出端。讀允許元件230包括一個NFET，其輸入通道安置在開關(guān)204-212和GND之間，其控制電極連接到反相器242/246的輸出端。要指出當(dāng)反相器240/244(242/246)是邏輯低電平時，在選擇的多根位線114-122(214-222)上，對于預(yù)先充電位線114-122(214-222)而言預(yù)先充電特性(未示)將適用于產(chǎn)生一個邏輯高電平。
圖3為具有多端口存儲器302的電子電路300的部分的方塊圖。存儲器302包括多個圖1或圖2中所示類型的存儲器單元304，306，308和310。例如使用的存儲器302就像在數(shù)據(jù)處理器中的一個寄存器文件那樣。為容易理解附圖，在每個單元304-310中，圖1和圖2中的開關(guān)104-112集中地由參考編號312表示。單元304和308連接到一組位線314。單元306和310連接到一組位線316。位線314和316存儲器I/O電路318，該電路318通過端口320，322，324，326和328能向或從選擇的多個單元304-310提供數(shù)據(jù)。I/O電路318允許由例如304-310的單獨一個單元向端口320-328的多個端口提供數(shù)據(jù)。在單元304和306中的開關(guān)312，以及在單元308和310中的開關(guān)312通過字線332和334從字線選擇電路330接收控制信號WL0-WL4。寫允許電路336工作時將寫允許信號WREN提供到每個單元304-310中的寫允許元件128。
權(quán)利要求
1.一種具有多端口存儲器的電子電路，包括多個存儲器單元，其中每個單元連接到許多獨立可控的位線；每個單元包括一存儲器件，用于儲存單元一位；許多開關(guān)，每一個工作時將該存儲器件有選擇地連接到相應(yīng)的一根位線；每個儲存器件包括；一寫允許元件，連接在許多開關(guān)和該存儲器件輸入端之間，用于允許寫入該單元；一讀允許元件，連接在該存儲器件輸出端和許多開關(guān)之間，用于允許讀出該單元。
2.根據(jù)權(quán)利要求1的電路，其中至少讀允許元件或?qū)懺试S元件通過一控制信號執(zhí)行操作。
3.權(quán)利要求2的電路，其中存儲器件包括一對交叉耦合的反相器；寫允許元件包括一個寫允許晶體管，它具有連接在許多開關(guān)和輸入端之間的導(dǎo)電通道，還具有用于接收控制信號的控制電極。
4.權(quán)利要求3的電路，其中讀允許元件包括一個讀允許晶體管，它具有連接在許多開關(guān)和一參考電壓之間的導(dǎo)電通道，還具有連接到輸出的一控制電極。
5.根據(jù)權(quán)利要求1的電路，其中開關(guān)工作時通過至少兩個端口能同時讀出指定的一個單元。
全文摘要
在多端口存儲器的一個單元通過各自的開關(guān)連接到各自的位線。一個寫允許元件放置在該開關(guān)和該單元的儲存器件的輸入端之間。一個讀允許元件放置在該儲存器件的輸出端和該同一個開關(guān)之間。這樣，讀位線和寫位線被合并，每單元的開關(guān)數(shù)量相對現(xiàn)有技術(shù)多端口存儲器將急劇下降。
文檔編號G11C8/00GK1168191SQ96191486
公開日1997年12月17日 申請日期1996年9月13日 優(yōu)先權(quán)日1995年9月27日
發(fā)明者M·A·安 申請人:菲利浦電子有限公司