專利名稱：非易失性存儲(chǔ)器成塊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于計(jì)算機(jī)存儲(chǔ)器領(lǐng)域。更具體地，本發(fā)明涉及包含塊與這些塊的局部解碼器的電可擦除與可編程非易失性存儲(chǔ)器。
一種先有技術(shù)的快速可擦除與電可編程只讀存儲(chǔ)器(“快速EPROM”)是組織成行與列的。存儲(chǔ)器單元位于字線與位線的交點(diǎn)上。各字線連接在一行中的多個(gè)存儲(chǔ)器單元的門電極上。各位線連接在一列中的多個(gè)存儲(chǔ)器單元的漏極上。所有存儲(chǔ)器單元的源極連接在一條公用的電源線上。

圖1示出先有技術(shù)的上述陣列配置。
快速EPROM可由用戶編程，并且一經(jīng)編程，快速EPROM便保持其數(shù)據(jù)直到被擦除為止。編程時(shí)，快速EPROM是逐個(gè)字節(jié)或逐個(gè)字地編程的。一經(jīng)編程，可在一次相對快速的操作中用電消磁擦除該快速EPROM的全部內(nèi)容。使快速EPROM中的所有單元的源極可同時(shí)獲得高的擦除電壓。這導(dǎo)致全陣列擦除。然后，該EPROM便可用新數(shù)據(jù)重新編程。
這種先有快速EPROM結(jié)構(gòu)的一個(gè)缺點(diǎn)是陣列擦除的特征。即當(dāng)企圖對存儲(chǔ)在陣列中的程序進(jìn)行改變時(shí)，即使改變較小，也必須擦除整個(gè)陣列并將整個(gè)程序重寫到陣列中。
解決這一問題的一種先有方法為將陣列重組成塊，使高擦除電壓只使要擦除的一塊內(nèi)的每一個(gè)單元的源極可以獲得。利用這種配置，只擦除存儲(chǔ)器陣列的一塊而不是擦除整個(gè)存儲(chǔ)器陣列。
這一先有方法的一個(gè)缺點(diǎn)是會(huì)從快速EPROM的分塊陣列配置中產(chǎn)生干擾。這種干擾可有兩種類型。一種類型稱作漏極干擾。在沿一列的單元的漏極跨塊邊界互連時(shí)產(chǎn)生漏極干擾。另一種類型的干擾稱作門極干擾。在沿一行的單元的門電極跨塊邊界互連時(shí)產(chǎn)生門電極干擾。
“門電極干擾”的例子如下。通過將位線組織成組而將先有快速EPROM分成“位線塊”。在快速EPROM的編程期間，將高電壓VPP(通常為12伏)通過選擇的字線作用在選定的塊中的選定的單元的控制門電極上。將低于VPP的編程電壓VP(通常為7伏)通過選擇的位線作用在選定的單元的漏極上。在操作期間將選定的塊中的所有單元的源極接地。在選定的塊與未選定的塊兩者中沿未選定的字線的未選定的單元的門電極都是接地的。使選定的塊與未選定的塊兩者中沿未選定的位線的未選定單元的漏極浮置或接地。
在這一情況中，沿選定的字線的未選定單元將具有高的正電壓VPP(即12伏)耦合在它們的浮置門電極上。從而沿選定的字線的各未選定的單元跨加有電場?？缂佑诟魑催x定的單元的電場的存在會(huì)使電子向浮置的門電極移動(dòng)。這提高了這些未選定的單元的閾值而導(dǎo)致這些未選定的單元慢慢地編程。這稱作慢編程，因而，門電極干擾能導(dǎo)致有害的慢編程。
“漏極干擾”的例子如下，先有技術(shù)的快速EPROM是通過將字線組織成組而分成“字線塊”的。在快速EPROM的編程期間，將12伏的高電壓VPP通過選定的字線作用在選定的塊中的選定的單元的控制門電極上。將7伏的編程電壓VP通過選定的位線作用在選定的單元的漏極上。選定的塊與未選定的塊兩者中的沿選定的位線的未選定的漏極將被耦合在7伏的電壓VP上。未選定的單元的門電極將被接地。這便沿選定的位線跨越各未選定的單元建立了一個(gè)電場，該電場導(dǎo)致電子從浮置的門電極到漏極的有害移動(dòng)，而導(dǎo)致這些未選定的單元慢慢地擦除。這稱作慢擦除。因而，漏極干擾能導(dǎo)致有害的慢擦除。
“門電極干擾”與“漏極干擾”特別有害，因?yàn)殡S著快速EPROM的選定的塊的編程或擦除的重復(fù)進(jìn)行而累積它們的效應(yīng)。每次存在編程或擦除操作時(shí)在一些未選定的單元中都會(huì)出現(xiàn)有害的電子移動(dòng)。
由于門電極干擾，未選定單元的閾值不斷提高而慢慢地編程這些未選定單元。對于漏極干擾，未選定單元的閾值不斷降低而慢慢地擦除這些未選定單元。如果在一個(gè)未選定的單元上累積的門電極或漏極干擾達(dá)到一定程度，有可能完全改變該未選定單元的狀態(tài)。換言之，在一段時(shí)間上有可能無意編程或擦除一個(gè)未選定的單元。
發(fā)明概述本發(fā)明的特征之一為提供一種組織成塊并包含塊擦除特征的非易失性存儲(chǔ)器。
本發(fā)明的另一特征為提供一種組織成塊并包含用于消除塊之間的干擾的局部解碼器的非易失性存儲(chǔ)器。
本發(fā)明的又一特征為允許以不同的存儲(chǔ)容量重新配置非易失性存儲(chǔ)器。
非易失性存儲(chǔ)器包括一條全局線及第一塊與第二塊。第一塊包括多條第一局部線及耦合在全局線和第一局部線上的第一局部解碼器，用來第一解碼器啟動(dòng)時(shí)按照地址有選擇地將全局線耦合在其中一個(gè)第一局部線上，而在第一局解碼器關(guān)閉時(shí)將第一局部線與全局線隔離。第二塊包括多條第二局部線及耦合在全局線和第二局部線上的第二局部解碼器，用來在第二局部解碼器啟動(dòng)時(shí)按照地址有選擇地將全局線耦合在其中一條第二局部線上，而在第二局部解碼器截止時(shí)將第二局部線與全局線隔離，從而消除存儲(chǔ)器操作期間第一與第二塊之間的干擾。
附圖簡述在附圖中以示例而非限制方式展示本發(fā)明，其中相同的參照符號(hào)表示相同的元件，附圖中圖1示出先有技術(shù)快速EPROM的陣列配置；圖2為采用本發(fā)明的一個(gè)實(shí)施例的快速EPROM的方框圖；圖3展示圖2的快速EPROM的一種陣列配置；圖4展示圖2的快速EPROM的另一種陣列配置。
詳細(xì)描述圖2為實(shí)現(xiàn)本發(fā)明的實(shí)施例的快速EPROM30的電路的方框圖?？焖貳PROM30包含由在地址上存儲(chǔ)數(shù)據(jù)的浮置門電極快速PEROM單元構(gòu)成的存儲(chǔ)器陣列31。對于一個(gè)實(shí)施例，存儲(chǔ)器陣列31存儲(chǔ)16Mbits(“兆位”)數(shù)據(jù)。對于另一實(shí)施例，存儲(chǔ)器陣列31可小于或大于16Mbits。
作為替代，快速EPROM30可以是其它類型的非易失性存儲(chǔ)器。例如，快速EPROM30可以是簡單的EPROM(“電可編程只讀存儲(chǔ)器”)。
如將更詳細(xì)地描述的，快速EPROM30包含配置成各具有一個(gè)局部解碼器的多個(gè)塊的存儲(chǔ)器陣列。當(dāng)塊選擇信號(hào)啟動(dòng)一塊的局部解碼器時(shí)，該局部解碼器便選擇該塊的一條局部線來連接延伸通過存儲(chǔ)器陣列的所有塊的若干全局線中選定的一條。當(dāng)塊選擇信號(hào)關(guān)閉該局部解碼器時(shí)，該局部解碼器便將相應(yīng)的塊的所有局部線與全局線隔離。這樣做便將各塊與另一塊隔離。這又在存儲(chǔ)器操作期間消除了塊間干擾。此外，當(dāng)發(fā)現(xiàn)存儲(chǔ)器陣列的一塊或多塊有故障時(shí)，允許快速EPROM30以部分存儲(chǔ)容量重新配置。再者，塊冗余性也能應(yīng)用于快速EPROM30。
快速EPROM30能用于任何種類的計(jì)算機(jī)系統(tǒng)或數(shù)據(jù)處理系統(tǒng)中。使用快速EPROM30的計(jì)算機(jī)系統(tǒng)可以是個(gè)人計(jì)算機(jī)、筆記本式、膝上型、個(gè)人助手/通信裝置、小型計(jì)算機(jī)、工作站、大型主機(jī)、多處理器計(jì)算機(jī)或任何其它類型的計(jì)算機(jī)系統(tǒng)。此外，在其中使用了快速EPROM的系統(tǒng)可以是打印機(jī)系統(tǒng)、蜂窩式電話系統(tǒng)、數(shù)字應(yīng)答系統(tǒng)或任何其它數(shù)字存儲(chǔ)系統(tǒng)。
對于一個(gè)實(shí)施例，快速EPROM30采用MOS電路并且快速EPROM30的所有電路位于一塊單一的半導(dǎo)體基片上。
對于一個(gè)實(shí)施例，存儲(chǔ)器陣列31的各存儲(chǔ)器單元一次能存儲(chǔ)一位數(shù)據(jù)。對于另一實(shí)施例，存儲(chǔ)器陣列31的各存儲(chǔ)器單元一次能存儲(chǔ)多位數(shù)據(jù)。
將存儲(chǔ)器陣列31分成若干塊BLOCK0至BLOCKn。各塊BLOCK0至BLOCKn包含一個(gè)局部解碼器。例如，塊BLOCK0包含局部解碼器32而塊BLOCK1包含局部解碼器33。塊BLOCK0至BLOCKn中各塊包含若干條位線及局部字線(圖2中未示出)。一塊的位線只在該特定塊內(nèi)延伸而一塊的局部字線只在該塊內(nèi)延伸。例如，位線43至43i只在塊BLOCK0內(nèi)延伸而位線45至45i只在塊BLOCKn內(nèi)延伸。存儲(chǔ)器單元是放置在局部字線與位線的交點(diǎn)上的。存儲(chǔ)器陣列31的所有位線通過Y門電極電路42連接在Y解碼器39上。
各塊BLOCK0-BLOCKn內(nèi)的局部字線連接在各自的塊的局部解碼器上。此外，存儲(chǔ)器陣列31還包含連接到全局X解碼器38上的多條全局字線48至48n。全局字線48 48n連接在各局部解碼器32至32n上。全局字線48-48n延伸通過所有塊BLOCK0-BLOCKn。然而，全局字線48-48n并不物理地連接在存儲(chǔ)器陣列31的各塊的局部字線上，但能通過各塊的各自的局部解碼器電連接在該塊的局部字線上。例如，局部解碼器32允許各全局字線48-48n連接在塊BLOCK0的局部字線之一上。對于一個(gè)實(shí)施例，存儲(chǔ)器陣列31的各塊的局部字線以下述方式通過各自的局部解碼器耦合在全局字線上，即各全局字線對應(yīng)于一塊內(nèi)的幾條局部字線的方式。換言之，一塊中的局部解碼器給每一個(gè)它所接收的地址信息為其中一條全局字線從若干條局部字線中選擇一條局部字線。所選擇的局部字線是否是實(shí)際選擇的線取決于其對應(yīng)的全局字線是否是被選擇的全局線。對于另一實(shí)施例，一塊內(nèi)的局部字線與全局字線48-48n一一相對應(yīng)。圖2并未示出存儲(chǔ)器陣列31的各塊內(nèi)的局部字線。圖3-4示出存儲(chǔ)器陣列31的各塊的陣列配置，包含局部解碼器及局部字線，下面將更詳細(xì)地描述它們。
作為替代，陣列31可配置成使各塊BLOCK0-BLOCKn包含若干條字線與局部位線。一塊的字線只能在該特定塊內(nèi)延伸而一塊的局部位線只能在該塊內(nèi)延伸。然后將所有的塊的字線連接在X解碼器38上。一塊內(nèi)的局部位線連接在該塊的局部解碼器上。在本例中，不是用全局字線，而是設(shè)置了若干全局位線來連接到存儲(chǔ)器陣列31的所有局部解碼器上。全局位線通過Y選通電路42連接在Y解碼器39上。全局位線還延伸通過所有的塊BLOCK0-BLOCKn。對于本實(shí)施例，Y解碼器39為全局Y解碼器而X解碼器38并不具有對應(yīng)的局部解碼器。
再參見圖2，X解碼器38為存儲(chǔ)器陣列31的行解碼器并接收來自地址總線43的一部分行地址來選擇全局字線48-48n之上。然而，X解碼器38并不在存儲(chǔ)器陣列31的各塊內(nèi)選擇任何局部字線。
各局部解碼器32-32n也連接在總線43上來接收行地址的其余部分，以從通過各自的局部解碼器對應(yīng)于一條全局的字線的若干局部字線中選擇一條局部字線。對于一個(gè)實(shí)施例，總線43(1)將行地址的若干最低位加在各局部解碼器32-32n上，(2)將行地址的其余最高位加在X解碼器38上。或者，X解碼器38接收行地址的若干最低位而總線43則在各局部解碼器32-32n上施加行地址的其余最高位。此外，各局部解碼器32-32n還接收來自塊解碼器37的塊選擇信號(hào)。例如，局部解碼器32接收塊選擇信號(hào)BSO而局部解碼器32n接收塊選擇信號(hào)BSn。當(dāng)一個(gè)局部解碼器的塊選擇信號(hào)被斷言時(shí)，它使各自的局部解碼器在通過總線43施加的地址信息上操作。在未斷言一個(gè)局部解碼器的塊選擇信號(hào)時(shí)，便關(guān)閉各自的局部解碼器。因此，這允許在存儲(chǔ)器操作期間一塊的局部字線與全局字線及其它塊的局部字線隔離。
另一種選擇是，不將各解碼器32-32n連接在總線43上，而是各局部解碼器32-32n從全局字線48-48n上接收地址信息或選擇數(shù)據(jù)。在本例中，全局X解碼器38解碼X地址來生成選擇數(shù)據(jù)到兩條或多條全局字線48-48n上。此外，取決于選擇數(shù)據(jù)，各塊的局部解碼器是由若干個(gè)二對四、三對八、或四對十六的解碼器構(gòu)成的。根據(jù)在各局部解碼器32-32n中采用的解碼器的類型，將選擇數(shù)據(jù)施加在兩條、三條或四條全局字線48-48n上。例如，如果各局部解碼器32-32n包含若干二對四解碼器，便將選擇數(shù)據(jù)施加在兩條全局字線48-48n上。如果各局部解碼器32-32n包含若干三對八解碼器，便將選擇數(shù)據(jù)施加在三條全局字線48-48n上。當(dāng)一個(gè)啟動(dòng)的局部解碼器接收到選擇數(shù)據(jù)時(shí)，便解碼該選擇數(shù)據(jù)并選擇對應(yīng)的塊的局部字線之一。
還通過塊選擇線49至49s，將塊解碼器37連接在擦除開關(guān)36上。塊選擇線49-49s將各塊選擇信號(hào)BS0-BSn加在對應(yīng)的局部解碼器上。
塊解碼器37為每一個(gè)所加的塊地址選擇一個(gè)選定塊。塊解碼器37通過啟動(dòng)選定的塊的局部解碼器來選擇所選的塊。塊解碼器37通過斷言塊選擇信號(hào)BS0-BSn中適當(dāng)?shù)囊粋€(gè)來這樣做。塊解碼器37還連接在總線43上來接收塊地址。對于一個(gè)實(shí)施例，快速EPROM30的塊地址為Y解碼器39中所接收的列地址的一部分。
擦除開關(guān)36包含各耦合在塊BLOCK0-BLOCKn中一塊上的公用電源線上的許多開關(guān)(未示出在圖2中)。各擦除開關(guān)36根據(jù)來自選擇49-49s之一的塊選擇信號(hào)及根據(jù)存儲(chǔ)器操作(即，讀、編程及擦除操作)有選擇地將VSS(即接地)或VPP(即擦除)電壓連接到其相關(guān)聯(lián)的塊的公用電源線46-46n之一。這意味著不管塊選擇信號(hào)BS0-BSn如何，在快速EPROM30的讀與編程操作期間，這些擦除開關(guān)36將在所有VSS電壓加到公用電源線46-46n上。當(dāng)快速EPROM30進(jìn)行擦除操作(用擦除信號(hào)表示)時(shí)，塊解碼器37斷言選定的塊信號(hào)而導(dǎo)致擦除開關(guān)36中對應(yīng)的開關(guān)將VPP電壓加到選定塊上，同時(shí)擦除開關(guān)36中其它開關(guān)將VSS電壓加到它們的塊上。
通過將全局字線48-48n從各塊BLOCK0 BLOCKn的局部字線隔離，在為一次存儲(chǔ)器操作(諸如編程操作)選定了存儲(chǔ)器陣列31的一塊時(shí)，全局字線48-48n是從存儲(chǔ)器陣列31的各塊上分離的而并不干擾存儲(chǔ)器陣列31的其它塊。換言之，當(dāng)選定的塊受到編程操作時(shí)，存儲(chǔ)器陣列31的未選定的塊的存儲(chǔ)器單元并不經(jīng)受任何門電極干擾。在選定的塊中的選定單元受到編程操作時(shí)，這又導(dǎo)致擦除開關(guān)36不將任何干擾抑制電位加到未選定的塊的單元的源極上，從而在快速EPROM30中消除了對這種電壓的需求。
此外，因?yàn)榇鎯?chǔ)器陣列31的各塊是用各塊的局部解碼器及局部字線互相隔離的，塊BLOCK0-BLOCKn中的某些可以永久性阻斷而不會(huì)影響相鄰的塊的存儲(chǔ)器操作。這通常在發(fā)現(xiàn)一個(gè)或多個(gè)塊BLOCK0-BLOCKn故障時(shí)是有用的。在本例中，可以重新配置存儲(chǔ)器陣列31不帶故障的塊來工作(即帶有部分存儲(chǔ)器容量)。在存儲(chǔ)器陣列31包含故障的塊時(shí)這允許存儲(chǔ)器陣列31仍以減少的塊數(shù)工作。此外，塊BLOCK0-BLOCKn中包含若干冗余塊用于替代存儲(chǔ)器陣列中故障的塊。這意味著快速EPROM30能具有冗余性。塊冗余性方案在與本申請同日提交的并轉(zhuǎn)讓給本發(fā)明的同一受讓人的Owen W.Jungroth與Mark D.Winston的名為“非易失性存儲(chǔ)器成塊結(jié)構(gòu)與冗余性”的共同未決申請序號(hào)___中已有描述。
參見圖3，其中示出了本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器陣列31的陣列配置。用于說明目的，圖3只示出了兩塊61與62。塊61與62可以是圖2的BLOCK0-BLOCKn的任何兩個(gè)相鄰的塊。如從圖3中可見，塊61與62中各塊包含局部解碼器63與64之一。此外，用于說明目的，圖3只示出延伸通過塊61與62的兩條全局字線65與66。實(shí)際上包含多得多的延伸通過許多塊的全局字線。全局字線65與66可以是圖2的全局字線48-48n中任何兩條相鄰的全局字線。
塊61包含位線70至70m而塊62包含位線80至80m。此外，各塊61與62包含若干條通過各自的局部解碼器連接在全局字線上的若干條局部字線。例如在塊61中，局部字線71至71n通過局部解碼器63連接在全局字線65上而局部字線72至72n則通過局部解碼器63連接在全局字線66上。類似地在塊62中，局部字線81至81n通過局部解碼器64連接在全局字線65上而局部字線82至82n則通過局部解碼器64連接在全局字線66上。換言之，局部字線71-81n對應(yīng)于全局字線65而局部字線72-82n對應(yīng)于全局字線66。
塊61包含公用電源線73而塊62包含公用電源線83。各公用電源線73與83連接在擦除開關(guān)36(圖2)的一個(gè)擦除開關(guān)上。此外，各塊61-62包含若干配置在該塊的位線與局部字線的交點(diǎn)上的若干個(gè)快速EPROM單元。圖3示出了塊61的單元74a至75d和示出了塊62的單元84a至85d。一塊中的各單元的漏極連接在一條位線上，其控制門電極連接在一條局部字線上及其源極連接在該塊的公用電源線上。例如，單元74a的漏極連接在位線70上，其控制門電極連接在局部字線71上及其源極連接在電源線73上。應(yīng)指出各塊61與62內(nèi)沒有一個(gè)單元是物理地與全局字線65與66相連的。因而位線70-70m及80-80m是與Y選通電路42相連的(圖2)。
局部解碼器63包含一個(gè)地址解碼器78及若干與門。圖3示出局部解碼器63的與門76至76n及77至77n，各與門76-76n將全局字線65連接在局部字線71-71n之一上。各與門77-77n將全局字線66連接在局部字線72-72n之一上。此外，各與門76-76n及77-77n還通過若干選擇線79至79n之一連接在解碼器78上。例如，選擇線79連接在與門76n及77n上而選擇線79n連接在與門76及77上。選擇線79-79n之一啟動(dòng)各與門76-76n及77-77n將其各自的全局字線連接在其各自的局部字線上。例如，在解碼器78解碼來自總線43的地址信息以選擇線79時(shí)，與門76n與77n兩者都被啟動(dòng)將其各自的一條全局字線65與66連接在其各自的一條局部字線71n與72n上。此時(shí)，如果全局字線65為選定的線則局部字線71n為選定的線，而如果全局字線66為選定的線則局部字線72n為選定的線。
類似地，局部解碼器64包含一個(gè)地址解碼器88及若干與門。圖3示出局部解碼器64的與門86至86n及87至87n。各與門86-86n將全局字線64連接到局部字線81-81n之一。各與門87-87n將全局字線66連接到局部字線82-82n之一。此外，各與門86-86n及87-87n還通過若干選擇線89至89n之一連接在解碼器88上。例如，選擇線89連接在與門86n與87n上而選擇線89n連接在與門86及87上。選擇線89-89n之一啟動(dòng)各與門86-86n及87-87n將其各自的全局字線連接在其各自的局部字線上。例如，在解碼器88解碼來自總線43的地址信息以選擇選擇線89時(shí)，與門86n及87n兩者都被啟動(dòng)將其各自的一條全局字線65與66連接在其各自的一條局部字線81n與82n上。在出現(xiàn)這一情況時(shí)，如果全局字線65是選定的線則局部字線81n便是選定的線，而如果全局字線66是選定的線則局部字線82n便是選定的線。
局部解碼器63的地址解碼器78接收塊選擇BSi信號(hào)而局部解碼器64的地址解碼器88接收塊選擇BSi+1信號(hào)。塊選擇信號(hào)BSi與BSi+1可以是來自圖2的塊解碼器37塊選擇信號(hào)BS0-BSn中的任何兩個(gè)。當(dāng)斷言BSi信號(hào)后，啟動(dòng)解碼器78解碼來自總線43的地址信息以從選擇線79-79n之中選擇一條。斷言塊選擇BSi+1信號(hào)后，啟動(dòng)地址解碼器88解碼來自總線43的地址信息來選擇選擇線89-89n之一。
對于一個(gè)實(shí)施例，各局部字線71-71n、72-72n、81-81n及82-82n是由一條連續(xù)的多晶硅帶構(gòu)成的，該帶也構(gòu)成沿一行的各快速EPROM單元的控制門電極。例如，局部字線71由同時(shí)構(gòu)成各快速EPROM單元74a至75a的控制門電極的多晶硅帶構(gòu)成。類似地，塊62的局部字線81由同時(shí)構(gòu)成各快速EPROM單元84a至85a的控制門電極的多晶硅帶構(gòu)成。各全局字線65與66由構(gòu)成存儲(chǔ)器陣列31的各位線的第一金屬層上方的第二金屬層構(gòu)成。一塊中的第一金屬層在構(gòu)成該塊內(nèi)的局部字線的多晶硅帶的上方。
應(yīng)指出圖3只示出本發(fā)明的局部解碼器63與64的一個(gè)實(shí)施例。其它實(shí)施例也可用于存儲(chǔ)器陣列31。圖4示出存儲(chǔ)器陣列31的另一實(shí)施例。如可從圖4中所見，存儲(chǔ)器陣列31的陣列配置與圖3中所示的相同，除外局部解碼器93與94采用了或非門97至97n、98至98n、106至106n及107至107n。此外，將非門連接在全局字線95與96上。再者，各局部解碼器93與94中的地址解碼器是通過若干非門連接在其選擇線上的。例如，地址解碼器18通過非門94至94n連接在選擇線99至99n上。圖4中所示的存儲(chǔ)器陣列31的整體功能基本上保持與圖3中所示的存儲(chǔ)器陣列相同，因此下面不再更詳細(xì)地描述。
參見圖2-4，現(xiàn)在描述快速EPROM30的操作。對于一個(gè)實(shí)施例，在讀操作期間，快速EPROM30的所有局部解碼器32-32n都被啟動(dòng)，而Y解碼器39則按照所作用的列地址選擇一個(gè)字節(jié)或一個(gè)字的位線，此外，全局X解碼器38選擇一條全局字線48-48n。各局部解碼器32-32n也選擇一條局部字線來連接到選定的全局字線上。當(dāng)出現(xiàn)這一情況時(shí)，只讀出在選定位線與選定局部字線的交點(diǎn)上的存儲(chǔ)器單元。這是受Y選通電路42控制的。此外，擦除開關(guān)36將VSS電壓連接到存儲(chǔ)器陣列31的所有存儲(chǔ)器單元的源極上。
對于另一實(shí)施例，快速EPROM30包含配置單元，它們在器件起動(dòng)時(shí)配置塊解碼器37來截止發(fā)現(xiàn)故障的塊的局部解碼器。
在編程操作期間，塊解碼器37按照列地址斷言塊選擇信號(hào)BS0-BSn之一。這導(dǎo)致局部解碼器32-32n之一被啟動(dòng)來解碼來自總線43的部分行地址信息，而其它局部解碼器32-32n則被關(guān)閉。X解碼器38選擇全局字線48-48n中一條選定的全局字線并將編程VPP電壓作用在選定的全局字線上。Y解碼器39在選定的塊中選擇一個(gè)字節(jié)或字的位線。如能從圖3中所見，當(dāng)關(guān)閉局部解碼器64時(shí)，沒有一條局部字線81-81n及82-82n能連接在全局字線65與66上，即使全局字線65與66之一是一條選定的字線也一樣。這消除了編程操作中塊間的干擾。例如，當(dāng)局部解碼器63為編程操作而導(dǎo)致局部字線71連接在選定的全局字線65上時(shí)，沿全局字線65的高編程VPP電壓并不連接在塊62的未選定的存儲(chǔ)器單元84a至85a上來干擾這些未選定的單元。換言之，在一個(gè)選擇的塊受到編程操作時(shí)，存儲(chǔ)器陣列31的未選定的塊的單元并不經(jīng)受門電極干擾。
再者，由于全局字線48-48n并不物理地連接在存儲(chǔ)器陣列31的各塊內(nèi)的存儲(chǔ)器單元上并且是在各塊的局部字線上方的若干層，在發(fā)現(xiàn)一塊中其對應(yīng)的局部字線故障時(shí)，各全局字線48-48n不受影響。例如，如果塊61的局部字線71出現(xiàn)故障，全局字線65受影響。這是由于局部解碼器63將塊61的局部字線71-71n與全局字線65分離這一事實(shí)。這又導(dǎo)致塊62的各局部字線81-81n完全不受沿局部字線71的故障的影響。在編程操作期間，擦除開關(guān)36(圖2)將VSS電壓連接在所有電源線46-46n上。
在擦除操作中，塊解碼器37通過將VPP電壓加在選定的塊的公用電源線上同時(shí)將VSS電壓加在其它未選定的塊的公用電源線上而選擇陣列31的選定的塊。例如，如果塊BLOCK1為選定的塊，塊解碼器37斷言BS1信號(hào)來導(dǎo)致擦除開關(guān)36將VPP電壓加在公用電源線47上，同時(shí)不斷言BS0-BSn信號(hào)的其余塊選擇信號(hào)來將VSS電壓加在除公用電源線47以外的公用電源線46-46n上。
在上文說明書中，已參照其特定實(shí)施例描述了本發(fā)明。然而，顯而易見可對其作出各種修正與改變而不脫離廣闊的發(fā)明精神與范圍。從而，說明書與附圖應(yīng)認(rèn)為是示例性而不是限制性意義上的。
權(quán)利要求
1.一種非易失性存儲(chǔ)器，包括(A)一條全局線；(B)一個(gè)第一塊，它包括(i)多條第一局部線；(ii)耦合在全局線與第一局部線上的第一局部解碼器，用于在啟動(dòng)該第一局部解碼器時(shí)按照一個(gè)地址將全局線有選擇地耦合到第一局部線之一上，并在關(guān)閉該第一局部解碼器時(shí)將該第一局部線與全局線隔離；(C)一個(gè)第二塊，包括(i)多條第二局部線；(ii)耦合在全局線與第二局部線上的第二局部解碼器，用于在啟動(dòng)該第二局部解碼器時(shí)按照該地址將全局線有選擇地耦合到第二局部之一上，并在截止該第二解碼器時(shí)將該第二局部線與全局線隔離。
2.權(quán)利要求1的非易失性存儲(chǔ)器，其中該全局線為全局字線而該第一與第二局部線為第一與第二局部字線。
3.權(quán)利要求1的非易失性存儲(chǔ)器，其中該全局線為全局位線而該第一與第二局部線為第一與第二局部位線。
4.權(quán)利要求1的非易失性存儲(chǔ)器，還包括耦合在第一與第二局部解碼器上的一個(gè)塊解碼器，用于通過生成一個(gè)塊選擇信號(hào)并送至第一與第二局部解碼器中相應(yīng)的一個(gè)而有選擇地啟動(dòng)第一與第二塊之一。
5.權(quán)利要求1的非易失性存儲(chǔ)器，其中各第一與第二塊還包括耦合在第一與第二局部線上并且是電可擦除與可編程的存儲(chǔ)器單元，以及各該存儲(chǔ)器單元一次存儲(chǔ)多個(gè)數(shù)據(jù)位。
6.權(quán)利要求1的非易失性存儲(chǔ)器，其中該非易失性存儲(chǔ)器為一電可編程與可擦除的存儲(chǔ)器。
7.權(quán)利要求1的非易失性存儲(chǔ)器，其中該非易失性存儲(chǔ)器是供在數(shù)據(jù)處理系統(tǒng)中使用的。
8.一種非易失性存儲(chǔ)器，包括(A)一條全局字線；(B)一個(gè)第一塊，它包括(i)多條第一局部字線；(ii)耦合在該全局字線與第一局部字線上的一個(gè)第一局部解碼器，用于在啟動(dòng)該第一局部解碼器時(shí)按照一個(gè)地址將該全局字線有選擇地耦合到第一局部字線之一上，而在關(guān)閉該第一局部解碼器時(shí)將該第一局部字線與該全局字線隔離；(C)一個(gè)第二塊，包括(i)多條第二局部字線；(ii)耦合在該全局字線與該第二局部字線上的一個(gè)第二局部解碼器，用于在啟動(dòng)該第二局部解碼器時(shí)按照該地址將該全局字線有選擇地耦合到第二局部字線之一上，而在截止該第二局部解碼器時(shí)將該第二局部字線與該全局字線隔離，使得在存儲(chǔ)器操作中消除第一與第二塊之間的干擾。
9.權(quán)利要求8的非易失性存儲(chǔ)器，還包括耦合在第一與第二局部解碼器上的一個(gè)塊解碼器，用于通過生成一個(gè)決選擇信號(hào)到第一與第二局部解碼器中相應(yīng)的一個(gè)而有選擇地啟動(dòng)第一與第二塊之一。
10.權(quán)利要求8的非易失性存儲(chǔ)器，其中各該第一與第二塊還包括耦合在第一與第二局部字線上并且是電可擦除與可編程的存儲(chǔ)器單元，以及各存儲(chǔ)器單元一次存儲(chǔ)多個(gè)數(shù)據(jù)位。
11.權(quán)利要求8的非易失性存儲(chǔ)器，其中該非易失性存儲(chǔ)器為一電可編程與可擦除的存儲(chǔ)器。
12.一種非易失性存儲(chǔ)器，包括(A)一條全局位線；(B)一個(gè)第一塊，包括(i)多條第一局部位線；(ii)耦合在該全局位線與該第一局部位線上的一個(gè)第一局部解碼器，用于在啟動(dòng)該第一局部解碼器時(shí)按照一個(gè)地址將該全局位線有選擇地耦合到第一局部位線上，而在關(guān)閉該第一局部解碼器時(shí)將該第一局部位線與該全局位線隔離；(C)一個(gè)第二塊，包括(i)多條第二局部位線；(ii)耦合在該全局位線與該第二局部位線上的一個(gè)第二局部解碼器，用于在啟動(dòng)該第二局部解碼器時(shí)按照該地址將該全局位線有選擇地耦合到第二局部位線之一上，而在截止該第二局部解碼器時(shí)將該第二局部位線與該全局位線隔離，使得在存儲(chǔ)器操作中消除第一與第二塊之間的干擾。
13.權(quán)利要求12的非易失性存儲(chǔ)器，還包括耦合在第一與第二局部解碼器上的一個(gè)塊解碼器，用于通過生成一個(gè)塊選擇信號(hào)并送到第一與第二局部解碼器中相應(yīng)的一個(gè)而有選擇地啟動(dòng)第一與第二塊之一。
14.權(quán)利要求12的非易失性存儲(chǔ)器，其中各該第一與第二塊還包括耦合在該第一與第二局部位線上并且是電可擦除與可編程的存儲(chǔ)器單元，以及各存儲(chǔ)器單元一次存儲(chǔ)多個(gè)數(shù)據(jù)位。
15.權(quán)利要求12的非易失性存儲(chǔ)器，其中該非易失性存儲(chǔ)器為一電可編程與可擦除的存儲(chǔ)器。
16.一種非易失性存儲(chǔ)器，包括(A)一個(gè)全解碼器；(B)耦合在該全局解碼器上的多條全局線，其中該全局解碼器根據(jù)一個(gè)地址的第一部分將選擇的數(shù)據(jù)加在多條全局線中至少一條上；(C)多個(gè)塊，各包括(i)多條局部線；(ii)耦合在全局與局部線上的一個(gè)局部解碼器，用于在啟動(dòng)時(shí)解碼該選擇數(shù)據(jù)來選擇局部線之一，并在關(guān)閉時(shí)將該局部線與全局線隔離，使得各塊中的局部線不受其它塊中的局部線的影響。
17.權(quán)利要求16的非易失性存儲(chǔ)器，其中該全局線為全局字線而局部線為局部字線。
18.權(quán)利要求16的非易失性存儲(chǔ)器，其中該全局線為全局位線而局部線為局部位線。
19.權(quán)利要求16的非易失性存儲(chǔ)器，還包括耦合在各塊的局部解碼器上的一個(gè)塊解碼器，用于通過生成一個(gè)塊選擇信號(hào)到一個(gè)局部解碼器而有選擇地啟動(dòng)這些塊中之一的局部解碼器。
20.權(quán)利要求16的非易失性存儲(chǔ)器，其中該非易失性存儲(chǔ)器為一電可編程與可擦除的存儲(chǔ)器。
全文摘要
一種非易失性存儲(chǔ)器(31)包括一條全局線(65)及一個(gè)第一塊(61)及一個(gè)第二塊(62)。第一塊包括多條第一局部線(71)及耦合在全局線與第一局部線上的一個(gè)第一解碼器(78),用于在啟動(dòng)該第一解碼器時(shí)按照一個(gè)地址將全局線有選擇地耦合到第一局部線之一上,并在截止第一局部解碼器時(shí)將該第一局部線與全局線隔離。第二塊包括多條第二局部線(81)及耦合在全局線與第二局部線上的一個(gè)第二解碼器(88),用于在啟動(dòng)第二解碼器時(shí)按照一個(gè)地址將全局線有選擇地耦合到第二局部線之一上,并在關(guān)閉第二局部解碼器時(shí)將第二局部線與全局線隔離,使得在存儲(chǔ)器操作中消除第一與第二塊之間的干擾。
文檔編號(hào)G11C8/00GK1183163SQ96193576
公開日1998年5月27日 申請日期1996年4月25日 優(yōu)先權(quán)日1995年4月28日
發(fā)明者R·L·巴爾塔, M·E·鮑爾, K·W·弗雷里, S·D·普達(dá)爾, S·R·斯韋哈 申請人:英特爾公司