專利名稱：電可擦除可編程存儲器的感測電路的制作方法
技術領域：
本發(fā)明涉及一種電可擦除可編程存儲器的感測電路，用以感測電可擦除可編程存儲器中儲存的信息，特別是指一種電流感測式電可擦除可編程存儲器感測電路。
電可擦除可編程存儲器(以下稱EEPROM)內(nèi)部在作信息存儲時，只有二種電位狀態(tài)，即導通與不導通，此信息狀態(tài)，可由外部感測電路予以感測。
公知的EEPROM單元基本結構如

圖1所示，其EEPROM單元1主要由一MOS開關11以及一EEMOS儲存元件12所構成。在此電路中，當導通狀態(tài)時，VD輸出為低電位，在不導通狀態(tài)時其VD輸出為懸空(floating)。而EEPROM的信息視低電位為“0”，而視懸空(floating)為“1”，其中EEPROM的EEMOS儲存元件12的導通與否決定于EEMOS開關的Vt電壓，當Vt大于其柵極電壓VG時呈導通狀態(tài)，而當Vt小于該柵極電壓VG時則呈不導通(截止)。外部的感測電路只要感測VD之電位狀態(tài)，即可得知該存儲器單元的信息狀態(tài)。
在讀取信息“1”及“0”時，EEPROM單元各點電位狀態(tài)如下
<p>如前所述，存儲器內(nèi)的信息狀態(tài)可由一感測電路予以感測出，亦即感測電路之目的是為了分辨EEPROM存儲器的“0”電位及高于“0”電位的電壓，使其能正確將存儲器內(nèi)的信息讀出，并輸出至一反相放大電路將其信號放大。
常用的EEPROM電路的感測電路如圖2所示，其主要包括有一PMOS晶體管21、一NMOS晶體管22、及反相器23、24，其中PMOS晶體管21是作為將電位拉升到高電位的電路元件，NMOS晶體管22的柵極受一偏壓信號CO所控制，而其源極連接至EEPROM單元(如圖1所示)所送來的信息，反相器為分辨“0”與“1”信息的元件。PMOS晶體管21與NMOS晶體管22間節(jié)點的電位，是利用電壓進行充電與放電，以達成分辨“0”與“1”的信息。由于這一常用的EEOROM感測電路是使用電壓的充電與放電的方式，故其速度較慢。
因此，鑒于常用技術的缺點，本發(fā)明之主要目的是提供一種改進的EEPROM的感測電路，使其執(zhí)行讀取的速度得以改善。
本發(fā)明之另一目的是提供一種電流感測式的EEPROM感測電路，以改善傳統(tǒng)電壓感測式的技術。由于以往感測電路使用電壓來感測，在感測“0”時，放電的速度較慢，故本發(fā)明為了提高速度之要求，使用了電流感測式的EEPROM感測電路技術。
在本發(fā)明中，其分辨“0”與“1”的信息是使用電流的感測來完成，而不是采用常用的電壓感測式電路，在速度特性方面，較常書的電壓感測方式快很多。在本發(fā)明的電路結構中，提供一組定電流源，在EEPROM為“0”電位時會提供一定電流，作為感測“0”的信息所需的電流。
本發(fā)明的原理為使用一組電流鏡像電路在EEPROM單元(Cell)輸出“0”電位時，會感應出一與定電流相同的電流源，使其電壓能夠快速下降，因此能快速的感測到“0”電位。
為完成上述發(fā)明目的，本發(fā)明的電可擦除可編程存儲器感測電路具有產(chǎn)生一定電流源的一電流源產(chǎn)生電路，作為該感測電路在感測EEPROM存儲器的“0”電位輸出時所需的電流源；一開關電路在一啟始信號控制之下來控制電流源產(chǎn)生電路是否產(chǎn)生一定電流源；一負載電路，其信號輸入端連接至EEPROM單元并接收該EEPROM單元之輸出信息。當該電流源產(chǎn)生電路產(chǎn)生定電流，且EEPROM存儲器單元送出“0”電位時，負載電路產(chǎn)生與該定電流源相同的電流；一反相放大電路，用以放大負載電路之輸出端所送入的信號，包括有一與非門，其中一個輸入端接到啟始控制信號，另一端接到負載電路的輸出端；一反相電路，與反相放大電路的輸出端連接，以使該反相放大電路的輸出信息與真正EEPROM單元內(nèi)所存的信息相符，將信息正確地輸出。
開關電路包括有一PMOS晶體管，其源極接高電位，而其柵極接至啟始控制信號，由該啟始控制信號控制該晶體管的動作。
電流源產(chǎn)生電路包括有一PMOS晶體管及數(shù)個串連的NMOS晶體管，其中的PMOS晶體管的源極接高電位，漏極與柵極相連并接到該串連NMOS晶體管中第一個NMOS晶體管的漏極，該第一NMOS晶體管的柵極接一偏壓信號，由該偏壓信號控制，而其余NMOS晶體管柵極接至啟始控制信號，當啟始控制信號為高電位時，該PMOS晶體管及各個NMOS晶體管構成一串聯(lián)電阻回路，以提供一定電流源。
負載電路由一PMOS晶體管和一NMOS晶體管所構成，其中該PMOS晶體管源極接至高電位，其漏極作為該負載電路的輸出端，其柵極接到電流源產(chǎn)生電路中的PMOS晶體管漏極，而與該PMOS晶體管構成一電流鏡像電路結構；其NMOS晶體管源極接到EEPROM單元，用來接收該單元送來的信息，其柵極接到偏壓信號，由該偏壓輸入信號所控制，以使該NMOS晶體管的源極接到EEPROM單元節(jié)點的電壓維持在約2V左右。
顯然，與現(xiàn)有技術的電壓感測式電路相比，本發(fā)明的感測電路可以提高信息讀取速度。
以下將配合附圖，對本發(fā)明的電路結構及其動作原理作進一步的說明，其中圖1是表示公知的EEPROM單元之基本電路結構；圖2是表示公知EEPROM的感測電路圖；圖3是表示本發(fā)明的電路功能方框圖；圖4是表示本發(fā)明EEPROM的感測電路之較佳實施例電路圖；圖5是表示圖4中各相關節(jié)點在讀“0”及“1”時的時序圖；圖6是本發(fā)明的感測電路與EEPROM單元及相關電路的連結關系示意圖。
圖3所示是本發(fā)明EEPROM感測電路的電路功能方框圖。如圖式可知，本發(fā)明的感測電路3主要包括五個部分，即一開關電路31、一電流源產(chǎn)生電路32、一負載電路33、一反相放大電路34、一反相電路35。圖4所示是本發(fā)明EEPROM的感測電路之較佳實施例電路圖。以下將同時參閱圖3及圖4，對本發(fā)明的電路結構作一說明。
開關電路31主要是作為打開電流源的控制元件，以使感測電路3開始動作。其主要包括有一PMOS晶體管M1，其源極(Source)接至高電位(VDD)，其漏極(Drain)接至電流源產(chǎn)生電路32的A點(即PMOS晶體管M2之漏極)，而柵極(Gate)是接至一啟始控制信號EN。當感測電路3不動作時，啟始控制信號EN為低電位，故PMOS晶體管M1打開(ON)，將電流源關掉。當啟始控制信號EN為高電位時，PMOS晶體管M1關掉。
電流源產(chǎn)生電路32之目的是提供一定電流源，作為在感測EEPROM存儲器之“0”電位輸出時所需的電流源，其包括有一PMOS晶體管M2及五個NMOS晶體管M3-M7來完成，其電路等效于一電阻，故其具有產(chǎn)生一定電流的功能。
該電流源產(chǎn)生電路32中之PMOS晶體管M2之源極連接至高電位(VDD)，漏極與柵極相接至NMOS晶體管M3之漏極，另外亦連接至負載電路33中之PMOS晶體M8之柵極，與該PMOS晶體管M8構成一電流鏡像結構。
而NMOS晶體M3-M7乃形成一串級結構，其中之NMOS晶體管M3之柵極是連接至一偏壓信號CO，而源極連接至NMOS晶體管M4之漏極，NMOS晶體管M4之源極連接至NMOS晶體管M5之漏極，NMOS晶體管M5之源極連至NMOS晶體管M6之漏極，NMOS晶體管M6之源極連至NMOS晶體管M7之漏極，NMOS晶體管M7之源極連至一低電位。其NMOS晶體管M4、M5、M6、M7之柵極共同連接至啟始控制信號EN，當啟始控制信號EN為高電位時PMOS晶體管M2及五個NMOS晶體管M3-M7構成一電阻，以提供一定電流源。
負載電路33之目的是為產(chǎn)生反相放大電路34所需的電壓，其電路由一PMOS晶體管M8及一NMOS晶體管M9所構成。其中PMOS晶體管M8是作為一拉到高電壓所需的電路元件，其源極是接至高電位(VDD)，其漏極接至反相放大電路34的與非門之其中一個輸入端，其亦另接至NMOS晶體管M9之漏極，其柵極接至電流源產(chǎn)生電路32中之PMOS晶體管M2漏極，而與該PMOS晶體管M2構成一電流鏡像電路結構，此電流鏡像在EEPROM單元送出“0”電位時動作，以將B點的電位拉下來，當B點的電位被拉至低于反相放大裝置34的狀態(tài)轉(zhuǎn)換點時即輸出高電位。
當EEPROM單元為懸空態(tài)(floating)時，則PMOS晶體管M8動作，使B點電位為高電位，而使反相放大電路的輸出為低電位。
NMOS晶體管M9的源極接至EEPROM單元(如圖1所示)送來之信息，其柵極連接至一偏壓信號CO，由該偏壓信號CO所控制，目的在使C點電壓約在2V左右，亦即在讀1的信息時，其可提供一2V的電壓給EEPROM單元VD的電位。
反相放大電路34之目的為放大負載電路33送入的信號，亦即可將B點的電壓放大為“0”或“1”的電平，再經(jīng)下一級的反相電路將電平反相輸出即產(chǎn)生外部所需的“0”或“1”的信息。該反相放大電路34是由一與非門N1(NAND Gate)構成，其與非門N1之其中一個輸入端接至啟始控制信號EN，另一端則接至負載電路33的輸出B點(亦即PMOS晶體管M8之漏極端)，與非門N1之輸出信號則送至反相電路35中反相器N2的輸入端。
反相電路35中的反相器N2(NOT Gate)是作為信號反相之用，由于反相放大電路34的輸出信息與真正EEPROM單元內(nèi)所存的信息相反，故需再加此一反相器N2使信息能正確的輸出。
本發(fā)明動作原理的說明在啟始控制信號EN為高電位時，開關電路31打開，此時電流源產(chǎn)生電路32動作，可產(chǎn)生一定電流源。此時如EEPROM單元內(nèi)送出“0”電位時，負載電路33動作，產(chǎn)生一與電流源產(chǎn)生電路32所產(chǎn)生的電流相同的電流，因此B點電位會被拉下來，當B點電位被拉至小于反相放大電路34的轉(zhuǎn)換點時，則反相放大電路34感測到一高電位，而此高電位再經(jīng)下一級的反相電路35產(chǎn)生一低電位，此電位即為提供外部讀取的“0”信息。
如EEPROM單元送出一懸空(floating)的電位時，此時負載電路33中之PMOS晶體管M8動作，將B點電位拉至一高電壓，當此電壓高于反相放大電路34的轉(zhuǎn)換電壓，則反相放大電路34感測到一低電位，再經(jīng)下一級的反相電路35之輸出端OUT產(chǎn)生一高電位，此電位即為提供外部讀取的“1”信息。
同時，負載電路33中之NMOS晶體管M9，其柵極是連接至一偏壓信號CO，因而使C點限制在2V的電壓，此目的為使其加于EEPROM單元之VD電壓(如圖1所示)約在2V左右(原因為要求EEPROM的可靠性問題)。
圖6是本發(fā)明的感測電路與EEPROM單元與相關電路之連結關系方框圖。其中VCG及VG電壓產(chǎn)生電路4用于讀取EEPROM單元內(nèi)的信息時，提供如圖1所示VCG＝5V及VG＝0V的控制電路。一單元開關電路5用于讀取EEPROM單元時，將此EEPROM單元打開。
在讀取“0”的信息時，EEPROM單元會送出0V，此時單元開關電路5打開，將0V送至本發(fā)明的電路感測電路3感測一低電位，然后給輸出電路6送至外部的“0”信息。在讀取“1”的電平信息時，EEPROM單元會送出懸空(floating)電位，此時單元開關電路5打開，但本發(fā)明電路會提供2V的電壓給EEPROM，故EEPROM送出的電壓亦為2V，同時本發(fā)明電路會感測一高電位，然后給輸出電路6送至外部的“1”信息。
權利要求
1.一種電可擦除可編程存儲器的感測電路，包括有一電流源產(chǎn)生電路，用以提供一定電流源，作為該感測電路在感測EEPROM存儲器的“0”電位輸出時所需的電流源；一開關電路，在一啟始控制信號控制之下，用以控制該電流源產(chǎn)生電路是否產(chǎn)生一定電流源；一負載電路，具有一輸出端以及一連接至EEPROM單元之信號輸入端，其中該信號輸入端用以接收該EEPROM單元之輸出信息，于該電流源產(chǎn)生電路產(chǎn)生定電流時，且該EEPROM存儲器單元送出“0”電位時，用以產(chǎn)生一與該定電流源相同的電流；一反相放大電路，用以放大負載電路之輸出端所送入的信息，其包括有一與非門，其與非門之其中一個輸入端接至啟始控制信號，另一端則接至負載電路的輸出端；以及一反相電路，連接至反相放大電路之輸出端，以使該反相放大電路的輸出信息與真正EEPROM單元內(nèi)所存的信息相符，將信息正確地輸出。
2.如權利要求1所述的電可擦除可編程存儲器的感測電路，其特征是，該開關電路包括有一PMOS晶體管，其源極接至一高電位，而其柵極是接至啟始控制信號，由該啟始控制信號控制該晶體管的動作。
3.如權利要求1所述的電可擦除可編程存儲器的感測電路，其特征是，該電流源產(chǎn)生電路包括有一PMOS晶體管及數(shù)個串連的NMOS晶體管，其中的PMOS晶體管之源極連接至高電位，漏極與柵極相接至該串連NMOS晶體管中之第一NMOS晶體管之漏極，該第一NMOS晶體管之柵極是連接至一偏壓信號，由該偏壓信號控制，而其余的NMOS晶體管柵極連接至啟始控制信號，當啟始控制信號為高電位時，該PMOS晶體管及各個NMOS晶體管構成一串聯(lián)電阻回路，以提供一定電流源。
4.如權利要求1所述的電可擦除可編程存儲器的感測電路，其特征是，該負載電路是由一PMOS晶體管以及一NMOS晶體管所構成，其中該PMOS晶體管之源極是接至高電位，其漏極作為該負載電路的輸出端，其柵極接至電流源產(chǎn)生電路中的PMOS晶體管漏極，而與該PMOS晶體管構成一電流鏡像電路結構；該NMOS晶體管之源極接至EEPROM單元，用以接收該單元送來的信息，其柵極連接至偏壓信號，由該偏壓輸入信號所控制，以使該NMOS晶體管的源極連接于該EEPROM單元節(jié)點的電壓維持在約2V左右。
全文摘要
一種電可擦除可編程存儲器的感測電路,以電流感測方式,感測電可擦除可編程存儲器中所存儲的信息。在本發(fā)明的電路結構中,擁有一定電流源產(chǎn)生電路,提供一定電流源,在EEPROM單元輸出“0”電位時,會由一負載電路感應出一與該定電流相同的電流,作為感測該單元輸出“0”的信息所需的電流,可大大改善信息讀取的速度。
文檔編號G11C16/06GK1202703SQ9711232
公開日1998年12月23日 申請日期1997年6月17日 優(yōu)先權日1997年6月17日
發(fā)明者吳少義, 王復中 申請人:合泰半導體股份有限公司