專利名稱：能夠在一個(gè)存儲(chǔ)單元中存儲(chǔ)多位數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種能夠在一個(gè)存儲(chǔ)單元中存儲(chǔ)多位數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置。特別涉及一種采用了由鐵電材料制成的存儲(chǔ)單元的多值存儲(chǔ)器。
最近，最廣泛用于半導(dǎo)體存儲(chǔ)裝置的是DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)?？梢赃m當(dāng)?shù)匾愿呒苫绞絹?lái)制造DRAM。由于這些DRAM是易失性存儲(chǔ)器，所以必須連續(xù)地向這些DRAM提供電源電壓來(lái)保存存儲(chǔ)在其中的信息。當(dāng)停止向其提供電源電壓時(shí)，其中所保存的信息就會(huì)馬上丟失。這種情況也同樣適用于SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。
但是，近來(lái)隨著便攜式信息終端和IC卡的普及，制造一種即使在沒(méi)有電源電壓的時(shí)候也能保存信息的非易失性存儲(chǔ)器的需求越來(lái)越強(qiáng)烈。
另一方面，近年來(lái)強(qiáng)烈要求半導(dǎo)體設(shè)備的制造更加緊湊，并且越來(lái)越強(qiáng)調(diào)這種緊湊化趨勢(shì)。其結(jié)果是，非易失性存儲(chǔ)器逐漸被制得緊湊。為了符合這種要求，必須在一個(gè)半導(dǎo)體芯片中保存大量的信息。
為了在一個(gè)半導(dǎo)體芯片中保存大量的信息，提出了一種所謂的“多值存儲(chǔ)器”。這種多值存儲(chǔ)器能夠?qū)⒍辔粩?shù)據(jù)存入一個(gè)存儲(chǔ)單元。各種應(yīng)用了多值存儲(chǔ)技術(shù)的半導(dǎo)體存儲(chǔ)器產(chǎn)品已被投放市場(chǎng)，如DRAM和閃速存儲(chǔ)器。
但是，如上所述，DRAM具有易失性存儲(chǔ)器的缺點(diǎn)，而閃速存儲(chǔ)器雖然屬于非易失性存儲(chǔ)器，但它具有諸如需要相當(dāng)長(zhǎng)的寫/擦除時(shí)間之類的其它缺點(diǎn)。在這種情況下，鐵電存儲(chǔ)器(FRAM)被普及，因?yàn)镕RAM是非易失性存儲(chǔ)器并且其用于數(shù)據(jù)寫/擦除操作的時(shí)間很快，即基本上等于DRAM所需的時(shí)間。
除了將一種鐵電材料，如PZT用作一個(gè)電容器的絕緣膜之外，F(xiàn)RAM具有與DRAM相似的存儲(chǔ)單元結(jié)構(gòu)。由于這種FRAM的存儲(chǔ)單元結(jié)構(gòu)相似于DRAM的存儲(chǔ)單元結(jié)構(gòu)，所以可以適當(dāng)?shù)匾愿呒苫绞絹?lái)制造這種FRAM。而且，即使在停止提供電源電壓的時(shí)候，由于鐵電材料可以長(zhǎng)時(shí)間地保持一極化(POLARIZATION)狀態(tài)，故可以被用作非易失性存儲(chǔ)器。
如前所述，F(xiàn)RAM具有能以高集成化方式制造且可以作為非易失性存儲(chǔ)器的優(yōu)點(diǎn)。所以如果上述的多值存儲(chǔ)技術(shù)可以應(yīng)用到FRAM中，就可以開發(fā)出一種具有非常大的存儲(chǔ)量的高速非易失性存儲(chǔ)器。
因此，本發(fā)明的一個(gè)目的是提供一種能在一個(gè)存儲(chǔ)單元中存儲(chǔ)多位數(shù)據(jù)的FRAM。
本發(fā)明的另一個(gè)目的是提供一種應(yīng)用了多值存儲(chǔ)技術(shù)并抑制讀出放大器電路或類似電路占用面積增大的FRAM。
為了達(dá)到這些目的，依據(jù)本發(fā)明的一個(gè)方面的半導(dǎo)體存儲(chǔ)裝置的特征在于包括由第一位線和第一反相(INVERTED)位線構(gòu)成的第一位線對(duì)；由第二位線和第二反相位線構(gòu)成的第二位線對(duì)；位于所述第一位線和所述第二位線之間的第一開關(guān)元件；位于所述第一反相位線和所述第二反相位線之間的第二開關(guān)元件；一字線；一包括一個(gè)具有一端腳和另一端腳的鐵電電容器和一個(gè)開關(guān)晶體管的存儲(chǔ)單元，所述開關(guān)晶體管位于所述第一位線和所述鐵電電容器的一個(gè)端腳之間以響應(yīng)所述位線的激活(ACTIVATED)狀態(tài)進(jìn)行連接，所述鐵電電容器的另一個(gè)端腳被連接到一鍍線(PLATE LINE)上；連接到所述第一位線對(duì)上的第一讀出放大器，用于放大所述第一位線和所述第一反相位線之間的一個(gè)電位差；連接到所述第二位線對(duì)上的第二讀出放大器，用于放大所述第二位線和所述第二反相位線之間的一個(gè)電位差；連接在所述第一位線和所述第二反相位線之間的第一耦合電容器；以及連接在所述第二位線和所述第一反相位線之間的第二耦合電容器。
從下述參照附圖的說(shuō)明中，本發(fā)明的其他特征和有益效果將顯而易見(jiàn)，其中

圖1是表示位于依據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的一個(gè)位線對(duì)的電路圖；圖2是依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲(chǔ)裝置所用的存儲(chǔ)單元的電路圖；圖3是圖2所示的存儲(chǔ)單元中所用的鐵電電容器的等效電路圖；圖4和圖5圖示了鐵電電容器的磁疇極化特性；圖6是用于表明本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中所采用的存儲(chǔ)單元結(jié)構(gòu)的一個(gè)示例的截面圖；圖7是用于表明本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中所采用的存儲(chǔ)單元結(jié)構(gòu)的另一個(gè)示例的截面圖；圖8A-8D和圖9A-9D圖示了用于說(shuō)明多位組成的信息被存入鐵電電容器的極化特性；圖10到圖13示出了時(shí)間曲線，用于說(shuō)明在依據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中所執(zhí)行的讀操作；圖14到圖17示出了時(shí)間曲線，用于說(shuō)明在依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中所執(zhí)行的寫操作；以及圖18是表示位于依據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中的一個(gè)位線對(duì)的電路圖；現(xiàn)在參照附圖，詳細(xì)說(shuō)明本發(fā)明的各個(gè)最佳實(shí)施例。
圖1是用于表示在依據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置中所采用的位線對(duì)BL和BLB的電路圖。
根據(jù)一個(gè)列選信號(hào)CSL，位線對(duì)BL和BLB連接到I/O(輸入/輸出)總線I/O-1和I/O-2。這意味著通過(guò)一個(gè)位線對(duì)BL和BLB來(lái)讀或?qū)?位信息。
位線對(duì)BL和BLB上有一個(gè)開關(guān)元件SWT1。在這個(gè)開關(guān)元件SWT1斷開時(shí)，位線對(duì)BL和BLB與第一位線對(duì)BL1和BL1B及第二位線對(duì)BL2和BL2B分開。一個(gè)讀出放大器SA1與第一位線對(duì)BL1和BL1B相連接，另一個(gè)讀出放大器SA2與第二位線對(duì)BL2和BL2B相連接。第一位線對(duì)BL1和BL1B還具有一個(gè)寄生電容CB1，而第二位線對(duì)BL2和BL2B具有另一個(gè)寄生電容CB2。寄生電容CB1的電容值基本上是寄生電容CB2電容值的兩倍。
還有一個(gè)參考電壓發(fā)生器10被連接到位線對(duì)BL和BLB的一端。
而且，位線對(duì)BL和BLB與多條字線(從WL0經(jīng)過(guò)WLj到WLn)相交叉。存儲(chǔ)單元MC被連接到各交叉點(diǎn)上。
現(xiàn)參照?qǐng)D2，解釋每個(gè)存儲(chǔ)單元MC的電路配置。如圖2所示，一個(gè)存儲(chǔ)單元MC包括一個(gè)開關(guān)晶體管Tr和一個(gè)電容器C。換言之，這種存儲(chǔ)單元MC的結(jié)構(gòu)與DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的存儲(chǔ)單元結(jié)構(gòu)基本相似。但是，這種電容器C是鐵電電容器，它是通過(guò)在兩個(gè)電極之間夾入一種鐵電材料如PZT而制成的。當(dāng)兩個(gè)電極之間的電壓超過(guò)一個(gè)預(yù)選電壓時(shí)，這個(gè)鐵電電容器的極化狀態(tài)被反向極化，并且這個(gè)極化狀態(tài)被保持一個(gè)相當(dāng)長(zhǎng)的時(shí)期而與電壓的通/斷操作無(wú)關(guān)。這個(gè)鐵電電容器C的一端通過(guò)開關(guān)晶體管Tr與相應(yīng)的位線BL相連，而另一端與一鍍線PL相連。
接著，參照?qǐng)D3，即圖2所示的電容器C的等效電路圖來(lái)更詳細(xì)地說(shuō)明這個(gè)鐵電電容器C。如圖3所示，該鐵電電容器C等效于由三個(gè)并聯(lián)的電容器C(0)、C(1)和C(2)構(gòu)成。這三個(gè)電容器C(0)、C(1)和C(2)具有彼此不同的電特性。下面詳細(xì)說(shuō)明這三種的電特性。
下面，參照?qǐng)D4和圖5說(shuō)明鐵電電容器C的電特性。圖4和圖5是表示鐵電電容器的電特性的磁滯回線。圖4所示的點(diǎn)“a”和圖5所示的點(diǎn)“e”示出了鐵電材料的極化狀態(tài)。在這些圖中，縱坐標(biāo)表示該鐵電電容器的極化狀態(tài)P，而橫坐標(biāo)表示鐵電電容器的電極電壓V。即，當(dāng)鐵電材料的極化狀態(tài)位于圖4所示的點(diǎn)“a”時(shí)，即使鐵電電容器的電極電壓“V”等于0V，也保持這個(gè)極化狀態(tài)。當(dāng)鐵電電容器的電極電壓“V”超過(guò)電壓-Vc(j)時(shí)，該極化狀態(tài)被反向極化。相似地，在鐵電材料的極化狀態(tài)位于圖5所示的點(diǎn)“e”時(shí)，即使鐵電電容器的電極電壓“V”等于0V，則保持這個(gè)極化狀態(tài)。當(dāng)鐵電電容器的電極電壓“V”超過(guò)電壓Vc(j)時(shí)，該極化狀態(tài)被反向極化。如上所述，鐵電材料的極化狀態(tài)從點(diǎn)“a”開始改變，經(jīng)過(guò)b，c，e，f和g，又回到點(diǎn)“a”。當(dāng)選定鐵電電容器的電極電壓V為0V時(shí)，其極化狀態(tài)處于點(diǎn)“a”或點(diǎn)“e”，即比較穩(wěn)定。在極化狀態(tài)處于點(diǎn)“a”時(shí)，即使鐵電電容器的電極電壓仍逐漸增加，那么這個(gè)極化狀態(tài)只是移到點(diǎn)“h”，而不是反向極化到點(diǎn)“e”。如果停止施加此電壓，則極化狀態(tài)返回原始的點(diǎn)“a”。相似地，在極化狀態(tài)處于點(diǎn)“e”時(shí)，即使鐵電電容器的電極電壓仍逐漸減小，這個(gè)極化狀態(tài)只是移到點(diǎn)“d”，而不是反向極化到點(diǎn)“a”。如果停止施加此電壓，則極化狀態(tài)返回原始的點(diǎn)“e”。
應(yīng)當(dāng)注意在圖4和圖5中，符號(hào)“Q0(j)”表示在原始極化狀態(tài)處于點(diǎn)“a”和點(diǎn)“e”時(shí)的鐵電電容器的電極電壓為“-Ve”的情況下所放掉的電量。
回到圖3，存儲(chǔ)單元MC中采用的鐵電電容器C等效于由三個(gè)并聯(lián)的電容器C(0)、C(1)和C(2)構(gòu)成。這意味著上述的鐵電材料的極化特性由三種不同的鐵電材料組成。下面將參照?qǐng)D8和圖9更詳細(xì)地說(shuō)明這一點(diǎn)。
首先，參照?qǐng)D8，說(shuō)明由三種鐵電材料構(gòu)成的鐵電電容器的特性以及三種材料彼此不同的極化特性。如圖8所示，鐵電電容器由一種在點(diǎn)“a(0)”或點(diǎn)“e(0)”被極化并在電極電壓為+Vc(0)和-Vc(0)時(shí)穩(wěn)定的鐵電材料、一種在點(diǎn)“a(1)”或點(diǎn)“e(1)”被極化并在電極電壓為+Vc(1)和-Vc(1)時(shí)穩(wěn)定的鐵電材料和另一種在點(diǎn)“a(2)”或點(diǎn)“e(2)”被極化并在電極電壓為+Vc(2)和-Vc(2)時(shí)穩(wěn)定的鐵電材料組成。
圖8A表示這三種鐵電材料中的任一種在點(diǎn)“a”為穩(wěn)態(tài)的情形。圖8B表示兩種鐵電材料在點(diǎn)a(1)和點(diǎn)a(2)為穩(wěn)態(tài)，另一種鐵電材料在點(diǎn)e(0)為穩(wěn)態(tài)的情形。圖8C表示一種鐵電材料在點(diǎn)a(2)為穩(wěn)態(tài)，另兩種鐵電材料在點(diǎn)e(0)和點(diǎn)e(1)為穩(wěn)態(tài)的情形。圖8D表示這三種鐵電材料中的任一種在點(diǎn)“e”為穩(wěn)態(tài)的情形。
相應(yīng)于鐵電電容器C中保持的信息種類的這四種情形如圖8A到圖8D所示。換言之，在鐵電電容器C處于圖8A所示的情形時(shí)，假設(shè)該鐵電電容器C存儲(chǔ)數(shù)據(jù)(0，0)。在鐵電電容器C處于圖8B所示的情形時(shí)，假設(shè)該鐵電電容器C存儲(chǔ)數(shù)據(jù)(0，1)。在鐵電電容器C處于圖8C所示的情形時(shí)，假設(shè)該鐵電電容器C存儲(chǔ)數(shù)據(jù)(1，0)。在鐵電電容器C處于圖8D所示的情形時(shí)，假設(shè)該鐵電電容器C存儲(chǔ)數(shù)據(jù)(1，1)。
可以使用如下的方法來(lái)改變鐵電電容器C的極化狀態(tài)。
首先，為了使鐵電電容器C的極化狀態(tài)從圖8A所示的狀態(tài)變?yōu)閳D8B所示的狀態(tài)，鐵電電容器C的電極電壓應(yīng)大于或等于電壓Vc(0)并小于或等于電壓Vc(1)。其結(jié)果是只有在點(diǎn)a(0)為穩(wěn)態(tài)的鐵電材料被反向極化移到點(diǎn)e(0)，而另兩種在點(diǎn)a(1)和點(diǎn)a(2)為穩(wěn)態(tài)的鐵電材料沒(méi)有反向極化。結(jié)果，鐵電電容器C的極化狀態(tài)從圖8A所示的狀態(tài)，即保持?jǐn)?shù)據(jù)(0，0)的情形變?yōu)閳D8B所示的狀態(tài)，即保持?jǐn)?shù)據(jù)(0，1)的情形。
相似地，為了使鐵電電容器C的極化狀態(tài)從圖8A或圖8B所示的狀態(tài)變?yōu)閳D8C所示的狀態(tài)，鐵電電容器C的電極電壓應(yīng)大于或等于電壓Vc(1)并小于或等于電壓Vc(2)。此外，為了使鐵電電容器C的極化狀態(tài)從圖8A或圖8B或圖8C所示的狀態(tài)變?yōu)閳D8D所示的狀態(tài)，可向鐵電電容器C的電極施加大于或等于電壓Vc(2)的電壓。
反之，參照?qǐng)D9說(shuō)明鐵電電容器C的極化狀態(tài)從圖8D所示的狀態(tài)變?yōu)閳D8A或圖8B或圖8C所示的狀態(tài)的情況。也就是說(shuō)，為了使鐵電電容器C的極化狀態(tài)從圖9A所示的所有三種鐵電材料在點(diǎn)“e”均為穩(wěn)態(tài)的情形(即同于圖8D所示的狀態(tài))變?yōu)閳D9B所示的情形，鐵電電容器C的電極電壓應(yīng)小于或等于電壓-Vc(0)并大于或等于-Vc(1)。其結(jié)果是只有在點(diǎn)e(0)為穩(wěn)態(tài)的鐵電材料被反向極化移到點(diǎn)a(0)，而另兩種在點(diǎn)e(1)和點(diǎn)e(2)為穩(wěn)態(tài)的鐵電材料沒(méi)有反向極化。結(jié)果，鐵電電容器C的極化狀態(tài)從圖9A所示的狀態(tài)(同于圖8D的狀態(tài))，即保持?jǐn)?shù)據(jù)(1，1)的情形變?yōu)閳D9B所示的狀態(tài)，即保持?jǐn)?shù)據(jù)(1，0)的情形。相似地，為了使鐵電電容器C的極化狀態(tài)從圖9A或圖9B所示的狀態(tài)變?yōu)閳D9C所示的狀態(tài)(即保持?jǐn)?shù)據(jù)(0，1)的狀態(tài))，鐵電電容器C的電極電壓應(yīng)大于或等于電壓Vc(2)并小于或等于電壓-Vc(1)。而且，為了使鐵電電容器C的極化狀態(tài)從圖9A或圖9B或圖9C所示的狀態(tài)變?yōu)閳D9D所示的狀態(tài)(即同于圖8A、保持?jǐn)?shù)據(jù)(0，0)的狀態(tài))，鐵電電容器C的電極施加小于或等于電壓-Vc(2)的電壓。
應(yīng)當(dāng)理解盡管圖8B中所示的狀態(tài)和圖9C中所示的狀態(tài)都相應(yīng)于保持?jǐn)?shù)據(jù)(0，1)的情況，但是圖8B所示的鐵電電容器C的極化狀態(tài)不同于圖9C所示的鐵電電容器C的極化狀態(tài)。這意味著用于構(gòu)成鐵電電容器C的三種鐵電材料中的一種特定鐵電材料并不對(duì)應(yīng)于特定的信息。即，如圖8B和圖9C所述，在三種鐵電材料中，兩種鐵電材料在點(diǎn)“a”為穩(wěn)態(tài)且一種鐵電材料在點(diǎn)“e”為穩(wěn)態(tài)的情況對(duì)應(yīng)于數(shù)據(jù)(0，1)。相似地，圖8C和圖9B中所示的狀態(tài)都對(duì)應(yīng)于保持?jǐn)?shù)據(jù)(1，0)的狀態(tài)。由于在三種鐵電材料中，一種鐵電材料在點(diǎn)“a”為穩(wěn)態(tài)且兩種鐵電材料在點(diǎn)“e”為穩(wěn)態(tài)，所以這些狀態(tài)對(duì)應(yīng)于數(shù)據(jù)(1，0)。
現(xiàn)參照?qǐng)D6和圖7，說(shuō)明由這三種鐵電材料構(gòu)成的鐵電電容器C的結(jié)構(gòu)。圖6所示的結(jié)構(gòu)的特征在于將鐵電電容器C通過(guò)一個(gè)中間夾層絕緣膜放置在一個(gè)開關(guān)晶體管Tr上。這個(gè)鐵電電容器C由一個(gè)連接于開關(guān)晶體管的源極/漏極區(qū)34的上層電極20、一個(gè)連接于鍍線(未示出)PL的下層電極24以及位于上層電極20和下層電極24之間的鐵電膜22構(gòu)成。盡管不限于下述材料，但此處的鐵電膜22由PZT制成，上層電極20和下層電極24都由鉑(Pt)制成。
如圖6所示，鐵電膜22是一個(gè)單層膜。現(xiàn)在說(shuō)明用于通過(guò)這樣的單層鐵電膜22保持上述由多位構(gòu)成的信息的基本方法。為了改善用作鐵電膜22的PZT膜的質(zhì)量，已經(jīng)進(jìn)行了各種研究?？偟膩?lái)說(shuō)，形成使構(gòu)成鐵電膜22的所有鐵電材料在一個(gè)特定的電壓下反向極化的勻質(zhì)膜是相當(dāng)困難的。換言之，即使用PZT形成了一個(gè)單層膜，如果加上一個(gè)特定的電壓，也不會(huì)是構(gòu)成鐵電膜22的所有鐵電材料都反向極化，但是PZT可形成為多種不同鐵電材料的組合物，其中幾種鐵電材料在施加的電壓達(dá)到這個(gè)特定電壓之前被反向極化，或幾種鐵電材料直到施加的電壓達(dá)到一個(gè)比這個(gè)特定電壓更高的電壓時(shí)才反向極化。按照慣例，當(dāng)通過(guò)鐵電電容器C保存1位信息時(shí)，由于這種變化會(huì)導(dǎo)致操作邊界(OPERATION MARGIN)降低，所以希望制造一種使構(gòu)成鐵電膜的全部鐵電材料在同一電壓下基本上都反向極化的勻質(zhì)PZT膜。
反之，依據(jù)本發(fā)明，從相反的方面利用上述特性的不同，可以通過(guò)一個(gè)鐵電電容器C保持多位信息。換言之，本發(fā)明利用了構(gòu)成鐵電膜的所有鐵電材料不會(huì)在一個(gè)特定電壓下反向極化的技術(shù)。使構(gòu)成鐵電膜的大約1/3鐵電材料反向極化的電壓被選定為圖8和圖9所示的+Vc(0)和-Vc(0)，使構(gòu)成鐵電膜的大約2/3鐵電材料反向極化的電壓被選定為+Vc(1)和-Vc(1)，并且使幾乎所有鐵電材料反向極化的電壓被選定為+Vc(2)和-Vc(2)。在電壓+Vc(0)和-Vc(0)下反向極化的部分被定義為圖3所示的電容器C(0)，在電壓+Vc(1)和-Vc(1)下反向極化的另一部分被定義為圖3所示的電容器C(1)，而在電壓+Vc(2)和-Vc(2)下反向極化的另一部分被定義為圖3所示的電容器C(2)。因此，如圖3所示，實(shí)現(xiàn)具有不同特性的三種電容器的并聯(lián)是可能的。
與上述圖6所述的鐵電電容器C不同，圖7的鐵電電容器C由一個(gè)可使構(gòu)成鐵電膜的全部鐵電材料在一個(gè)特定電壓下基本上都被反向極化的勻質(zhì)PZT膜構(gòu)成。即，位于上層電極20和下層電極24之間的鐵電膜按具有不同大小的鐵電膜42、44、46排列。鐵電膜42、44、46中的每一個(gè)都是能使構(gòu)成鐵電膜的全部鐵電材料在一個(gè)特定電壓下基本上都被反向極化的勻質(zhì)PZT膜。由于這些鐵電膜42、44和46如圖7所示那樣堆疊，所以只形成鐵電膜42的部分、形成鐵電膜42和44的另一部分以及形成鐵電膜42、44和46的另一部分都具有彼此不同的特性。其結(jié)果是，只形成鐵電膜42的部分構(gòu)成了電容器C(0)，形成鐵電膜42和44的另一部分構(gòu)成了電容器C(1)，而形成鐵電膜42、44和46的另一部分構(gòu)成了電容器C(2)。這些電容器C(0)、C(1)和C(2)分別在電壓+Vc(0)和-Vc(0)、+Vc(1)和-Vc(1)以及+Vc(2)和-Vc(2)下被反向極化。如上所述，采用與圖3所示的結(jié)構(gòu)相似的圖7所示的結(jié)構(gòu)，實(shí)現(xiàn)具有不同特性的三種電容器的并聯(lián)也是可能的。
下面參照?qǐng)D1和圖10說(shuō)明依據(jù)本實(shí)施例的半導(dǎo)體的數(shù)據(jù)讀操作。
下面的數(shù)據(jù)讀操作是通過(guò)讀出保存在與位線BL和字線WL0相連的存儲(chǔ)單元MC0中的信息實(shí)現(xiàn)的。換言之，一個(gè)行譯碼器12只使字線WL0到WLn中的字線WL0處于激活(ACTIVE)狀態(tài)。特別是，圖10表示保存在存儲(chǔ)單元MC0中的信息是(1，1)的情形(即圖9A所示的狀態(tài))。
如圖10所示，首先信號(hào)TG1在字線WL0被激活、第一位線BL1和第二位線BL2短路、并且第一反相位線BL1B和第二反相位線BL2B短路的時(shí)刻T1之前被設(shè)置為激活狀態(tài)，在這個(gè)時(shí)刻，位線對(duì)BL和BLB為地電平。
當(dāng)字線WL0在時(shí)刻T1被激活時(shí)，位線BL與選定的存儲(chǔ)單元MC0中的電容器C的一端短路。在這個(gè)時(shí)刻，電荷沒(méi)有移動(dòng)。
在下一個(gè)時(shí)刻T2，鍍線PL的電位從接地電平增加到電源電位。在這個(gè)時(shí)刻T2，由于位線BL已經(jīng)與選定的存儲(chǔ)單元MC0中的電容器C的一端短路，所以通過(guò)這個(gè)電容器C的兩端施加電壓-Vcc。在這種情況中，通過(guò)這個(gè)電容器C的兩端施加的電壓-Vcc被設(shè)置為一個(gè)足夠高的電壓以使得圖9A所示的情況下的電容器C成為圖9D所示的另一種情況，即電壓超過(guò)-Vc(2)。
其結(jié)果是，電荷Q3被放電到位線BL，它在構(gòu)成電容器C的鐵電材料從點(diǎn)“e”反向極化到點(diǎn)“a”時(shí)產(chǎn)生。應(yīng)當(dāng)理解電荷“Q3”表示在電容器C從圖9A的狀態(tài)移到圖9D的狀態(tài)時(shí)所放掉的電荷量。相似地，假設(shè)在電容器C從圖9B的狀態(tài)移到圖9D的狀態(tài)時(shí)所放掉的電荷量被定義為“Q2”，在電容器C從圖9C的狀態(tài)移到圖9D的狀態(tài)時(shí)所放掉的電極電量被定義為“Q1”，以及在通過(guò)圖9D狀態(tài)下的電容器C的兩端施加電壓-Vcc時(shí)所放掉的電荷量被定義為“Q0”。如前所述，即使在圖9D狀態(tài)下電容器C的兩端施加電壓-Vcc時(shí)也沒(méi)有狀態(tài)變化。
如上所述，由于電荷Q3被放電到位線BL，故在這條位線BL上的電位升高。
此時(shí)，參考電壓發(fā)生器10同時(shí)向未與選定存儲(chǔ)單元MC0相連的位線提供一個(gè)中間電位，即將這個(gè)中間電位提供給反相位線BLB。這個(gè)“中間電位”表示處于通過(guò)加入出現(xiàn)在接地狀態(tài)下的位線上的電荷Q1而升高的位線電位與另一個(gè)通過(guò)加入出現(xiàn)在接地狀態(tài)下的位線上的電荷Q2而升高的位線電位之間的中間電位。雖然沒(méi)有具體限定參考電壓發(fā)生器10產(chǎn)生中間電位的方法，但是下述的發(fā)生方法是最簡(jiǎn)單的。即，在參考電壓發(fā)生器10中采用了連續(xù)處于圖9B狀態(tài)下的第一虛擬單元(存儲(chǔ)數(shù)據(jù)1，0)和連續(xù)處于圖9C狀態(tài)下的第二虛擬單元(存儲(chǔ)數(shù)據(jù)0，1)。而且，在參考電壓發(fā)生器10中提供了另一虛擬位線，其電容量為位線BL電容量的兩倍。通過(guò)向構(gòu)成第一虛擬單元和第二虛擬單元的電容器的電極施加電壓-Vcc，使得電荷Q1和電荷Q2被放電到其電容量為位線BL電容量?jī)杀兜奶摂M位線上。其結(jié)果是，虛擬位線的電位等于一個(gè)中間電位，該中間電位處于通過(guò)加入出現(xiàn)在接地狀態(tài)下的位線BL上的電荷Q1而升高的位線電位與另一個(gè)通過(guò)加入出現(xiàn)在接地狀態(tài)下的位線BL上的電荷Q2而升高的位線電位之間。
按照此方法，該中間電位被加到反相位線BLB上。應(yīng)當(dāng)理解在預(yù)先清楚地定義中間電位時(shí)，可提供一個(gè)用于產(chǎn)生這樣一個(gè)清楚電位的中間電位發(fā)生電路，以便于連續(xù)產(chǎn)生中間電位。依照這種可選情況，在每次執(zhí)行讀操作時(shí)不再產(chǎn)生中間電位。
在定義了位線BL和反相位線BLB的電位之后，控制信號(hào)發(fā)生器14在時(shí)刻T3使信號(hào)TG1處于非激活狀態(tài)并使開關(guān)元件SWT1處于OFF狀態(tài)。其結(jié)果是，位線對(duì)BL和BLB與第一位線BL1和第二位線BL2斷開，而且第一反相位線BL1B與第二反相位線BL2B斷開。此后，在時(shí)刻T4，控制信號(hào)發(fā)生器14使第一讀出放大器激活信號(hào)S1被激活，使得與第一位線對(duì)BL1和BL1B連接的第一讀出放大器SA1工作。此時(shí)，與第二位線對(duì)BL2和BL2B連接的第二讀出放大器SA2不工作。
如前所述，第一位線BL1的電位通過(guò)從選定的存儲(chǔ)單元MC0加入電荷Q3而升高，這個(gè)增加的電荷量大于具有中間電位的第一反相位線BL1B的電荷量。其結(jié)果是，由于第一讀出放大器SA1工作，所以第一位線BL1的電位升高到Vcc，而第一反相位線BL1B的電位則相反降低到接地電平。此時(shí)，如前所述，在開關(guān)元件SWT1截止的同時(shí)，如圖1所示，在第一位線BL1和第二反相位線BL2B之間，以及第二位線BL2和第一反相位線BL1B之間提供了一個(gè)耦合電容“Cc1”。其結(jié)果是，第二位線對(duì)BL2和BL2B的電位隨第一位線對(duì)BL1和BL1B的電位的改變而改變。換言之，由于第一位線BL的電位從由加入電荷Q3而升高的電位增加到Vcc，第二反相位線BL2B的電位也隨之被增加到一個(gè)高于中間電位的電位。另一方面，由于第一反相位線BLB的電位從中間電位降低到接地電位，第二位線BL的電位也隨之從由加入電荷Q3而升高的電位降低到較低的電位。如前所述，由于第一讀出放大器SA1被激活，故第二位線對(duì)BL2和BL2B以及電位差產(chǎn)生了影響。
接著，在時(shí)刻T5，控制信號(hào)發(fā)生器14使第二讀出放大器激活信號(hào)S2被激活，并使與第二位線對(duì)BL2和BL2B連接的第二讀出放大器SA2工作。如前所述，第二位線BL2的電位由于耦合電容Cc1而變得比由加入電荷Q3而升高的電位低，而第二反相位線BL2B的電位變得比中間電位高。雖然后面要更詳細(xì)地進(jìn)行說(shuō)明，但是耦合電容Cc1的電容值的設(shè)置要使得第二位線BL2的電位變得高于第二反相位線BL2B的電位。其結(jié)果是，由于第二讀出放大器SA2的操作，第二位線BL2的電位增加到Vcc，而第二反相位線BL2B的電位則相反地降低到接地電平。
接著，在時(shí)刻T6，使列選信號(hào)CSL有效，出現(xiàn)在第一位線對(duì)BL1和BL1B的信號(hào)被讀到I/O總線I/O-1，并且出現(xiàn)在第二位線對(duì)BL2和BL2B的信號(hào)也被讀到I/O總線I/O-2。在上述情形中，由于第一位線BL1和第二位線BL2的電位被定義為Vcc，故從I/O總線I/O-1和I/O總線I/O-2讀出的數(shù)據(jù)成為(1，1)。
上述操作相應(yīng)于讀操作?，F(xiàn)在將采用更具體的數(shù)值來(lái)說(shuō)明在相應(yīng)的位線中關(guān)于從存儲(chǔ)單元中讀出的數(shù)據(jù)而發(fā)生的電位變化。應(yīng)當(dāng)理解下述的具體數(shù)值只是為了更好地理解本發(fā)明，而不是對(duì)本發(fā)明技術(shù)范圍的限定。
首先，在上述例子中，數(shù)據(jù)(1，1)已被寫入存儲(chǔ)單元MC中，該數(shù)據(jù)從該存儲(chǔ)單元MC中讀出(即圖9A所示的狀態(tài))。在這種情況下，由于電荷Q3被加到位線BL上，故位線BL的電位從0V增加到0.4V。相似地，如果數(shù)據(jù)(1，0)已被寫入存儲(chǔ)單元MC中(即圖9B所示的狀態(tài))，則通過(guò)將電荷Q2加入位線BL而使位線BL的電位從0V增加到0.25V。如果數(shù)據(jù)(0，1)已被寫入存儲(chǔ)單元MC中(即圖9C所示的狀態(tài))，則通過(guò)將電荷Q1加入位線BL而使位線BL的電位從0V增加到0.15V。如果數(shù)據(jù)(0，0)已被寫入存儲(chǔ)單元MC中(即圖9D所示的狀態(tài))，則位線BL的電位基本上保持在0V，因?yàn)榧尤胛痪€BL的電荷Q0非常少。
應(yīng)當(dāng)注意加在反相位線BLB上的中間電位為0.2V。其結(jié)果是，在數(shù)據(jù)(1，1)和數(shù)據(jù)(1，0)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中的情況下，位線BL的電位高于反相位線BLB上的0.2V的中間電位。結(jié)果，由于第一讀出放大器SA1的工作而使第一位線BL1的電位變?yōu)閂cc，第一反相位線BL1B的電位變?yōu)榻拥仉娖?。反之，在?shù)據(jù)(0，1)和數(shù)據(jù)(0，0)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中的情況下，位線BL的電位減至低于反相位線BLB上的0.2V的中間電位。結(jié)果，由于第一讀出放大器SA1的工作而使第一位線BL1的電位變?yōu)榻拥仉娖?，第一反相位線BL1B的電位變?yōu)閂cc。換言之，第一讀出放大器SA1在從存儲(chǔ)單元讀出的數(shù)據(jù)中定義了高1位(UPPER-DIGIT 1BIT)。
接著，說(shuō)明第二位線對(duì)BL2和BL2B的電位。首先，在數(shù)據(jù)(1，1)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中(即圖9A所示的狀態(tài))時(shí)，第二位線對(duì)BL2和BL2B在開關(guān)元件SWT1截止時(shí)的電位為0.4V和0.2V(中間電位)。此后，如前所述，第二位線對(duì)BL2和BL2B的電位受第一讀出放大器SA1的影響，從而分別變?yōu)?.35V和0.275V。在第一反相位線BL1B的電位降低的同時(shí)，第二位線BL2的電位降低了0.05V，而在第一位線BL1的電位升高的同時(shí)，第二反相位線BL2B的電位升高了0.075V。通過(guò)適當(dāng)?shù)卦O(shè)置耦合電容Cc1的電容值可以將這些電位升高量和電位降低量設(shè)置為適當(dāng)?shù)闹怠?br> 相似地，在數(shù)據(jù)(1，0)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中(即圖9B所示的狀態(tài))時(shí)，第二位線對(duì)BL2和BL2B在開關(guān)元件SWT1截止的時(shí)刻的電位為0.25V和0.2V(中間電位)。此后，如前所述，第二位線對(duì)BL2和BL2B的電位受第一讀出放大器SA1操作的影響，從而分別變?yōu)?.2V和0.275V。即，在第一反相位線BL1B的電位降低的同時(shí)，第二位線BL2的電位降低了0.05V，而在第一位線BL1的電位升高的同時(shí)，第二反相位線BL2B的電位升高了0.075V。
在數(shù)據(jù)(0，1)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中(即圖9C所示的狀態(tài))時(shí)，第二位線對(duì)BL2和BL2B在開關(guān)元件SWT1截止的時(shí)刻的電位為0.15V和0.2V(中間電位)。此后，如前所述，第二位線對(duì)BL2和BL2B的電位受第一讀出放大器SA1操作的影響，從而分別變?yōu)?.2V和0.125V。即，在第一反相位線BL1B的電位增加的同時(shí)，第二位線BL2的電位增加了0.05V，而在第一位線BL1的電位降低的同時(shí)，第二反相位線BL2B的電位降低了0.075V。
在數(shù)據(jù)(0，0)已被寫入這些數(shù)據(jù)被讀出的存儲(chǔ)單元MC中(即圖9D所示的狀態(tài))時(shí)，第二位線對(duì)BL2和BL2B在開關(guān)元件SWT1截止的時(shí)刻的電位為0V和0.2V(中間電位)。此后，如前所述，第二位線對(duì)BL2和BL2B的電位受第一讀出放大器SA1的影響，從而分別變?yōu)?.05V和0.125V。即，在第一反相位線BL1B的電位升高的同時(shí)，第二位線BL2的電位升高了0.05V，而在第一位線BL1的電位降低的同時(shí)，第二反相位線BL2B的電位降低了0.075V。其結(jié)果是，在由第二讀出放大器SA2從存儲(chǔ)單元讀出的數(shù)據(jù)中定義了低1位(LOWER-DIGIT 1BIT)。
從上述描述中易于理解依照本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置能夠?qū)?位信息存入一個(gè)鐵電存儲(chǔ)單元中，并能夠利用兩個(gè)讀出放大器讀出該信息。
圖11是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)讀操作實(shí)例的時(shí)序圖。在這個(gè)讀操作中，鍍線PL連續(xù)保持在Vcc。結(jié)果，在字線WL0被激活時(shí)，電壓Vcc立刻被加到選定存儲(chǔ)單元MC0的電容器C的電極之間。其它的讀操作與圖10所示類似。
圖12是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)讀操作實(shí)例的時(shí)序圖。在這個(gè)讀操作中，在初始條件下，與上述示例的不同之處在于位線對(duì)BL和BLB被預(yù)先充電到Vcc。相應(yīng)于這個(gè)預(yù)充電操作，鍍線PL的電位在時(shí)刻T2被從Vcc激活到接地電平。結(jié)果，電壓+Vcc被加到選定存儲(chǔ)單元MC0中的電容器的電極上。其它的讀操作基本與圖10所示類似。
圖12是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)讀操作實(shí)例的時(shí)序圖。在這個(gè)讀操作中，在初始條件下，與圖12所示的讀操作相似，位線對(duì)BL和BLB被預(yù)先充電到Vcc。但是，與圖12所示的讀操作不同的是鍍線PL的電位連續(xù)保持在接地電平。結(jié)果，當(dāng)字線WL0被激活時(shí)，電壓+Vcc立刻被加到選定存儲(chǔ)單元MC0中的電容器的電極之間。其它的讀操作基本與圖10所示類似。
下面，描述依據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的寫操作。
在保存在半導(dǎo)體存儲(chǔ)裝置中的信息被重寫時(shí)顯然需要寫操作，并且由于在執(zhí)行上述讀操作時(shí)破壞了保持在選定存儲(chǔ)單元中的信息，故在重寫此信息時(shí)也需要寫操作。
圖14示出了用于說(shuō)明依據(jù)本實(shí)施例的半導(dǎo)體裝置的寫操作，即在讀操作之后執(zhí)行的重寫操作的時(shí)序圖。
首先，圖14中所示的時(shí)刻T1到時(shí)刻T3的波形相應(yīng)于圖10中讀操作的波形，故省略其說(shuō)明。在時(shí)刻T3，由于定義了讀出的2位數(shù)據(jù)，所以根據(jù)此2位數(shù)據(jù)，位線BL1的電位被設(shè)定為V wb1(0)到V wb1(3)中的任一個(gè)。換言之，當(dāng)讀出的數(shù)據(jù)為(1，1)時(shí)，位線BL1的電位被設(shè)為V wb1(3)，當(dāng)讀出的數(shù)據(jù)為(1，0)時(shí)，位線BL1的電位被設(shè)為V wb1(2)，當(dāng)讀出的數(shù)據(jù)為(0，1)時(shí)，位線BL1的電位被設(shè)為V wb1(1)，當(dāng)讀出的數(shù)據(jù)為(0，0)時(shí)，位線BL1的電位被設(shè)為V wb1(0)。
接著，在時(shí)刻T4，鍍線PL的電位降低到接地電平。結(jié)果，如果位線BL1的電位變成V wb1(3)，則電壓+V wb1(3)被加到選定存儲(chǔ)單元MC中的電容器C的電極上。相似地，如果位線BL1的電位變成V wb1(2)，則電壓+V wb1(2)被加到選定存儲(chǔ)單元MC中的電容器C的電極上。如果位線BL1的電位變成V wb1(1)，則電壓+V wb1(1)被加到選定存儲(chǔ)單元MC中的電容器C的電極上。相似地，如果位線BL1的電位變成V wb1(0)，則電壓+V wb1(0)被加到選定存儲(chǔ)單元MC中的電容器C的電極上。
電壓+V wb1(3)等于圖8所示的超過(guò)電壓Vc(2)的電壓。結(jié)果，數(shù)據(jù)(1，1)再次被寫入選定的存儲(chǔ)單元MC的電容器C中(即成為圖8D的狀態(tài))。相似地，電壓+V wb1(2)等于比電壓Vc(1)高但比電壓Vc(2)低的電壓。結(jié)果，數(shù)據(jù)(1，0)再次被寫入電容器C中(即成為圖8C的狀態(tài))。相似地，電壓+V wb1(1)等于比電壓Vc(0)高但比電壓Vc(1)低的電壓。結(jié)果，數(shù)據(jù)(0，1)再次被寫入電容器C中(即成為圖8B的狀態(tài))。電壓+V wb1(0)等于比圖8所示的電壓Vc(0)低的電壓。結(jié)果，數(shù)據(jù)(0，0)再次被寫入選定的存儲(chǔ)單元MC的電容器C中(即成為圖8A的狀態(tài))。
已被讀操作破壞的數(shù)據(jù)以這種方式被重寫。通過(guò)下述方式產(chǎn)生上述加到位線BL1上的電壓V wb1(0)到V wb1(3)。即，在定義了第一位線對(duì)BL1和BL1B的數(shù)據(jù)以及第二位線對(duì)BL2和BL2B的數(shù)據(jù)之后，控制信號(hào)發(fā)生器14再次激活信號(hào)TG1以接通開關(guān)元件SWT1，使得第一位線BL1與第二位線BL2短路。結(jié)果，位線BL1的電位自動(dòng)變成與寫入的數(shù)據(jù)相應(yīng)的電壓V wb1(0)到V wb1(3)?，F(xiàn)在說(shuō)明這個(gè)自動(dòng)的電壓選擇過(guò)程。
首先，當(dāng)讀出的數(shù)據(jù)為(1，1)時(shí)，由于通過(guò)讀出放大器SA1和SA2的操作使第一位線BL1和第二位線BL2的電位變成了Vcc，所以即使第一位線BL1與第二位線BL2短路，第一位線BL1的電位也會(huì)保持在Vcc。當(dāng)讀出的數(shù)據(jù)為(1，0)時(shí)，由于通過(guò)讀出放大器SA1和SA2的操作使第一位線BL1的電位變成了Vcc且第二位線BL2的電位變成了接地電平，所以如果第一位線BL1與第二位線BL2短路，第一位線BL1的電位就會(huì)保持在2/3Vcc。如前所述，這是因?yàn)榈谝晃痪€BL1的電容值CB1是第二位線BL2的電容值CB2的兩倍。相似地，當(dāng)讀出的數(shù)據(jù)為(0，1)時(shí)，由于通過(guò)讀出放大器SA1和SA2的操作使第一位線BL1的電位變成了接地電平且第二位線BL2的電位變成了Vcc，所以如果第一位線BL1與第二位線BL2短路，第一位線BL1的電位就會(huì)保持在1/3Vcc。當(dāng)讀出的數(shù)據(jù)為(0，0)時(shí)，由于通過(guò)讀出放大器SA1和SA2的操作使第一位線BL1和第二位線BL2的電位變成了接地電平，所以即使第一位線BL1與第二位線BL2短路，第一位線BL1的電位也會(huì)保持在接地電平。
從而，Vcc、2/3Vcc、1/3Vcc和接地電平分別對(duì)應(yīng)于電壓V wb1(3)到V wb1(0)。
還應(yīng)當(dāng)注意本發(fā)明并不僅限于通過(guò)第一位線BL1與第二位線BL2的短路來(lái)產(chǎn)生寫電壓V wb1(3)到V wb1(0)。另外，可以提供一種能夠產(chǎn)生這些寫電壓V wb1(3)到V wb1(0)的寫電壓發(fā)生電路，這樣這些寫電壓V wb1(3)到V wb1(0)就可以加到位線BL1上。在這種情況下，可根據(jù)讀出的數(shù)據(jù)將這些寫電壓V wb1(3)到V wb1(0)中的任一個(gè)加到位線BL1上。
圖15是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)寫操作實(shí)例的時(shí)序圖。在這個(gè)寫操作中，位線BL1的電位在與讀出數(shù)據(jù)無(wú)關(guān)的寫操作過(guò)程中被保持在Vcc，而根據(jù)讀出數(shù)據(jù)設(shè)置鍍線PL的電位。在這種情況下，當(dāng)讀出數(shù)據(jù)為(1，1)時(shí)，鍍線PL的電位被設(shè)為Vwp1(3)。當(dāng)讀出數(shù)據(jù)為(1，0)時(shí)，鍍線PL的電位被設(shè)為V wp1(2)。當(dāng)讀出數(shù)據(jù)為(0，1)時(shí)，鍍線PL的電位被設(shè)為V wp1(1)。當(dāng)讀出數(shù)據(jù)為(0，0)時(shí)，鍍線PL的電位被設(shè)為V wp1(0)。
圖16是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)寫操作實(shí)例的時(shí)序圖。此寫操作被應(yīng)用到這樣一種半導(dǎo)體存儲(chǔ)裝置中，這種半導(dǎo)體存儲(chǔ)裝置通過(guò)在初始條件下將位線對(duì)BL和BLB的電位預(yù)先充電到Vcc而將鍍線PL的電位變?yōu)榻拥仉娖?參考圖12)，來(lái)執(zhí)行讀操作。在這個(gè)寫操作中，在鍍線PL的電位保持在Vcc的同時(shí)，根據(jù)讀出數(shù)據(jù)設(shè)置位線BL1的電位。在這種情況下，當(dāng)讀出數(shù)據(jù)為(1，1)時(shí)，位線BL1的電位被設(shè)為V wb1(3)。當(dāng)讀出數(shù)據(jù)為(1，0)時(shí)，位線BL1的電位被設(shè)為V wb1(2)。當(dāng)讀出數(shù)據(jù)為(0，1)時(shí)，位線BL1的電位被設(shè)為V wb1(1)。當(dāng)讀出數(shù)據(jù)為(0，0)時(shí)，位線BL1的電位被設(shè)為V wb1(0)。
圖17是用于說(shuō)明依據(jù)上述實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的另一個(gè)寫操作實(shí)例的時(shí)序圖。在這個(gè)寫操作中，位線BL1的電位在與讀出數(shù)據(jù)無(wú)關(guān)的寫操作過(guò)程中被保持在接地電平，而根據(jù)讀出數(shù)據(jù)設(shè)置鍍線PL的電位。在這種情況下，當(dāng)讀出數(shù)據(jù)為(1，1)時(shí)，鍍線PL的電位被設(shè)為V wp1(3)。當(dāng)讀出數(shù)據(jù)為(1，0)時(shí)，鍍線PL的電位被設(shè)為Vwp1(2)。當(dāng)讀出數(shù)據(jù)為(0，1)時(shí)，鍍線PL的電位被設(shè)為V wp1(1)。當(dāng)讀出數(shù)據(jù)為(0，0)時(shí)，鍍線PL的電位被設(shè)為V wp1(0)。
在依據(jù)實(shí)施例描述了半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)和操作的同時(shí)，本發(fā)明并不僅限于這個(gè)實(shí)施例，而是可以應(yīng)用到諸如圖18所示的鐵電存儲(chǔ)器中，其中可以在一個(gè)存儲(chǔ)單元MC中保存多于3位的數(shù)據(jù)。圖18是在一個(gè)存儲(chǔ)單元MC中保存位數(shù)據(jù)“1”的另一個(gè)實(shí)施例。在這種情況下，“l(fā)”個(gè)讀出放大器SAl到SA1被連接到位線對(duì)BL和BLB。通過(guò)采用“1-l”個(gè)開關(guān)元件SWT可以分隔開這些讀出放大器SA1到SAl。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括由第一位線和第一反相(INVERTED)位線構(gòu)成的第一位線對(duì)；由第二位線和第二反相位線構(gòu)成的第二位線對(duì)；位于所述第一位線和所述第二位線之間的第一開關(guān)元件；位于所述第一反相位線和所述第二反相位線之間的第二開關(guān)元件；字線；一包括一個(gè)具有一端腳和另一端腳的鐵電電容器和一個(gè)開關(guān)晶體管的存儲(chǔ)單元，所述開關(guān)晶體管位于所述第一位線和所述鐵電電容器的一個(gè)端腳之間以響應(yīng)所述位線的激活(ACTIVATED)狀態(tài)進(jìn)行連接，所述鐵電電容器的另一個(gè)端腳被連接到一鍍線(PLATE LINE)上；連接到所述第一位線對(duì)上的第一讀出放大器，用于放大所述第一位線和所述第一反相位線之間的一個(gè)電位差；連接到所述第二位線對(duì)上的第二讀出放大器，用于放大所述第二位線和所述第二反相位線之間的一個(gè)電位差；連接在所述第一位線和所述第二反相位線之間的第一耦合電容器；以及連接在所述第二位線和所述第一反相位線之間的第二耦合電容器。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述鐵電電容器基本上由第一到第三種鐵電材料構(gòu)成，所述第一到第三種鐵電材料具有彼此不同的電特性。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述第一種鐵電材料在第一電壓改變其極化狀態(tài)，所述第二種鐵電材料在高于第一電壓的第二電壓改變其極化狀態(tài)，所述第三種鐵電材料在高于第二電壓的第三電壓改變其極化狀態(tài)。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述鐵電電容器由第一到第三鐵電電容器并聯(lián)構(gòu)成。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述第一鐵電電容器具有一個(gè)鐵電層，所述第二鐵電電容器具有堆積的兩個(gè)鐵電層，所述第三鐵電電容器具有堆積的三個(gè)鐵電層。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，還包括一個(gè)與所述第一和第二位線對(duì)相連的參考電壓發(fā)生器，響應(yīng)所述字線的所述激活狀態(tài)，所述參考電壓發(fā)生器向所述第一反相位線提供一個(gè)參考電壓。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)裝置，還包括一個(gè)控制信號(hào)發(fā)生器，用于產(chǎn)生一個(gè)提供給所述第一和第二開關(guān)元件的開關(guān)信號(hào)、提供給所述第一讀出放大器的第一讀出信號(hào)和提供給所述第二讀出放大器的第二讀出信號(hào)，所述第一和第二開關(guān)元件根據(jù)所述開關(guān)信號(hào)將所述第一和第二位線對(duì)斷開，所述第一讀出放大器響應(yīng)所述第一讀出信號(hào)被激活，所述第二讀出放大器響應(yīng)所述第二讀出信號(hào)而被激活。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述控制信號(hào)發(fā)生器按所述開關(guān)信號(hào)、所述第一讀出信號(hào)和所述第二讀出信號(hào)的順序產(chǎn)生上述三種信號(hào)。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，還包括一個(gè)用于從所述第一和第二位線對(duì)中提取數(shù)據(jù)的提取裝置。
10.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于所述第一位線對(duì)具有第一寄生電容，所述第二位線對(duì)具有第二寄生電容，所述第一寄生電容基本上是所述第二寄生電容的兩倍。
全文摘要
一種能夠?qū)⒍辔粩?shù)據(jù)存入一個(gè)存儲(chǔ)單元并能夠抑制讀出放大器電路占用空間的增加的FRAM。在FRAM中,用一個(gè)開關(guān)元件使位線對(duì)分為第一位線對(duì)和第二位線對(duì)。第一位線對(duì)和第二位線對(duì)之間接有耦合電容。結(jié)果,在開關(guān)元件將第一位線對(duì)與第二位線對(duì)分開之后,第一位線對(duì)的電位被一個(gè)讀出放大器放大。當(dāng)讀出高位數(shù)據(jù)時(shí),這個(gè)高位數(shù)據(jù)對(duì)第二位線對(duì)上的電位產(chǎn)生影響。此后,第二位線對(duì)上的另一電位被另一個(gè)讀出放大器放大以讀出低位數(shù)據(jù)。
文檔編號(hào)G11C14/00GK1201239SQ9810202
公開日1998年12月9日 申請(qǐng)日期1998年5月28日 優(yōu)先權(quán)日1997年5月30日
發(fā)明者大月哲也, 渡部博士 申請(qǐng)人:日本電氣株式會(huì)社