專(zhuān)利名稱(chēng)：系統(tǒng)的復(fù)位方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種系統(tǒng)的復(fù)位方法。本發(fā)明尤其涉及一種系統(tǒng)復(fù)位方法，在該系統(tǒng)中是在一個(gè)EEPROM(電可擦除可編程只讀存儲(chǔ)器)處于寫(xiě)狀態(tài)時(shí)執(zhí)行該復(fù)位操作。


圖1是一個(gè)顯示了常規(guī)系統(tǒng)中復(fù)位方法(沒(méi)有復(fù)位控制電路)的視圖。如圖1所示的該復(fù)位方法包括一個(gè)EEPROM全電路11、一個(gè)振蕩電路8、一個(gè)CPU10及一個(gè)RESETN終端9。
所述EEPROM全電路11包括一個(gè)環(huán)形振蕩器7、一個(gè)讀出電路2、一個(gè)EEPROM單元1及一個(gè)控制電路12。另外，所述控制電路12包括一個(gè)電荷泵6、寫(xiě)時(shí)間計(jì)數(shù)器5、一個(gè)寫(xiě)數(shù)據(jù)鎖存器3及一個(gè)寫(xiě)操作狀態(tài)標(biāo)志(Statusflag-while writing)4。
圖2是圖1的復(fù)位方法的時(shí)序圖。所說(shuō)明的操作是參照?qǐng)D1和2進(jìn)行的。當(dāng)執(zhí)行EEPROM寫(xiě)指令時(shí)，一內(nèi)部總線(xiàn)13的數(shù)據(jù)被鎖存在所述寫(xiě)數(shù)據(jù)鎖存器3中。而且，所述寫(xiě)時(shí)間計(jì)數(shù)器5開(kāi)始記數(shù)。同時(shí)，所述環(huán)形振蕩器7開(kāi)始振蕩。
在將寫(xiě)數(shù)據(jù)鎖存器3中的值寫(xiě)入所述EEPROM單元1的寫(xiě)操作開(kāi)始前，內(nèi)部總線(xiàn)13的值就被鎖存在寫(xiě)數(shù)據(jù)鎖存器3中。在所述數(shù)據(jù)被鎖存入寫(xiě)數(shù)據(jù)鎖存器3后，就執(zhí)行所述寫(xiě)操作而與CPU10無(wú)關(guān)。電荷泵6根據(jù)由環(huán)形振蕩器7得到的時(shí)鐘而產(chǎn)生一個(gè)電壓，該電壓對(duì)EEPROM單元1的寫(xiě)操作是必要的。寫(xiě)操作狀態(tài)標(biāo)志4在所述寫(xiě)時(shí)間計(jì)數(shù)器5操作期間輸出高電平，這樣會(huì)禁止所述EEPROM單元1處于寫(xiě)狀態(tài)。
當(dāng)在所述EEPROM單元1處于寫(xiě)狀態(tài)的同時(shí)由所述RESETN終端9接收所述復(fù)位信號(hào)時(shí)，所述復(fù)位作用于所述EEPROM全電路11上，這將使所述寫(xiě)時(shí)間計(jì)數(shù)器5停止計(jì)數(shù)，以至所述EEPROM單元1的寫(xiě)操作被中斷。其結(jié)果是EEPROM單元1的值變?yōu)椴淮_定的。這樣所述寫(xiě)操作狀態(tài)標(biāo)志4輸出一個(gè)低電平。
另一方面，所述復(fù)位既操作于振蕩電路8又操作于CPU10，這二者均停止操作。當(dāng)在取消所述復(fù)位操作后執(zhí)行所述EEPROM讀出命令時(shí)，所述CPU10被強(qiáng)迫通過(guò)讀出電路2及內(nèi)部總線(xiàn)13讀出所述EEPROM單元1的所述不定狀態(tài)。
圖3是一顯示了系統(tǒng)的常規(guī)復(fù)位方法(具有復(fù)位控制電路的)的視圖。圖3中所示的復(fù)位方法包括一EEPROM全電路11、一振蕩電路8、一CPU10、一RESETN終端9及一個(gè)復(fù)位控制電路14。
所述EEPROM全電路11包括一環(huán)形振蕩器7、一讀出電路2、一EEPROM單元1及一控制電路12。另外，所述控制電路12包括一電荷泵6、一寫(xiě)時(shí)間計(jì)數(shù)器5、一寫(xiě)時(shí)間鎖存器3及一寫(xiě)操作狀態(tài)標(biāo)志4。
圖4是圖3中復(fù)位方法的時(shí)序圖。所說(shuō)明的操作是參照?qǐng)D3和4。當(dāng)執(zhí)行所述EEPROM寫(xiě)指令時(shí)，內(nèi)部總線(xiàn)13的數(shù)據(jù)被鎖存在寫(xiě)數(shù)據(jù)鎖存器3中。另外，所述寫(xiě)時(shí)間計(jì)數(shù)器5開(kāi)始計(jì)數(shù)。同時(shí)，所述環(huán)形振蕩器7開(kāi)始振蕩。
在將所述寫(xiě)數(shù)據(jù)鎖存器3的值寫(xiě)入所述EEPROM單元1的寫(xiě)操作開(kāi)始之前，內(nèi)部總線(xiàn)13的值被鎖存在所述寫(xiě)數(shù)據(jù)鎖存器3內(nèi)。在將數(shù)據(jù)鎖存在所述寫(xiě)數(shù)據(jù)鎖存器3內(nèi)之后，寫(xiě)操作就完成，這與所述CPU10無(wú)關(guān)。所述電荷泵6根據(jù)來(lái)自環(huán)形振蕩器7的時(shí)鐘產(chǎn)生一電壓，該電壓對(duì)EEPROM單元1的寫(xiě)操作是必要的。在所述寫(xiě)時(shí)間計(jì)數(shù)器5運(yùn)行期間，所述寫(xiě)操作狀態(tài)標(biāo)志4輸出高電平，這樣就會(huì)禁止所述EEPROM單元1處于寫(xiě)狀態(tài)。
在所述EEPROM單元1處于寫(xiě)狀態(tài)的同時(shí)從RESETN終端9接收所述復(fù)位信號(hào)時(shí)，由于所述寫(xiě)操作狀態(tài)標(biāo)志4處于高電平，所以所述復(fù)位不作用于EEPROM全電路11、CPU10及振蕩電路8上，這樣所述復(fù)位控制電路14的輸出15保持低電平。當(dāng)完成所述寫(xiě)時(shí)間計(jì)數(shù)器5的計(jì)數(shù)時(shí)，就結(jié)束了EEPROM單元1的寫(xiě)操作，這樣所述寫(xiě)操作狀態(tài)標(biāo)志4就變?yōu)榈碗娖健．?dāng)所述寫(xiě)操作狀態(tài)標(biāo)志4變?yōu)榈碗娖綍r(shí)，復(fù)位控制電路14的輸出15就變?yōu)楦唠娖?，則所述復(fù)位作用于EEPROM全電路11、CPU10及振蕩電路8上。當(dāng)所述復(fù)位作用于EEPROM全電路11上時(shí)，由于EEPROM單元1的寫(xiě)操作已經(jīng)結(jié)束，所以?xún)?nèi)部總線(xiàn)13的值通常被存儲(chǔ)在EEPROM單元1中。
當(dāng)在取消復(fù)位后執(zhí)行EEPROM讀指令時(shí)，CPU10能夠通過(guò)讀出電路2及內(nèi)部總線(xiàn)13讀取EEPROM單元1中的正常值。
圖5是顯示了在日本專(zhuān)利申請(qǐng)公開(kāi)NO.2-210515中公開(kāi)的一個(gè)傳輸處理設(shè)備內(nèi)部結(jié)構(gòu)的視圖。圖5所示的傳輸處理設(shè)備包括一個(gè)處理器(算術(shù)處理器部件)31、一個(gè)處理器(總線(xiàn)接口)32、一個(gè)處理器(電路控制部件)34、一個(gè)控制電路40、一個(gè)存儲(chǔ)電路33、一個(gè)復(fù)位控制電路38及一個(gè)開(kāi)關(guān)37。
所述控制電路40通過(guò)所述處理器(算術(shù)處理部分)31、所述處理器(總線(xiàn)接口)32及所述處理器(電路控制部分)34控制所述存儲(chǔ)設(shè)備33的讀/寫(xiě)。
所述復(fù)位控制電路38根據(jù)所述存儲(chǔ)器開(kāi)始信號(hào)s及所述存儲(chǔ)器存取結(jié)束信號(hào)f的條件檢測(cè)所述存儲(chǔ)設(shè)備33是否處于寫(xiě)狀態(tài)。當(dāng)所述存儲(chǔ)設(shè)備處于寫(xiě)狀態(tài)時(shí)，即使所述復(fù)位信號(hào)變?yōu)橛行У?，所述?fù)位控制電路8也保留所述保存復(fù)位信號(hào)sr，這樣使所述保存復(fù)位信號(hào)sr在存儲(chǔ)設(shè)備33的寫(xiě)操作結(jié)束后變?yōu)橛行А?br> 根據(jù)這個(gè)保存復(fù)位信號(hào)sr而執(zhí)行系統(tǒng)內(nèi)的保持復(fù)位(holding-reset)。這里忽略了對(duì)開(kāi)關(guān)37和初始診斷復(fù)位信號(hào)ir的解釋?zhuān)@是因?yàn)樗c本發(fā)明的要點(diǎn)無(wú)關(guān)。
圖3中系統(tǒng)的復(fù)位方法具有與圖5中的方法相同的思路。
在圖1所示系統(tǒng)中的(不具有復(fù)位控制電路的)常規(guī)復(fù)位方法中，即使EEPROM的寫(xiě)操作正處于運(yùn)行過(guò)程中，但是因?yàn)橛蒖ESETN終端9傳來(lái)的復(fù)位信號(hào)，所述EEPROM全電路11及振蕩電路8還是會(huì)受該復(fù)位的影響。因此，當(dāng)在向所述EEPROM單元1進(jìn)行寫(xiě)操作的過(guò)程中發(fā)生復(fù)位時(shí)，在對(duì)該EEPROM的寫(xiě)操作被中斷的同時(shí)，該EEPROM單元1中的數(shù)據(jù)變?yōu)椴淮_定的。接下來(lái)，就有一個(gè)問(wèn)題，即在撤消所述復(fù)位之后執(zhí)行EEPROM讀出指令時(shí)，所述CPU10會(huì)被迫讀取EEPROM單元1的不確定狀態(tài)。
在圖3所示系統(tǒng)的(具有復(fù)位控制電路的)常規(guī)復(fù)位方法及在日本專(zhuān)利公開(kāi)平2-210515中公開(kāi)的傳輸處理設(shè)備中，顯示了一種使所述復(fù)位一直保持到EEPROM的寫(xiě)操作結(jié)束的干擾器，但是，在EEPROM處于寫(xiě)狀態(tài)的同時(shí)通過(guò)由于電源掉電而產(chǎn)生的復(fù)位接收來(lái)自RESETN終端9的所述復(fù)位信號(hào)時(shí)，被迫保持全部復(fù)位直到由所述復(fù)位控制電路14完成EEPROM的寫(xiě)操作時(shí)為止。所述CPU10或振蕩器電路8不受所述復(fù)位的影響，所述CPU10或振蕩電路8實(shí)現(xiàn)異常操作。從而就存在一個(gè)問(wèn)題，即有可能發(fā)生整個(gè)系統(tǒng)失控的危險(xiǎn)。
考慮到上述問(wèn)題，本發(fā)明的一個(gè)目的是提供一種系統(tǒng)的復(fù)位方法，其中在所述EEPROM處于寫(xiě)狀態(tài)的同時(shí)被迫吸收由于電源掉電而引發(fā)復(fù)位信號(hào)時(shí)，該復(fù)位方法能使該EEPROM的寫(xiě)操作正常執(zhí)行到結(jié)束，并能避免整個(gè)系統(tǒng)的失控。
在以下通過(guò)作為本發(fā)明例證的舉例的方式而說(shuō)明的一種方法中，即包括一個(gè)CPU、一個(gè)存儲(chǔ)設(shè)備、一個(gè)振蕩電路及一個(gè)復(fù)位控制電路的系統(tǒng)的復(fù)位方法，該復(fù)位方法包括在通過(guò)復(fù)位控制電路產(chǎn)生系統(tǒng)復(fù)位時(shí)，檢測(cè)所述存儲(chǔ)設(shè)備寫(xiě)操作，以及在存儲(chǔ)設(shè)備實(shí)現(xiàn)寫(xiě)操作時(shí)，保持所述存儲(chǔ)設(shè)備的復(fù)位直到該存儲(chǔ)設(shè)備的寫(xiě)操作終止的步驟，從而至少實(shí)現(xiàn)對(duì)上述CPU的復(fù)位。
將通過(guò)以下詳細(xì)的說(shuō)明，使對(duì)本發(fā)明的上述及其它目的及新穎的特征有更充分的理解，在有關(guān)附圖中也可讀出相同的內(nèi)容。但是必須清楚地明白，所述附圖僅是為了用圖例說(shuō)明的目的，并不意味著對(duì)本發(fā)明范圍的確定。
圖1是一個(gè)顯示了系統(tǒng)常規(guī)復(fù)位方法的框圖；圖2是顯示了圖1的復(fù)位方法的時(shí)序圖；圖3是顯示了系統(tǒng)的常規(guī)復(fù)位方法的框圖；圖4是顯示了圖3中復(fù)位方法的時(shí)序圖；圖5是顯示了日本專(zhuān)利申請(qǐng)公開(kāi)第平2-210515中公開(kāi)了的傳輸處理設(shè)備的框圖；圖6是顯示了本發(fā)明復(fù)位方法的第一實(shí)施例的框圖；圖7是顯示了第一實(shí)施例操作的時(shí)序圖；圖8是顯示了第一實(shí)施例中復(fù)位控制電路的一個(gè)例子的視圖；圖9是顯示了本發(fā)明復(fù)位方法中第二實(shí)施例的框圖；圖10是顯示了第二實(shí)施例操作的時(shí)序圖。
現(xiàn)在將參考附圖對(duì)本發(fā)明的最佳實(shí)施例予以詳細(xì)說(shuō)明。圖6是一個(gè)顯示了本發(fā)明所述復(fù)位方法中第一實(shí)施例的框圖，而圖7是顯示了該第一實(shí)施例操作的時(shí)序圖。
圖6所示的復(fù)位方法包括一EEPROM全電路11、一振蕩電路8、一CPU10、一RESETN終端9及一個(gè)復(fù)位控制電路14。EEPROM全電路11包括一個(gè)環(huán)形振蕩器7、一讀出電路2、一EEPROM單元1及一控制電路12。另外，控制電路12包括一個(gè)電荷泵6、一寫(xiě)時(shí)間計(jì)數(shù)器5、一個(gè)寫(xiě)數(shù)據(jù)鎖存器3和一個(gè)寫(xiě)操作狀態(tài)標(biāo)志4。
當(dāng)執(zhí)行EEPROM寫(xiě)指令時(shí)，內(nèi)部總線(xiàn)13的數(shù)據(jù)被鎖存在寫(xiě)數(shù)據(jù)鎖存器3中。而且，寫(xiě)時(shí)間計(jì)數(shù)器5開(kāi)始計(jì)數(shù)。同時(shí)，環(huán)形振蕩器7開(kāi)始振蕩。在將寫(xiě)數(shù)據(jù)鎖存器3的值寫(xiě)入EEPROM單元1的寫(xiě)操作開(kāi)始之前，數(shù)據(jù)被鎖存在寫(xiě)數(shù)據(jù)鎖存器3中。寫(xiě)時(shí)間計(jì)數(shù)器5的時(shí)鐘被調(diào)整為環(huán)形振蕩器7的時(shí)鐘。電荷泵6根據(jù)由環(huán)形振蕩器7得到的時(shí)鐘產(chǎn)生一個(gè)電壓，該電壓對(duì)EEPROM單元1的寫(xiě)操作是必需的。寫(xiě)操作狀態(tài)標(biāo)志4在寫(xiě)時(shí)間計(jì)數(shù)器5運(yùn)行期間輸出高電平，這樣就禁止了所述EEPROM處于寫(xiě)狀態(tài)。
即便在EEPROM為寫(xiě)狀態(tài)的的同時(shí)，從RESETN終端9接收了所述復(fù)位信號(hào)，也會(huì)因?yàn)閷?xiě)操作狀態(tài)標(biāo)志4為高電平，而使復(fù)位控制電路14保持低電平。在寫(xiě)時(shí)間計(jì)數(shù)器5的計(jì)數(shù)完成并且EEPROM單元1的寫(xiě)操作結(jié)束的同時(shí)，所述復(fù)位不作用于EEPROM全電路11直到寫(xiě)操作狀態(tài)標(biāo)志4變?yōu)榈碗娖?。在從RESETN終端9接收所述復(fù)位信號(hào)的同時(shí)，CPU10及振蕩電路8受該復(fù)位的影響。
在當(dāng)前實(shí)施例中，甚至在CPU10停止時(shí)，EEPROM的寫(xiě)操作也沒(méi)有問(wèn)題，因?yàn)樵趯?nèi)部總線(xiàn)13的值鎖存入所述寫(xiě)操作鎖存器3后，在EEPROM全電路11中只完成了寫(xiě)操作。另外，對(duì)EEPROM的寫(xiě)時(shí)間計(jì)數(shù)的所述寫(xiě)時(shí)間計(jì)數(shù)器5停止了，所以EEPROM本身的寫(xiě)操作被迫停止，而該寫(xiě)時(shí)間計(jì)數(shù)器5的時(shí)鐘不會(huì)停止。
圖8是顯示了第一實(shí)施例中復(fù)位控制電路14的一個(gè)例子的視圖。該復(fù)位控制電路14包括一個(gè)對(duì)EEPROM全電路11和延時(shí)器145初始化的復(fù)位電源148、一個(gè)使寫(xiě)操作狀態(tài)標(biāo)志反向的INV電路147、一個(gè)鎖存來(lái)自RESETN終端的復(fù)位信號(hào)的與非電路141和142，及一個(gè)或電路144。
復(fù)位電源148使寫(xiě)操作狀態(tài)標(biāo)志4的初始值為低電平。當(dāng)該寫(xiě)操作狀態(tài)標(biāo)志為低電平時(shí)，即EEPROM不處于寫(xiě)狀態(tài)且接收了RESETN終端上的低電平有效的復(fù)位信號(hào)時(shí)，與非電路141的輸出變?yōu)楦唠娖?，與電路143的輸出變?yōu)楦唠娖剑瑥?fù)位控制電路14的輸出15變?yōu)楦唠娖?，這樣在復(fù)位信號(hào)不處于保持狀態(tài)時(shí)僅有EEPROM全電路11受復(fù)位的影響。
當(dāng)寫(xiě)操作狀態(tài)標(biāo)志4為高電平時(shí)，即在EEPROM處于寫(xiě)狀態(tài)的同時(shí)，從RESETN終端9接收低電平有效的復(fù)位信號(hào)時(shí)，與電路143的輸出保持低電平，這是因?yàn)楸M管與非電路141的輸出變?yōu)楦唠娖?，但與電路143的另一輸入端為低電平。由于復(fù)位控制電路的輸出15保持低電平，故復(fù)位信號(hào)保持不變，EEPROM全電路11的操作繼續(xù)進(jìn)行。
當(dāng)寫(xiě)操作狀態(tài)標(biāo)志4為高電平時(shí)，即EEPROM的寫(xiě)操作處于運(yùn)行中時(shí)，盡管RESETN終端9由低電平有效變?yōu)楦唠娖?，與非電路141的輸出保持高電平。當(dāng)寫(xiě)操作狀態(tài)標(biāo)志4變?yōu)榈碗娖綍r(shí)，即，EEPROM的寫(xiě)操作完成時(shí)，與電路143的輸出變?yōu)楦唠娖?，?fù)位控制電路的輸出15變?yōu)楦唠娖?，這樣復(fù)位作用于所述EEPROM全電路11上。在經(jīng)過(guò)由延時(shí)器145所建立的時(shí)間后，與非電路141的輸出變?yōu)楦唠娖?，與電路143的輸出變?yōu)榈碗娖剑@樣復(fù)位控制電路的輸出15變?yōu)榈碗娖?。換句話(huà)說(shuō)，只有在延時(shí)器145建立時(shí)間的過(guò)程中，復(fù)位控制電路變?yōu)楦唠娖健?br> 接下來(lái)，將參照附圖對(duì)根據(jù)本發(fā)明的第二實(shí)施例予以說(shuō)明。圖9是一個(gè)顯示了本發(fā)明所述復(fù)位方法中第二實(shí)施例的框圖，圖10是一個(gè)顯示了第二實(shí)施例的操作時(shí)序圖。
圖9中所示的復(fù)位方法包括一個(gè)EEPROM全電路11、一個(gè)振蕩電路8、一個(gè)CPU10、一個(gè)RESETN終端9及一個(gè)復(fù)位控制電路14。該EEPROM全電路11包括一個(gè)環(huán)形振蕩器7、一個(gè)讀出電路2、一個(gè)EEPROM單元1及一個(gè)控制電路12。另外，控制電路12包括一個(gè)電荷泵6、一個(gè)寫(xiě)時(shí)間計(jì)數(shù)器5、一個(gè)寫(xiě)數(shù)據(jù)鎖存器3、及一個(gè)寫(xiě)操作狀態(tài)標(biāo)志4。
當(dāng)執(zhí)行EEPROM寫(xiě)指令時(shí)，內(nèi)部總線(xiàn)13的數(shù)據(jù)被鎖存在寫(xiě)數(shù)據(jù)鎖存器3內(nèi)。寫(xiě)時(shí)間計(jì)數(shù)器5開(kāi)始計(jì)數(shù)。同時(shí)，環(huán)形振蕩器7開(kāi)始振蕩。在將寫(xiě)數(shù)據(jù)鎖存器3的值寫(xiě)入EEPROM單元1中的寫(xiě)操作開(kāi)始之前，數(shù)據(jù)被鎖存在該寫(xiě)數(shù)據(jù)鎖存器3中。該寫(xiě)時(shí)間計(jì)數(shù)器5的時(shí)鐘被調(diào)整為振蕩電路8的時(shí)鐘。電荷泵6根據(jù)來(lái)自環(huán)形振蕩器7的時(shí)鐘產(chǎn)生一電壓，該電壓對(duì)EEPROM單元1的寫(xiě)操作是必需的。在寫(xiě)時(shí)間計(jì)數(shù)器運(yùn)行期間，寫(xiě)操作狀態(tài)標(biāo)志4輸出高電平，這樣就禁止了所述EEPROM處于寫(xiě)狀態(tài)。
即使在EEPROM處于寫(xiě)狀態(tài)的同時(shí)從RESETN終端9接收所述復(fù)位信號(hào)，但由于寫(xiě)操作狀態(tài)標(biāo)志4為高電平，因此復(fù)位控制電路14保持低電平。復(fù)位不作用于EEPROM全電路11及振蕩電路8直到通過(guò)完成寫(xiě)時(shí)間計(jì)數(shù)器5的計(jì)數(shù)并結(jié)束EEPROM單元1的寫(xiě)操作而使寫(xiě)操作狀態(tài)標(biāo)志4變?yōu)榈碗娖?。在從RESETN終端9接收復(fù)位信號(hào)的同時(shí)，CPU10受復(fù)位的影響。
如上所述，根據(jù)當(dāng)前實(shí)施例，當(dāng)在EEPROM進(jìn)行寫(xiě)操作期間接收由于電源掉電而產(chǎn)生的復(fù)位信號(hào)時(shí)，能夠?qū)⑺鯡EPROM的寫(xiě)操作正常執(zhí)行到結(jié)束，還能夠避免整個(gè)系統(tǒng)的失控。
以下將通過(guò)一個(gè)實(shí)施例說(shuō)明微型計(jì)算機(jī)內(nèi)部存儲(chǔ)的用作監(jiān)視的EEPROM。當(dāng)用戶(hù)在EEPROM處于寫(xiě)狀態(tài)中調(diào)整屏幕的亮度時(shí)，為在切斷電源時(shí)保持所建立的狀態(tài)，將屏幕亮度調(diào)節(jié)后的RAM值存入所述EEPROM。當(dāng)發(fā)生在EEPROM正處于寫(xiě)狀態(tài)中而由電源掉電引起的系統(tǒng)復(fù)位時(shí)，即在EEPROM處于寫(xiě)狀態(tài)的同時(shí)保持CPU的復(fù)位時(shí)存在發(fā)生CPU失控的危險(xiǎn)。由于由微型計(jì)算機(jī)輸出的PWM輸出而實(shí)現(xiàn)了DA轉(zhuǎn)換，從而設(shè)計(jì)出了使水平屏幕尺寸改變的電壓的電源電路。當(dāng)假定所述微型計(jì)算機(jī)對(duì)正常狀態(tài)的PWM占空比為50％±10％，這就存在一種危險(xiǎn)，即由于微型計(jì)算機(jī)的失控而使PWM的占空比變?yōu)?0％～10％的事實(shí)引起電源電路斷開(kāi)。本發(fā)明就能避免這種問(wèn)題。
如上所述，根據(jù)本發(fā)明第一實(shí)施例，在EEPROM處于寫(xiě)狀態(tài)的同時(shí)接收由電源掉電而產(chǎn)生的復(fù)位信號(hào)時(shí)，檢測(cè)EEPROM是否處于寫(xiě)狀態(tài)，接著在EEPROM處于寫(xiě)狀態(tài)時(shí)，使得只有EEPROM的寫(xiě)操作復(fù)位被暫停直到寫(xiě)操作終止，并使得不具有存儲(chǔ)設(shè)備的寫(xiě)操作的復(fù)位被保持，這樣EEPROM寫(xiě)操作就能被正常執(zhí)行到結(jié)束，并能避免整個(gè)系統(tǒng)的失控。
另外，在第一實(shí)施例中，因?yàn)閷?xiě)時(shí)間計(jì)數(shù)器5的時(shí)鐘是環(huán)形振蕩器7的輸出，當(dāng)環(huán)形振蕩器的周期隨電源電壓的波動(dòng)而變化時(shí)，EEPROM的寫(xiě)時(shí)間也變化。由于這個(gè)原因，它能被應(yīng)用于電源電壓波動(dòng)的應(yīng)用中。但是，在第二實(shí)施例中，由于寫(xiě)時(shí)間計(jì)數(shù)器5的時(shí)鐘是振蕩電路8的輸出，即使是在電源電壓波動(dòng)的情況下，EEPROM的寫(xiě)時(shí)間也是不變的。由于這個(gè)原因，第二實(shí)施例對(duì)其電源電壓波動(dòng)的應(yīng)用是有優(yōu)勢(shì)的。
在使用專(zhuān)用術(shù)語(yǔ)說(shuō)明本發(fā)明的最佳實(shí)施例時(shí)，這種解釋僅是出于說(shuō)明的目的，所做的未脫離以下權(quán)利要求的主旨與范圍的變化及調(diào)整是能理解的。
權(quán)利要求
1.一種包括一CPU、一存儲(chǔ)設(shè)備、一振蕩電路和一復(fù)位控制電路的系統(tǒng)的復(fù)位方法，該復(fù)位方法包括以下步驟當(dāng)利用所述復(fù)位控制電路產(chǎn)生一系統(tǒng)復(fù)位時(shí)，檢測(cè)所述存儲(chǔ)設(shè)備的寫(xiě)操作；以及當(dāng)所述存儲(chǔ)設(shè)備正執(zhí)行所述寫(xiě)操作時(shí)，保持對(duì)所述存儲(chǔ)設(shè)備的復(fù)位直到所述存儲(chǔ)設(shè)備的寫(xiě)操作結(jié)束，以至少實(shí)現(xiàn)所述CPU的復(fù)位。
2.一種包括一CPU、一存儲(chǔ)設(shè)備、一振蕩電路及一復(fù)位控制電路的系統(tǒng)的復(fù)位方法，該復(fù)位方法包括以下步驟當(dāng)利用所述復(fù)位控制電路產(chǎn)生一系統(tǒng)復(fù)位時(shí)，檢測(cè)所述存儲(chǔ)設(shè)備的寫(xiě)操作；以及當(dāng)所述存儲(chǔ)設(shè)備正執(zhí)行所述寫(xiě)操作時(shí)，保持所述存儲(chǔ)設(shè)備及所述振蕩電路的復(fù)位直到該存儲(chǔ)設(shè)備的寫(xiě)操作結(jié)束，以至少實(shí)現(xiàn)所述CPU的復(fù)位。
3.一種如權(quán)利要求1所述的系統(tǒng)的復(fù)位方法，其特征在于，所述存儲(chǔ)設(shè)備包括一EEPROM(電可擦除可編程只讀存儲(chǔ)器)。
4.一種如權(quán)利要求1所述的系統(tǒng)復(fù)位方法，其特征在于，由所述存儲(chǔ)設(shè)備的一個(gè)狀態(tài)電路完成對(duì)所述存儲(chǔ)設(shè)備寫(xiě)操作的檢測(cè)。
5.一種如權(quán)利要求1所述的系統(tǒng)復(fù)位方法，其特征在于，由一個(gè)環(huán)形振蕩器或振蕩電路完成所述存儲(chǔ)設(shè)備寫(xiě)操作的連續(xù)性。
全文摘要
一種系統(tǒng)的復(fù)位方法,使EEPROM的寫(xiě)操作通常能執(zhí)行到結(jié)束,甚至在EEPROM處于寫(xiě)狀態(tài)時(shí)由于電源掉電而引起對(duì)復(fù)位信號(hào)的接收時(shí),也能避免整個(gè)系統(tǒng)的失控。在具有一CPU、一EEPROM全電路、一振蕩電路及一復(fù)位控制電路的系統(tǒng)中,當(dāng)發(fā)生系統(tǒng)復(fù)位時(shí),在EEPROM單元正執(zhí)行寫(xiě)操作的情況下,保持EEPROM單元的所述復(fù)位直到EEPROM單元的寫(xiě)操作結(jié)束,這樣至少執(zhí)行了CPU的復(fù)位。
文檔編號(hào)G11C16/02GK1208878SQ98102930
公開(kāi)日1999年2月24日 申請(qǐng)日期1998年6月25日 優(yōu)先權(quán)日1997年6月25日
發(fā)明者北尾一郎 申請(qǐng)人:日本電氣株式會(huì)社