專利名稱：具有選擇電路的半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器，特別是涉及用于高速地進行半導(dǎo)體存儲器測試的結(jié)構(gòu)。更具體地說，本發(fā)明涉及用于在測試工作時，高速地選擇半導(dǎo)體存儲器內(nèi)的字線的結(jié)構(gòu)。
如圖8所示，現(xiàn)有的半導(dǎo)體存儲器200包括控制電路31、地址緩沖器34、存儲單元陣列7、行譯碼器12和列譯碼器13。
存儲單元陣列7包括多條字線、多條位線和多個存儲單元。
控制電路31接受外部控制信號/RAS(外部行地址選通信號)、/CAS(外部列地址選通信號)、/WE(寫允許信號)和/OE(外部輸出允許信號)等，產(chǎn)生各種內(nèi)部控制信號。
地址緩沖器34通過控制信號總線a3從控制電路31接受內(nèi)部控制信號。地址緩沖器34響應(yīng)被給予的內(nèi)部控制信號，取入通過地址端子8被給予的外部地址信號A0～Ai，把內(nèi)部行地址信號、內(nèi)部列地址信號輸出到內(nèi)部地址總線a4上。
行譯碼器12通過控制信號總線a3，從控制電路31接受內(nèi)部控制信號、即內(nèi)部行地址選通信號。行譯碼器12基于該內(nèi)部行地址選通信號而被激活，對從地址緩沖器34輸出的內(nèi)部行地址信號進行譯碼，選擇存儲單元陣列7的字線。
列譯碼器13通過控制信號總線a2，從控制電路31接受內(nèi)部列地址選通信號。列譯碼器13基于該內(nèi)部列地址選通信號而被激活，對從地址緩沖器34輸出的內(nèi)部列地址信號進行譯碼，選擇存儲單元陣列7的位線。
半導(dǎo)體存儲器200還包括讀出放大器、IO門、輸入緩沖器15和輸出緩沖器16。圖8中，用1個方框14來表示讀出放大器及IO門。
讀出放大器通過控制信號總線a3，從控制電路31接受內(nèi)部控制信號。讀出放大器根據(jù)被給予的內(nèi)部控制信號，對連接到存儲單元陣列7的已選擇的字線上的存儲單元的數(shù)據(jù)進行檢測和放大。
IO門響應(yīng)于從列譯碼器13輸出的列選擇信號，把存儲單元陣列7的被選的位線連接到內(nèi)部數(shù)據(jù)總線a1上。
輸入緩沖器15通過控制信號總線a2，從控制電路31接受內(nèi)部控制信號。輸入緩沖器15根據(jù)被給予的內(nèi)部控制信號，接受向數(shù)據(jù)輸入輸出端子17提供的外部寫入數(shù)據(jù)DQo～DQj，生成內(nèi)部寫入數(shù)據(jù)，向內(nèi)部數(shù)據(jù)總線a1傳送。
輸出緩沖器16通過控制信號總線a2，接受控制電路31的內(nèi)部控制信號。輸出緩沖器16根據(jù)被給予的內(nèi)部控制信號，從內(nèi)部數(shù)據(jù)總線a1上讀出的內(nèi)部讀出數(shù)據(jù)生成外部讀出數(shù)據(jù)DQo-DQj，向數(shù)據(jù)輸入輸出端子17輸出。
其次，使用圖9，簡單地說明有關(guān)存儲單元陣列的內(nèi)部結(jié)構(gòu)。
圖9中，代表性地示出字線WL、WL(I-1)、WL1、WL(I+1)及1對位線BL、/BL。
存儲單元M對應(yīng)于1對位線及字線的交叉部而配置。圖9中，代表性地示出存儲單元M1、M2、M3，其中，存儲單元M1對應(yīng)于字線WL(1-1)及位線/BL的交叉部，存儲單元M2對應(yīng)于字線WL1及位線BL的交叉部而配置，存儲單元M3對應(yīng)字線WL(I+1)及位線/BL的交叉部而配置。
存儲單元M1～M3的每一個都包括電容器50和存取晶體管51。電容器50以電荷的形式存儲信息。存取晶體管51響應(yīng)于對應(yīng)的字線上的電位而導(dǎo)通，把對應(yīng)的位線及電容器50連接起來。存取晶體管51由N溝道型MOS晶體管構(gòu)成。
從行譯碼器12把行選擇信號傳送到對應(yīng)于內(nèi)部行地址信號的被選的字線上。方框14中包括的讀出放大器分別對應(yīng)于位線對BL、/BL而配置，把對應(yīng)的位線對電位進行差分放大。
可是，在讀出工作中，隨著被選的字線的電位上升，非選擇字線的電位上浮，有時電荷從非選擇的字線上存在的存儲單元的電容器向?qū)?yīng)的位線泄漏。
通常，設(shè)定存儲單元的電容器的電容值，以便即使在發(fā)生了電荷泄漏的情況下，也不引起電容器的電極電位大的降低。
但是，由于制造的離散性，有時存在電容值小，即所謂有缺陷的存儲單元。在這樣的有缺陷的存儲單元中，由于少量電荷的泄漏，電容器的電極電位就降低得很多。即，引起存儲數(shù)據(jù)的反轉(zhuǎn)。
因而，如果存在這樣的有缺陷的存儲單元，就將成為半導(dǎo)體存儲器工作上的致命缺陷。
因此，迄今，作為用于檢測出在存儲數(shù)據(jù)中已引起變化的有缺陷的存儲單元的測試方法，有干擾(disturb)測試方法。
在干擾測試方法中，對連接到所關(guān)注的存儲單元上的字線以外的字線選擇給定次數(shù)(干擾次數(shù))，檢查是否正常地保持該所關(guān)注的存儲單元的數(shù)據(jù)(是否為有缺陷的存儲單元)。
其次，使用

圖10，說明有關(guān)現(xiàn)有半導(dǎo)體存儲器中的干擾測試方法。
如圖10所示，在干擾測試時，在測試板91上，配置多個半導(dǎo)體存儲器DR(圖中，DR11、……、DRmn)。把半導(dǎo)體存儲器DR連接到信號線SG上。把信號線SG連接到測試裝置90上。
在干擾測試中，首先，對半導(dǎo)體存儲器DR寫入H電平或L電平的數(shù)據(jù)。接著，從測試裝置90把為了選擇特定字線所需的時鐘信號及外部地址信號，提供到信號線SG上。半導(dǎo)體存儲器DR根據(jù)從信號線SG接受的時鐘信號(具體地說，外部控制信號/RAS)及地址信號，進行字線的選擇。
通過把該特定的字線選擇工作重復(fù)給定次數(shù)，利用測試裝置90，判別所關(guān)注的存儲單元的數(shù)據(jù)是否被正確地保持。
基于上述構(gòu)成，為了對半導(dǎo)體存儲器進行測試，測試中所需的時間依賴于測試裝置90輸出的時鐘信號。
因而，在測試裝置90輸出信號的最小時鐘長度非常長、干擾測試等測試次數(shù)多的測試中，存在著測試中所需時間非常長的問題。還有，因為當(dāng)使用這樣的測試裝置90時只能進行長周期的干擾測試，所以，存在得不到與最小時鐘長度短的測試裝置的測試結(jié)果的相關(guān)性的問題。
為了解決該問題，在“半導(dǎo)體存儲器及其字線選擇方法”(特開平8-227598號公報)中，通過在內(nèi)部產(chǎn)生用于選擇字線的地址信號來謀求解決該問題。但是，在該發(fā)明中，因為是在內(nèi)部設(shè)置的地址計數(shù)器來選擇字線，所以，從外部不能知道對哪條字線進行了選擇。
因此，本發(fā)明的目的在于提供一種能夠高速執(zhí)行以干擾測試為代表的測試的半導(dǎo)體存儲器。
還有，本發(fā)明的另一目的在于提供一種在測試時能夠從外部任意設(shè)定進行測試的地址的半導(dǎo)體存儲器。
本發(fā)明半導(dǎo)體存儲器，是包括存儲單元陣列的半導(dǎo)體存儲器，該存儲單元陣列具有在多個行方向上及多個列方向上配置的多個存儲單元；該半導(dǎo)體存儲器包括測試控制電路，用于響應(yīng)從外部接受的控制信號，產(chǎn)生為實施特定測試的測試控制信號；時鐘發(fā)生電路，用于響應(yīng)來自測試控制電路的測試控制信號，重復(fù)產(chǎn)生給定周期的時鐘信號；以及行選擇電路，用于響應(yīng)來自時鐘發(fā)生電路的時鐘信號，激活存儲單元陣列的行選擇工作。
因而，本發(fā)明的主要優(yōu)點在于能夠高速地對存儲單元陣列中所包括的存儲單元進行選擇。
圖1為示出第1實施例半導(dǎo)體存儲器100主要部分的構(gòu)成的概略方框圖。
圖2A～2D為有關(guān)在測試模式下半導(dǎo)體存儲器100的工作的時序圖。
圖3A～3H為有關(guān)在測試模式下半導(dǎo)體存儲器100的工作的時序圖。
圖4A～4E為有關(guān)在測試模式下半導(dǎo)體存儲器100的工作的時序圖。
圖5A～5G為有關(guān)在測試模式下半導(dǎo)體存儲器100的工作的時序圖。
圖6示出在實施例1中的內(nèi)部周期設(shè)定電路3的具體結(jié)構(gòu)的一例。
圖7A～7D為示出基于行選擇控制信號RASF及時鐘信號CLK的內(nèi)部行地址選通信號int.RAS及地址保持信號ZRALHOLD之關(guān)系的時序圖。
圖8為示出現(xiàn)有半導(dǎo)體存儲器200主要部分的結(jié)構(gòu)的概略方框圖。
圖9為示出圖8所示存儲單元陣列7的內(nèi)部結(jié)構(gòu)的電路圖。
圖10概略地示出用于在現(xiàn)有半導(dǎo)體存儲器中實施干擾測試的結(jié)構(gòu)。使用圖1，說明本發(fā)明實施例1的半導(dǎo)體存儲器100主要部分的結(jié)構(gòu)。與圖8所示現(xiàn)有半導(dǎo)體存儲器200相同的構(gòu)成要素標(biāo)以相同的符號，不重復(fù)其說明。
如圖1所示，第1實施例中的半導(dǎo)體存儲器100包括控制電路1、測試模式控制電路2、內(nèi)部周期設(shè)定電路3及地址鎖存電路4。
控制電路1接受外部控制信號/RAS、/CAS、/OE及/WE，產(chǎn)生包括測試允許信號ZCBRS及行選擇控制信號RASF在內(nèi)的各種內(nèi)部控制信號。
測試允許信號ZCBRS為用于執(zhí)行測試模式的控制信號，例如，在設(shè)定了測試模式的情況下，成為H電平的激活狀態(tài)。行選擇控制信號RASF是與外部控制信號/RAS同步的信號。
測試模式控制電路2接受外部控制信號/RAS、/CAS及/WE，檢測是否進入了特定的測試模式，這里是例如自干擾(self disturb)測試模式，作為檢測結(jié)果，輸出自干擾信號SELFDIST。
內(nèi)部周期設(shè)定電路3響應(yīng)測試控制信號，輸出內(nèi)部行地址選通信號int.RAS及地址保持信號ZRALHOLD。
在這里，所謂測試控制信號，包括從控制電路1輸出的測試允許信號ZCBRS、行選擇控制信號RASF以及從測試模式控制電路2輸出的自干擾信號SELFDIST。
第1實施例中的半導(dǎo)體存儲器100還包括地址鎖存電路4，以代替現(xiàn)有半導(dǎo)體存儲器200的地址緩沖器34。
地址鎖存電路4通過控制信號總線a3從控制電路1接受內(nèi)部控制信號，從內(nèi)部周期設(shè)定電路3接受地址保持信號ZRALHOLD。地址鎖存電路4響應(yīng)這些控制信號，取入通過地址端子8被給予的外部地址信號A0～Ai，把內(nèi)部行地址信號int.X、內(nèi)部列地址信號int.Y輸出到內(nèi)部地址總線a4上。
半導(dǎo)體存儲器100還包括行譯碼器12、列譯碼器13、讀出放大器、IO門、輸入緩沖器15和輸出緩沖器16。圖1中，用1個方框14來表示讀出放大器及IO門。
行譯碼器12通過控制信號總線a10，從內(nèi)部周期設(shè)定電路3接受內(nèi)部行地址選通信號int.RAS。行譯碼器12基于該內(nèi)部行地址選通信號int.RAS而被激活，對從地址鎖存電路4輸出的內(nèi)部行地址信號int.X進行譯碼，選擇存儲單元陣列7的字線。
列譯碼器13、輸入緩沖器15及輸出緩沖器16通過控制信號總線a2，從控制電路1接受內(nèi)部控制信號。讀出放大器通過控制信號總線a3，從控制電路1接受內(nèi)部控制信號。
再者，列譯碼器13基于所接受的內(nèi)部控制信號而被激活，對從地址鎖存電路4輸出的內(nèi)部列地址信號int.Y進行譯碼，選擇存儲單元陣列7的位線。
如使用圖9說明過的那樣，存儲單元陣列7包括多條字線、多條位線及多個存儲單元。
其次，參照時序圖、即圖2～圖5，說明有關(guān)測試模式中半導(dǎo)體存儲器100的工作。
首先，使用時序圖、即圖2、圖3，說明有關(guān)執(zhí)行自干擾測試的情況。
圖2中，圖2A示出外部控制信號/RAS，圖2B示出外部控制信號/CAS，圖2C示出外部控制信號/WE，圖2D示出自干擾信號SELFDIST。
還有，圖3中，圖3A示出外部控制信號/RAS，圖3B示出外部控制信號/CAS，圖3C示出自干擾信號SELFDIST，圖3D示出測試允許信號ZCBRS，圖3E示出行選擇控制信號ZCBRS，圖3F示出地址保持信號ZRALHOLD，圖3G示出內(nèi)部行地址選能信號int.RAS，圖3H示出外部地址信號Ao～Ai。
首先，根據(jù)外部控制信號，從控制電路1輸出處于H電平的激活狀態(tài)的測試允許信號ZCBRS。如下面所述那樣，該測試允許信號ZCBRS在特定的瞬間復(fù)位成L電平。
在該狀態(tài)下，如圖2所示，例如在外部控制信號/RAS變成激活狀態(tài)的L電平以前，把外部控制信號/CAS及/WE都設(shè)定為激活狀態(tài)的L電平(下面，稱為WCBR周期)。
測試模式控制電路2檢測出WCBR周期，輸出H電平的激活狀態(tài)的自干擾信號SELFDIST。借此，在測試模式中，特別指定自干擾測試模式。
設(shè)定成WCBR周期(自干擾信號SELFDIST處于H電平的狀態(tài))以后，如圖3所示，例如，在使外部控制信號/RAS成為激活狀態(tài)的L電平之后，把外部控制信號/CAS設(shè)定成激活狀態(tài)的L電平(下面，稱為RAS-CAS周期)。根據(jù)這一點，控制電路1與L電平的外部控制信號/RAS同步地輸出H電平的激活狀態(tài)的行選擇控制信號RASF。
結(jié)果，內(nèi)部周期設(shè)定電路3從測試模式控制電路2接受H電平的自干擾信號SELFDIST，從控制電路1接受H電平的測試允許信號ZCBRS及H電平的行選擇控制信號RASF。
內(nèi)部周期設(shè)定電路3與H電平的行選擇控制信號RASF同步地輸出處于L電平的激活狀態(tài)的地址保持信號ZRALHOLD。
內(nèi)部周期設(shè)定電路3還與H電平的行選擇控制信號RASF同步地重復(fù)產(chǎn)生給定周期的時鐘信號。把時鐘信號輸出到控制信號總線a10上，作為內(nèi)部行址選通信號int.RAS傳送到行譯碼器12上。
另一方面，地址鎖存電路4從內(nèi)部周期設(shè)定電路3接受L電平的地址保持信號ZRALHOLD。地址鎖存電路4把在外部控制信號/RAS的下降沿瞬間取入的外部地址信號Ao～Ai鎖存起來，把內(nèi)部行地址信號int.X(圖3中，Xa)輸出到內(nèi)部地址總線a4上。
地址鎖存電路4直到地址保持信號ZRALHOLD變成H電平之前，不進行外部地址信號Ao～Ai的取入。
借此，在自干擾測試中，行譯碼器12基于在內(nèi)部產(chǎn)生的時鐘信號(即，內(nèi)部行地址選通信號int.RAS)而重復(fù)地變成為激活狀態(tài)，重復(fù)選擇對應(yīng)于測試開始時的外部地址信號Ao～Ai的字線。
其次，使用時序圖、即圖3，說明有關(guān)結(jié)束自干擾測試的情況。
如圖3所示，通過解除RAS-CAS周期，指定該情況。即，把外部控制信號/RAS及/CAS設(shè)定成H電平。
控制電路1與外部控制信號/RAS同步地輸出L電平的行選擇控制信號RASF。
借此，內(nèi)部周期設(shè)定電路3與行選擇控制信號RASF相同步，停止時鐘信號的產(chǎn)生。內(nèi)部周期設(shè)定電路3還與L電平的行選擇控制信號RASF同步地輸出H電平的地址保持信號ZRALHOLD。
地址鎖存電路4從內(nèi)部周期設(shè)定電路3接受H電平的地址保持信號ZRALHOLD，重新變成取入外部地址信號Ao～Ai的狀態(tài)。
再者，也可以代替圖3中所示的RAS-CAS周期，設(shè)定圖4中所示的ROR周期(使外部控制信號/CAS照原樣設(shè)定成H電平，把外部控制信號/RAS設(shè)定成激活狀態(tài)的L電平)，以便執(zhí)行自干擾測試。
圖4中，圖4A示出外部控制信號/RAS，圖4B示出外部控制信號/CAS，圖4C示出自干擾信號SELFDIST，圖4D示出測試允許信號ZCBRS，圖4E示出行選擇控制信號RASF。
在該情況下，內(nèi)部周期設(shè)定電路3也從測試模式控制電路2接受H電平的自干擾信號SELFDIST，從控制電路1接受H電平的測試允許信號ZCBRS及H電平的行選擇控制信號RASF。
進而，使用時序圖、即圖5，說明有關(guān)對自干擾測試進行復(fù)位的情況。
圖5中，圖5A示出外部控制信號/RAS，圖5B示出外部控制信號/CAS，圖5C示出自干擾信號SELFDIST，圖5D示出測試允許信號ZCBRS，圖5E示出行選擇控制信號RASF，圖5F示出內(nèi)部行地址選通信號，圖5G示出地址保持信號ZRALHOLD。
如圖5所示，例如，在外部控制信號/RAS變成激活狀態(tài)的L電平以前，把外部控制信號/CAS設(shè)定成激活狀態(tài)的L電平(下面，稱為CBR周期)?？刂齐娐?檢測出CBR周期，與L電平的外部控制信號/CAS同步地輸出L電平的測試允許信號ZCBRS。借此，指定自干擾測試的結(jié)束。
控制電路1還與外部控制信號/RAS相同步，輸出H電平的行選擇控制信號RASF。
結(jié)果，內(nèi)部周期設(shè)定電路3從測試模式控制電路2接受H電平的自干擾信號SELFDIST，從控制電路1接受L電平的測試允許信號ZCBRS及H電平的行選擇控制信號RASF。
借此，內(nèi)部周期設(shè)定電路3輸出與行選擇控制信號RASF(即，外部控制信號/RAS)同步的內(nèi)部行地址選通信號int.RAS。
從內(nèi)部周期設(shè)定電路3輸出的地址保持信號ZRALHOLD保持為H電平。
從內(nèi)部周期設(shè)定電路3接受H電平的地址保持信號ZRALHOLD的地址鎖存電路4，根據(jù)通過控制信號總線a3接受的內(nèi)部控制信號，取入由未圖示的內(nèi)部更新計數(shù)器(例如，包括在地址鎖存電路4中)產(chǎn)生的內(nèi)部更新計數(shù)器地址，輸出內(nèi)部行地址int.X。
行譯碼器12基于外部控制信號/RAS而變成激活狀態(tài)，選擇與該內(nèi)部行地址信號int.X對應(yīng)的字線。
再者，也可以在外部控制信號/RAS變成激活狀態(tài)的L電平以前，把外部控制信號/CAS及/WE都設(shè)定成激活狀態(tài)的L電平(WCBR周期)，來代替上述CBR周期。
其次，參照示出其一側(cè)的圖6，說明有關(guān)實施例1中內(nèi)部周期設(shè)定電路3的具體構(gòu)成。
如圖6所示，內(nèi)部周期設(shè)定電路3包括與非(NAND)電路41～48；倒相電路60、62～84及90-93；負(fù)邏輯與非電路50；負(fù)邏輯或非(NOR)電路51；傳輸門TG1～TG2；以及MOS晶體管T1～T4。
內(nèi)部周期設(shè)定電路3從控制電路1接受行選擇控制信號RASF及測試允許信號ZCBRS，還從測試模式控制電路2接受自干擾信號SELFDIST。
與非電路41在輸入端接受行選擇控制信號RASF及與非電路42的輸出。與非電路42在輸入端接受測試允許信號ZCBRS及與非電路41的輸出。倒相電路60把與非電路42的輸出倒相。
與非電路43在輸入端接受倒相電路60的輸出、行選擇控制信號RASF及自干擾信號SELFDIST。
負(fù)邏輯與非電路50在輸入端接受與非電路43的輸出及與非電路44的輸出。與非電路44在輸入端接受自干擾信號SELFDIST，節(jié)點N2的信號(負(fù)邏輯與非電路50的輸出)及節(jié)點N1的信號(倒相電路72的輸出)。與非電路43、負(fù)邏輯與非電路50及與非電路44，構(gòu)成鎖存電路96。
把倒相電路64～67串聯(lián)連接在與非電路46及節(jié)點N1之間。與非電路46在輸入端接受倒相電路67的輸出及節(jié)點N1的信號。倒相電路62把與非電路46的輸出倒相。
與非電路45在輸入端接受倒相電路60的輸出及自干擾信號SELFDIST。倒相電路63把與非電路45的輸出倒相。
把傳輸門TG1連接在接受行選擇控制信號RASF的輸入節(jié)點及輸出內(nèi)部行地址選通信號int.RAS的輸出節(jié)點之間，根據(jù)與非電路45的輸出及倒相電路63的輸出而導(dǎo)通。
把傳輸門TG2連接到倒相電路62的輸出節(jié)點及輸出內(nèi)部行地址選通信號int.RAS的輸出節(jié)點之間，根據(jù)與非電路45的輸出及倒相電路63的輸出而導(dǎo)通。
與非電路47在輸入端接受節(jié)點N2的信號及倒相電路71的輸出。配置在與非電路47及倒相電路68之間的倒相電路90-93構(gòu)成環(huán)形振蕩器95。環(huán)形振蕩器95基于與非電路47的控制，輸出時鐘信號CLK。再者，對構(gòu)成環(huán)形振蕩器95的倒相電路的級數(shù)，預(yù)先加以調(diào)整。
把倒相電路68～71串聯(lián)連接到環(huán)形振蕩器95的輸出節(jié)點上。把倒相電路69的輸出節(jié)點連接在MOS晶體管T2及T3各自的柵極上。把倒相電路71的輸出連接在MOS晶體管T1及T4各自的柵極上。
把MOS晶體管T1的一個導(dǎo)通端子與外部電源電壓VCC連接起來。把MOS晶體管T4的一個導(dǎo)通端子與地電位GND連接起來。在這里，MOS晶體管T1及T2為P溝道型MOS晶體管，MOS晶體管T3及T4為N溝道型MOS晶體管。
MOS晶體管T2及MOS晶體管T3的連接節(jié)點、即節(jié)點N3的電位，根據(jù)環(huán)形振蕩器95輸出的時鐘信號CLK而變成H電平或L電平。
與非電路48在輸入端接受節(jié)點N3的信號及節(jié)點N2的信號。倒相電路72把與非電路48的輸出倒相。
進而，倒相電路73把節(jié)點N2的信號倒相。把倒相電路74～83串聯(lián)連接到倒相電路73的輸出節(jié)點上。負(fù)邏輯或非電路51在輸入端接受倒相電路83及73的輸出。倒相電路84把負(fù)邏輯或非電路51的輸出倒相。從倒相電路84輸出地址保持信號ZRALHOLD。
通過上述那樣地構(gòu)成，在自干擾信號SELFDIST為L電平的情況下，或者，在測試允許信號ZCBRS變成L電平的情況下，通過傳輸門TG1輸出與行選擇控制信號RASF同步的信號(即，與外部控制信號/RAS同步的信號)。
另一方面，在測試允許信號ZCBRS及自干擾信號SELFDIST為H電平的情況下，通過環(huán)形振蕩器95產(chǎn)生給定周期的時鐘信號。把節(jié)點N1的時鐘信號通過傳輸門TG2輸出。
在這里，使用時序圖、即圖7，說明基于行選擇控制信號RASF及時鐘信號CLK的內(nèi)部行地址選通信號int.RAS及地址保持信號ZRALHOLD之關(guān)系。
圖7中，圖7A示出外部控制信號/RAS，圖7B示出行選擇控制信號RASF，圖7C示出內(nèi)部行地址選通信號int.RAS，圖7D示出地址保持信號ZRALHOLD。
如圖7所示，在自干擾測試中，根據(jù)外部控制信號/RAS，行選擇控制信號RASF變成H電平，作為內(nèi)部行地址選通信號int.RAS產(chǎn)生時鐘信號C1、C2、…、C4。
在這里，在時鐘C4為H電平的狀態(tài)下，響應(yīng)于外部控制信號/RAS，行選擇控制信號RASF變成L電平。此時，如圖7所示，通過具備圖6所示的鎖存電路96，來保證時鐘信號C4的激活時間。還有，根據(jù)這一點，也保證了地址保持信號ZRALHOLD的激活期間。借此，能夠防止由不完全的內(nèi)部行地址選通信號引起的誤操作。
如上所述，根據(jù)本發(fā)明的半導(dǎo)體存儲器，因為在以自干擾測試為代表的特定測試模式時能夠在內(nèi)部產(chǎn)生短周期的時鐘信號，所以，在需要進行的測試次數(shù)多的測試模式下，能夠縮短測試時間。
還有，即使是只能產(chǎn)生長周期時鐘信號的測試裝置，因為在裝置內(nèi)部能夠進行短周期的干擾測試，所以，也能夠取得與能夠產(chǎn)生短周期時鐘信號的測試裝置的測試結(jié)果的相關(guān)性。
進而，根據(jù)本發(fā)明的半導(dǎo)體存儲器，因為在測試模式能夠?qū)ν獠康刂愤M行鎖存，所以能夠?qū)?yīng)于從外部接受的任意地址重復(fù)地實施測試。
權(quán)利要求
1．一種包括存儲單元陣列的半導(dǎo)體存儲器，該存儲單元陣列具有在多個行方向上及多個列方向上配置的多個存儲單元，其特征在于，包括測試控制裝置，用于響應(yīng)從外部接受的控制信號，產(chǎn)生用于實施特定測試的測試控制信號；時鐘發(fā)生裝置，用于響應(yīng)來自所述測試控制裝置的測試控制信號，重復(fù)產(chǎn)生給定周期的時鐘信號；以及行選擇裝置，用于響應(yīng)來自所述時鐘發(fā)生裝置的所述時鐘信號，激活所述存儲單元陣列的行選擇工作。
2．根據(jù)權(quán)利要求1中所述的半導(dǎo)體存儲器，其特征在于還包括鎖存裝置，該裝置用于在所述特定測試開始時把對應(yīng)于從外部接受的地址的內(nèi)部地址信號在所述特定測試期間內(nèi)進行鎖存；所述行選擇裝置響應(yīng)所述時鐘信號而被激活，進行重復(fù)選擇對應(yīng)于所述已鎖存的內(nèi)部地址信號的所述存儲單元陣列的行的選擇工作。
全文摘要
半導(dǎo)體存儲器包括控制電路、測試模式控制電路、內(nèi)部周期設(shè)定電路及地址鎖存電路?？刂齐娐窓z測是否指定了測試模式。測試模式控制電路檢測是否指定了自干擾測試模式。內(nèi)部周期設(shè)定電路在測試模式下且在指定了自干擾測試模式的情況下,重復(fù)產(chǎn)生給定周期的時鐘信號。同時,地址鎖存電路鎖存在行地址選通信號下降沿時刻的地址。行譯碼器響應(yīng)該時鐘信號而激活,成為重復(fù)選擇對應(yīng)于已鎖存的的地址的字線的狀態(tài)。
文檔編號G11C29/14GK1211043SQ9810795
公開日1999年3月17日 申請日期1998年5月7日 優(yōu)先權(quán)日1997年9月8日
發(fā)明者黑宮修, 谷田進, 早川吾郎 申請人:三菱電機株式會社, 三菱電氣工程株式會社