專利名稱：能夠可靠地產(chǎn)生通電復(fù)位信號的通電復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通電復(fù)位電路，更詳細地說，涉及在電源投入后的規(guī)定期間產(chǎn)生通電復(fù)位信號的通電復(fù)位電路。
在DRAM(動態(tài)隨機存取存儲器)、SRAM(靜態(tài)隨機存取存儲器)、微處理器等大多數(shù)半導(dǎo)體集成電路裝置中，為將電源投入前處于不穩(wěn)定狀態(tài)的內(nèi)部電路初始化，采用了在電源投入后只產(chǎn)生規(guī)定期間的通電復(fù)位信號的通電復(fù)位電路。該通電復(fù)位信號只在電源電壓達到規(guī)定電壓值前的規(guī)定期間被激活，電源電壓達到規(guī)定電壓值就失去作用。上述內(nèi)部電路響應(yīng)該被激活的通電復(fù)位信號而被復(fù)位。
另一方面，最近也提供了采用兩種電源電壓的半導(dǎo)體集成電路。也有提高或降低電源電壓來測試半導(dǎo)體集成電路的。這里，將電壓高的電源電壓定義為高電源電壓，將電壓低的電源電壓定義為低電源電壓。例如在DRAM中，有在通常動作方式中使用5.0V的高電源電壓而在待機動作方式中使用1.3V的低電源電壓的裝置。
在這樣的半導(dǎo)體集成電路裝置中，采用現(xiàn)有通電復(fù)位電路時，有電源電壓從低電壓恢復(fù)到高電壓時內(nèi)部電路不被復(fù)位之虞。即，若現(xiàn)有的通電復(fù)位電路的電源電壓在低于0.76V后不再上升，則不能產(chǎn)生通電復(fù)位信號。例如在采用1.3V作為待機動作方式時的低電源電壓的DRAM中，存在著在待機動作方式結(jié)束后不產(chǎn)生通電復(fù)位信號、內(nèi)部電路不被復(fù)位的問題。
本發(fā)明的目的在于提供電源電壓暫時下降后又再次上升時能夠可靠地產(chǎn)生通電復(fù)位信號的通電復(fù)位電路。
根據(jù)本發(fā)明的一個方面，在電源投入后產(chǎn)生規(guī)定期間的通電復(fù)位信號的通電復(fù)位電路包括第一CMOS倒相電路、第二CMOS倒相電路、電容、電壓上升電路和緩沖電路。第二CMOS倒相電路具有與第一CMOS倒相電路的輸出結(jié)點相連的輸入結(jié)點及與第一CMOS倒相電路的輸入結(jié)點相連的輸出結(jié)點。電容連接到電源結(jié)點和第一CMOS倒相電路的輸入結(jié)點之間。壓上升電路使第二CMOS倒相電路中的N溝道MOS晶體管的源極壓比接地電壓只上升規(guī)定電壓。緩沖電路響應(yīng)第一CMOS倒相電路的輸出結(jié)點的電壓，產(chǎn)生通電復(fù)位信號。
最好是上述電壓上升電路包括以二極管的形式連接在上述N溝道MOS晶體管的源極和接地結(jié)點之間的晶體管。
最好是上述電壓上升電路包括多個晶體管和開關(guān)元件。多個晶體管在上述N溝道MOS晶體管的源極和接地結(jié)點之間串聯(lián)連接。各晶體管用二極管連接。開關(guān)元件與多個晶體管中的至少一個并聯(lián)連接。
最好上述電壓上升電路還包括控制電路，根據(jù)電源電壓進行控制，使上述開關(guān)元件接通/截止。
根據(jù)本發(fā)明的另一方面，在電源投入后的規(guī)定期間產(chǎn)生通電復(fù)位信號的通電復(fù)位電路包括第一結(jié)點、第二結(jié)點、電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和緩沖電路。電容被連接到電源結(jié)點和第一結(jié)點之間。第一晶體管具有和第一結(jié)點連接的柵極、和電源結(jié)點連接的源極以及和第二結(jié)點連接的漏極。第二晶體管具有和第一結(jié)點連接的柵極、和第二結(jié)點連接的漏極以及和接地結(jié)點連接的源極。第三晶體管具有和第二結(jié)點連接的柵極、和電源結(jié)點連接的源極以及和第一結(jié)點連接的漏極。第四晶體管具有和第二結(jié)點連接的柵極。第五晶體管具有接受規(guī)定電壓的柵極、和第一結(jié)點連接的漏極以及和第四晶體管的漏極相連的源極。第六晶體管具有和第四晶體管的源極相連的柵極、和第四晶體管的源極相連的漏極以及和接地結(jié)點相連的源極。緩沖電路響應(yīng)第二結(jié)點的電壓，產(chǎn)生通電復(fù)位信號。
根據(jù)本發(fā)明的通電復(fù)位電路，由于使CMOS倒相電路中的N溝道MOS晶體管的源極電壓比接地電壓只上升規(guī)定電壓，因而提高了使通電復(fù)位信號激活的電壓值，這樣，即使電源電壓從高電源電壓下降到低電源電壓時，也能夠可靠地激活通電復(fù)位信號。結(jié)果，采用了該通電復(fù)位電路的半導(dǎo)體集成電路即使進入了低電源電壓方式，其內(nèi)部電路也可以被可靠地復(fù)位。
還有，在上述N溝道MOS晶體管的源極和接地結(jié)點間插入以二極管的形式連接的晶體管，以使上述源極電壓只比接地電壓升高規(guī)定電壓，所以，該通電復(fù)位電路不大幅度增加布局面積就能夠?qū)崿F(xiàn)。
還有，在上述N溝道MOS晶體管的源極和接地結(jié)點間插入串聯(lián)連接且以二極管的形式連接的多個晶體管并將開關(guān)元件與這些晶體管中的至少一個并聯(lián)連接，以使上述源極電壓只比接地電壓升高規(guī)定電壓，所以，能夠方便地調(diào)整使通電復(fù)位信號激活的電壓值。
還有，根據(jù)電源電壓進行控制使上述開關(guān)元件接通/截止，所以，能夠根據(jù)所用的低電源電壓任意方便地調(diào)整使通電復(fù)位信號激活的電壓值。


圖1是表示本發(fā)明的實施例1的通電復(fù)位電路的整體結(jié)構(gòu)的電路圖；圖2是用于說明圖1所示實施例1的通電復(fù)位電路的動作的圖；圖3是表示本發(fā)明實施例2的通電復(fù)位電路的主要部分的結(jié)構(gòu)的電路圖；圖4是表示本發(fā)明實施例3的通電復(fù)位電路的主要部分的結(jié)構(gòu)的電路圖。
下面，參照附圖詳細說明本發(fā)明的實施例。在圖中相同或相當(dāng)?shù)牟糠稚咸砑酉嗤臉?biāo)號，不對其進行重復(fù)說明。(實施例一)圖1是表示本發(fā)明實施例1的通電復(fù)位電路的整體結(jié)構(gòu)的電路圖。參見圖1，該通電復(fù)位電路包括CMOS倒相電路10及12、電容14以及N溝道MOS晶體管18。
CMOS倒相電路10包括P溝道MOS晶體管102、N溝道MOS晶體管104和P溝道MOS晶體管106。P溝道MOS晶體管102具有和結(jié)點NDA相連的柵極、和電源結(jié)點1相連的源極以及通過P溝道MOS晶體管106與結(jié)點NDB相連的漏極。N溝道MOS晶體管104具有和結(jié)點DNA相連的柵極、和結(jié)點NDB電相連的漏極以及和接地結(jié)點2相連的源極。P溝道MOS晶體管106連接在P溝道MOS晶體管102和結(jié)點NDB之間。
CMOS倒相電路12包括P溝道MOS晶體管122、N溝道MOS晶體管124和N溝道MOS晶體管126。P溝道MOS晶體管122具有和結(jié)點NDB相連的柵極、和電源結(jié)點1相連的源極以及和結(jié)點NDA相連的漏極。N溝道MOS晶體管124具有和結(jié)點NDB相連的柵極、通過N溝道MOS晶體管126和結(jié)點NDA相連的漏極以及通過N溝道MOS晶體管18和接地結(jié)點相連的源極。N溝道MOS晶體管126具有接受規(guī)定電壓的柵極、與結(jié)點NDA相連的漏極以及和與N溝道MOS晶體管124的漏極相連的漏極。
電容14連接在電源結(jié)點1和結(jié)點NDA之間。N溝道MOS晶體管18是用于使N溝道MOS晶體管124的源極電壓比接地電壓GND只提高一個閾值電壓Vth的晶體管，它連接到N溝道MOS晶體管的源極和接地結(jié)點2之間，并且是以二極管的形式連接的。
該通電復(fù)位電路還包括由六個CMOS倒相電路20～25構(gòu)成的緩沖電路。該緩沖電路(20～25)響應(yīng)CMOS倒相電路10的輸出結(jié)點NDB的電壓，產(chǎn)生通電復(fù)位信號/POR。CMOS倒相電路20～25分別包括P溝道MOS晶體管202及N溝道MOS晶體管204。
該通電復(fù)位電路還包括電容16、P溝道MOS晶體管26、N溝道MOS晶體管28、P溝道MOS晶體管30及32、CMOS倒相電路34、P溝道MOS晶體管36和N溝道MOS晶體管38。
電容16連接在結(jié)點NDB和接地結(jié)點2之間。P溝道MOS晶體管26具有和接地結(jié)點2連接的柵極、和電源結(jié)點1連接的源極以及和N溝道MOS晶體管126的柵極相連的漏極。該P溝道MOS晶體管26具有作為電阻的功能，所以，向N溝道MOS晶體管126的柵極供給規(guī)定電壓。N溝道MOS晶體管28連接在結(jié)點NDA和接地結(jié)點2之間。P溝道MOS晶體管30和32分別連接在P溝道MOS晶體管106的柵極和接地結(jié)點2之間。P溝道MOS晶體管30的柵極和該晶體管30自身的漏極相連，P溝道MOS晶體管32的柵極和該晶體管32自身的源極相連。因此，P溝道MOS晶體管30及32向P溝道MOS晶體管106的柵極提供規(guī)定電壓。
CMOS倒相電路34具有P溝道MOS晶體管342、N溝道MOS晶體管344和P溝道MOS晶體管346。P溝道MOS晶體管36被連接在CMOS倒相電路34的輸出結(jié)點和N溝道MOS晶體管28的柵極之間，并且以二極管的形式連接。N溝道MOS晶體管38具有與CMOS倒相電路23的輸出結(jié)點相連的柵極，連接在N溝道MOS晶體管28的柵極與接地結(jié)點2之間。
該通電復(fù)位電路具有在電源投入后電源電壓VCC緩慢上升時產(chǎn)生規(guī)定期間的通電復(fù)位信號/POR的電壓值型功能和在電源投入后電源電壓VCC急速上升時產(chǎn)生規(guī)定期間的通電復(fù)位信號/POR的時間型功能。因此，該通電復(fù)位電路在電源電壓VCC緩慢上升及急速上升時，都能可靠地在規(guī)定期間發(fā)生通電復(fù)位信號。
這里，為實現(xiàn)時間型功能，設(shè)置了電容16、N溝道MOS晶體管28、CMOS倒相電路34、P溝道MOS晶體管36和N溝道MOS晶體管38。由于本發(fā)明的特征在于實現(xiàn)時間型功能的上述電路之外的電路，所以，下面以用于實現(xiàn)電壓型功能的電路為中心說明其動作。
圖2是用于說明圖1所示的通電復(fù)位電路的動作的波形圖。參照圖2，在時刻t=0投入電源時，電源電壓VCC緩慢地朝著高電源電壓VCCH(例如5.0V)上升。因此，結(jié)點NDA和NDB的電壓也跟隨電源電壓VCC而上升。在結(jié)點NDB的電壓達到規(guī)定電壓值的時刻t=1之前的期間，由緩沖電路(由倒相電路20～25構(gòu)成)產(chǎn)生激活了的L(低)電壓值的通電復(fù)位信號/POR。
接著，在時刻t=1結(jié)點NDB的電壓達到規(guī)定電壓值時，通電復(fù)位信號/POR成為H(高)電壓值而失去作用。該結(jié)點NDB的電壓達到高電源電壓VCCH，所以，N溝道MOS晶體管124導(dǎo)通。此時，其柵極通過P溝道MOS晶體管26接受電源電壓VCC的N溝道MOS晶體管126總是處于導(dǎo)通狀態(tài)，所以，結(jié)點NDA的電壓下降到規(guī)定電壓值。該電壓值由以二極管的形式連接的N溝道MOS晶體管18的閾值電壓確定。
在電源電壓VCC達到高電源電壓VCCH后的定常狀態(tài)(從時刻t=1到時刻t=2的期間)中，結(jié)點NDA的電壓一直下降到上述規(guī)定電壓值，所以，P溝道MOS晶體管102導(dǎo)通，電源電壓VCC通過P溝道MOS晶體管102及106供給結(jié)點NDB。結(jié)點NDB的電壓成為高電源電壓，所以，N溝道MOS晶體管124導(dǎo)通，結(jié)點NDA的電荷通過N溝道MOS晶體管126、124及18向接地結(jié)點2放電。
接著，在時刻t=2，電源電壓VCC開始從高電源電壓VCCH向低電源電壓VCCL下降時，結(jié)點NDA的電壓由于電容14的耦合效應(yīng)而下降到規(guī)定的負電壓。結(jié)點NDB的電壓跟隨電源電壓VCC而下降到低電源電壓VCCL。
此時，假設(shè)不設(shè)置N溝道MOS晶體管18，則N溝道MOS晶體管124的源極電壓成為接地電壓，所以，結(jié)點NDB的電壓不比N溝道MOS晶體管124的閾值電壓(例如0.76V)低，N溝道MOS晶體管124不導(dǎo)通。因此，結(jié)點NDB維持H電壓值，通電復(fù)位信號/POR不被激活成L電壓值。
然而，由于在該通電復(fù)位電路中設(shè)有N溝道MOS晶體管18，所以，N溝道MOS晶體管124的源極電壓只比接地電壓GND上升N溝道MOS晶體管18的閾值電壓(例如約1.0V)，所以，如果結(jié)點NDB的電壓比規(guī)定電壓(這里是1.7V=0.76V+1.0V)還低，則N溝道MOS晶體管124截止。這里，結(jié)點NDB的電壓一直下降到比1.7V還低的1.3V的低電源電壓VCCL，所以，成為L電壓值，這樣，通電復(fù)位信號/POR被激活成L電壓值。
如上所述，結(jié)點NDB的電壓一直下降到比1.7V還低的1.3V，所以，N溝道MOS晶體管129截止，結(jié)點NDA被P溝道MOS晶體管124充電。因此，結(jié)點NDA的電壓一直上升到只比低電源電壓VCCL低出一個P溝道MOS晶體管122的閾值電壓的電壓值。當(dāng)結(jié)點NDA的電壓比N溝道MOS晶體管104的閾值電壓還高時，N溝道MOS晶體管104導(dǎo)通，結(jié)點NDB的電壓下降到接地電壓GND，這樣，結(jié)點NDB被復(fù)位。結(jié)點NDB的電壓成為接地電壓時，P溝道MOS晶體管122完全導(dǎo)通，電源電壓VCC(這里是低電源電壓VCCL)直接供給結(jié)點NDA。
接著，在時刻t=3電源電壓VCC開始從低電源電壓VCCL向高電源電壓VCCH上升、當(dāng)在時刻t=4達到規(guī)定的電壓值時，通電復(fù)位信號/POR再次成為H電壓值，不被激活。
以上，詳細地說明了電源電壓比較緩慢地上升的情況，下面，簡單地說明電源電壓急劇上升時的情況。
在該通電復(fù)位電路中，即使在電源電壓VCC急劇上升的情況下，CMOS倒相電路23的輸出被CMOS倒相電路34及P溝道MOS晶體管36延遲后向N溝道MOS晶體管28的柵極傳遞，使通電復(fù)位信號/POR電路在電源投入后不立即失去作用。因此，即使在電源電壓急劇上升時，N溝道MOS晶體管28在電源投入后規(guī)定期間內(nèi)截止，所以，結(jié)點NDA不被馬上放電。因此，即使在電源電壓VCC急劇上升的情況下，也在電源投入后的規(guī)定期間內(nèi)產(chǎn)生不被激活的L電壓值的通電復(fù)位信號/POR。
如上所述，根據(jù)實施例1，在N溝道MOS晶體管124和接地結(jié)點2之間插入以二極管的形式連接的N溝道MOS晶體管18，N溝道MOS晶體管124的源極電壓只比接地電壓GND上升一個N溝道MOS晶體管18的閾值電壓，所以，電源電壓VCC在從高電源電壓VCCH下降到低電源電壓VCCL時，通電復(fù)位信號/POR也能可靠地激活。結(jié)果，若在DRAM等半導(dǎo)體集成電路裝置中采用該通電復(fù)位電路的話，即使在該半導(dǎo)體集成電路裝置成為低電源電壓方式的情況下，也能夠可靠地復(fù)位其內(nèi)部電路。(實施例2)在上述實施例1中，設(shè)有一個N溝道MOS晶體管18，所以，電壓值被固定為使通電復(fù)位信號/POR激活的電壓值(在實施例1中為1.7V)，然而，該電壓值也可以根據(jù)采用該通電復(fù)位電路的半導(dǎo)體集成電路裝置的規(guī)格進行調(diào)整。
圖3是表示旨在可調(diào)整上述電壓值的實施例2的通電復(fù)位電路的主要部分的結(jié)構(gòu)的圖。參考圖3，在該實施例2中，代替上述實施例1的N溝道MOS晶體管18，在N溝道MOS晶體管124的源極和接地結(jié)點2之間串聯(lián)連接了三個N溝道MOS晶體管181～183。各個N溝道MOS晶體管181～183以二極管的形式連接。還有，在N溝道MOS晶體管181～183上分別并聯(lián)地連接有作為開關(guān)元件的熔斷器401～403。
在所有熔斷器407～403都沒被切斷的的情況下，N溝道MOS晶體管124的源極電壓成為接地電壓GND。在切斷熔斷器401～403中的一個時，N溝道MOS晶體管124的源極電壓只比接地電壓GND上升一個與該被切斷的熔斷器對應(yīng)的N溝道MOS晶體管的閾值電壓。在切斷熔斷器401～403中的兩個時，N溝道MOS晶體管124的源極電壓只比接地電壓GND上升相當(dāng)兩個N溝道MOS晶體管閾值電壓。在熔斷器401～403都被切斷的情況下，N溝道MOS晶體管124的源極電壓只比接地電壓GND上升三個N溝道MOS晶體管181～183的閾值電壓。
所以，通過根據(jù)采用該通電復(fù)位電路的半導(dǎo)體集成電路裝置的規(guī)格適當(dāng)?shù)厍袛嗳蹟嗥?01～403，可以方便地調(diào)整發(fā)生通電復(fù)位信號/POR的電壓。
這里是插入三個N溝道MOS晶體管181～183，但這個數(shù)目并沒有特別限制。還有，熔斷器401～403也不需要與所有的N溝道MOS晶體管181～183并聯(lián)連接，可以與至少一個N溝道MOS晶體管并聯(lián)連接熔斷器。(實施例3)在上述實施例2中，可以根據(jù)電源電壓人為地調(diào)整發(fā)生通電復(fù)位信號/POR的電壓值，但也可以根據(jù)電源電壓VCC自動調(diào)整該電壓值。
圖4是旨在可以根據(jù)電源電壓VCC自動調(diào)整使通電復(fù)位信號/POR激活的電壓值的實施例3的通電復(fù)位電路的主要部分的結(jié)構(gòu)的電路圖。參考圖4，在該實施例3中，連接了N溝道MOS晶體管411～413來作為開關(guān)元件以取代上述實施例2的熔斷器401～403。還有，在電源結(jié)點1和接地結(jié)點2之間串聯(lián)連接電阻431～434，在電阻431～434的連接結(jié)點ND1～ND3與N溝道MOS晶體管411～413的柵極之間分別連接倒相電路421～423。
在使用相對低的低電源電壓VCCL的情況下，成為導(dǎo)通的N溝道MOS晶體管411～413的數(shù)目增加，因此，激活通電復(fù)位信號/POR的電壓值變低。另一方面，在使用相對高的低電源電壓VCCL的情況下，成為導(dǎo)通的N溝道MOS晶體管411～413的數(shù)目減少，因此，激活通電復(fù)位信號/POR的電壓值變高。
如上所述，根據(jù)實施例3，根據(jù)電源電壓進行控制使N溝道MOS晶體管導(dǎo)通/截止，所以，能夠自動調(diào)整使通電復(fù)位信號激活的電壓值。
權(quán)利要求
1．一種通電復(fù)位電路，在電源投入后產(chǎn)生規(guī)定期間的通電復(fù)位信號，其特征在于，包括第一CMOS例相電路(10)；第二CMOS倒相電路(12)，它具有和上述第一CMOS倒相電路(10)的輸出結(jié)點(NDB)相連的輸入結(jié)點(NDB)以及和上述第一CMOS倒相電路(10)的輸入結(jié)點(NDA)相連的輸出結(jié)點(NDA)；電容(14)，它連接在電源結(jié)點(1)和上述第一CMOS倒相電路(10)的輸入結(jié)點(NDA)之間；電壓上升單元(18；181～183；401～403；411～413)，它使上述第二CMOS倒相電路(12)中的N溝道MOS晶體管(124)的源極電壓比接地電壓(GND)只上升規(guī)定電壓；緩沖電路(20～25)，它響應(yīng)上述第一CMOS倒相電路(10)中的輸出結(jié)點(NDB)的電壓，發(fā)生上述通電復(fù)位信號(/POR)。
2．權(quán)利要求1記載的通電復(fù)位電路，其特征在于，上述電壓上升單元包括以二極管的形式連接在上述N溝道MOS晶體管(24)的源極和接地結(jié)點(12)之間的晶體管。
3．權(quán)利要求1記載的通電復(fù)位電路，其特征在于，上述電壓上升單元包括串聯(lián)連接在上述N溝道MOS晶體管(124)的源極與接地結(jié)點(2)之間且以二極管的形式連接的多個晶體管(181～183)以及和上述多個晶體管(181～183)中的至少一個并聯(lián)連接的開關(guān)元件(401～403；411～413)。
4．權(quán)利要求1記載的通電復(fù)位電路，其特征在于，上述電壓上升單元還包括根據(jù)電源電壓進行控制使上述開關(guān)元件(411～413)接通/截止的控制單元(421～423,431～434)。
5．一種通電復(fù)位電路，在電源投入后發(fā)生規(guī)定期間的通電復(fù)位信號(/POR)，其特征在于，包括第一結(jié)點(NDA)；第二結(jié)點(NDB)；電容(14)，連接在電源結(jié)點(1)和上述第一結(jié)點(NDA)之間；第一晶體管(102)，具有和上述第一結(jié)點(NDA)相連的柵極、和上述電源結(jié)點(1)相連的源極以及和上述第二結(jié)點(NDB)相連的漏極；第二晶體管(104)，具有和上述第一結(jié)點(NDA)相連的柵極、和上述第二結(jié)點(NDB)相連的漏極以及和接地結(jié)點(2)相連的源極，第三晶體管(122)，具有和上述第二結(jié)點(NDB)相連的柵極、和上述電源結(jié)點(1)相連的源極以及和上述第一結(jié)點(NDA)相連的漏極；第四晶體管(124)，它具有和上述第二結(jié)點(NDB)相連的柵極；第五晶體管(126)，具有接受規(guī)定電壓的柵極、和上述第一結(jié)點(NDA)相連的漏極以及和上述第四晶體管(124)的漏極相連的源極；第六晶體管(18)，具有和上述第四晶體管(124)的源極相連的柵極、和上述第四晶體管(124)的源極相連的漏極以及和上述接地結(jié)點(2)相連的源極；和緩沖電路(20～25)，響應(yīng)上述第二結(jié)點(NDB)的電壓，產(chǎn)生上述通電復(fù)位信號(/PDR)。
全文摘要
一種通電復(fù)位電路,包括:第一和第二倒相電路(10,12)、電容(14)和緩沖電路(20～25)。為了使第二倒相電路(12)中的N溝道MOS晶體管(124)的源極電壓上升得比接地電壓(GND)還高,在該晶體管(124)的源極和接地結(jié)點(2)之間插入以二極管形式連接的晶體管(18)。因此,即使在電源電壓(VCC)下降時,該通電復(fù)位電路也能可靠地產(chǎn)生通電復(fù)位信號(/POR)。
文檔編號G11C7/00GK1211041SQ9810796
公開日1999年3月17日 申請日期1998年5月8日 優(yōu)先權(quán)日1997年9月9日
發(fā)明者丁磊 申請人:三菱電機株式會社