專利名稱：中間電壓發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于產(chǎn)生處于電源電壓之間的中間電壓的中間電壓發(fā)生電路，具體地講，涉及到制作在半導(dǎo)體集成電路上且能產(chǎn)生從所提供的電源電壓產(chǎn)生中間電壓的電壓源。
例如，在未經(jīng)審查的日本專利出版物第sho.63-12010號(hào)(即，12010/1988，此后，稱之為傳統(tǒng)參考文獻(xiàn))中公開了一種中間電壓發(fā)生電路。在該中間電壓發(fā)生電路中，所需的一個(gè)基本功能是產(chǎn)生與大電流輸出無關(guān)的恒定電壓。
具體地講，上述中間電壓發(fā)生電路通常由中間電壓發(fā)生部分和輸出部分組成。
具體地講，第一晶體管，N-溝道MOS晶體管，P-溝道MOS晶體管，和第二晶體管依次串聯(lián)在上述中間電壓發(fā)生電路中的電壓源VDD和VSS之間。另一方面，N-溝道MOS晶體管和P-溝道MOS晶體管均串聯(lián)在輸出部分中的電壓源VDD和VSS之間。
如上所述，第一和第二電阻器與MOS晶體管串聯(lián)。結(jié)果，電壓變化的響應(yīng)時(shí)間主要決定于負(fù)載器件，例如電阻器，其中負(fù)載的電阻值是固定的。因此，為了提高抗噪聲能力，同時(shí)降低噪聲的影響，需要降低電阻器的電阻值。
然而，在這中情況下，電流損耗將不可避免地增大。因此，在上述傳統(tǒng)中間電壓發(fā)生電路中，在提高抗噪聲能力和降低電流損耗之間存在著一種折衷關(guān)系。
此外，需要在柵極串聯(lián)多個(gè)低阻抗MOS晶體管。這是因?yàn)樵谏鲜鰱艠O上配置高阻抗負(fù)載器件是十分困難的。
因此，在半導(dǎo)體集成電路上配置多個(gè)MOS晶體管不可避免地會(huì)增加布線面積。
因此，本發(fā)明的目的是提供一種能夠產(chǎn)生與大電流輸出無關(guān)的恒定電壓的中間電壓發(fā)生電路。
本發(fā)明的另一個(gè)目的是提供一種能夠獲得大的驅(qū)動(dòng)能力且電流損耗很低的中間電壓發(fā)生電路。
本發(fā)明的又一個(gè)目的是提供一種能夠減少布線面積且具有優(yōu)異的抗噪聲能力的中間電壓發(fā)生電路。
根據(jù)本發(fā)明的中間電壓發(fā)生電路主要包括中間電壓發(fā)生部分和輸出部分。
在該情況下，中間電壓發(fā)生部分產(chǎn)生具有處于第一電壓源和第二電壓源之間且電壓互不相同的第一和第二中間電壓的第一和第二信號(hào)，并通過第一和第二信號(hào)端子輸出第一和第二信號(hào)。
在該條件下，中間電壓發(fā)生部分具有第一、第二、第三和第四MOS晶體管。
具體地講，第一MOS晶體管連接在第一和第二電壓源之間，且具有第一柵極和第一漏極。在此，第一柵極連接到第一漏極。
此外，第二和第三MOS晶體管串聯(lián)在第一信號(hào)端子和第二信號(hào)端子之間，且它們的導(dǎo)電類型是相反的。
此外，第四MOS晶體管連接在第一和第二電壓源之間，且具有第二柵極和第二漏極。在此，第二柵極連接到第二漏極。
另一方面，上述輸出部分通過輸出端子提供具有位于第一中間電壓和第二中間電壓之間的第三中間電壓的電壓輸出。
在該情況下，輸出部分具有第五和第六MOS晶體管。更具體地講，第五MOS晶體管具有第三漏極、第三源極和第三柵極。在此，第三漏極連接到第一電壓源，第三源極連接到輸出端子，第三柵極連接到第一信號(hào)端子。
此外，第六MOS晶體管具有第四漏極、第四源極和第四柵極。在此，第四漏極連接到第二電壓源，第四源極連接到輸出端子，第四柵極連接到第二端子。
根據(jù)本發(fā)明，中間電壓發(fā)生電路具有大電流驅(qū)動(dòng)能力且能夠提供與大電流輸出無關(guān)的恒定電壓。
此外，在中間電壓發(fā)生電路中，大電流驅(qū)動(dòng)能力可以在損耗電流較小的條件下獲得。此外，噪聲抑制能力是極佳的，而且可以顯著地降低中間電壓發(fā)生電路中的布線面積。
圖1是顯示了傳統(tǒng)中間電壓發(fā)生電路的電路框圖；圖2是對(duì)圖1所示的中間電壓發(fā)生電路的工作原理進(jìn)行解釋的框圖；圖3是對(duì)圖1所示的中間電壓發(fā)生電路面臨的問題進(jìn)行解釋的框圖；圖4是顯示了根據(jù)本發(fā)明第一實(shí)施方案的中間電壓發(fā)生電路的電路框圖；圖5是對(duì)根據(jù)第一實(shí)施方案的中間電壓發(fā)生電路的工作原理進(jìn)行解釋的框圖；圖6是顯示了根據(jù)本發(fā)明第二實(shí)施方案的中間電壓發(fā)生電路的電路框圖；圖7是顯示了根據(jù)本發(fā)明第三實(shí)施方案的中間電壓發(fā)生電路的電路框圖；圖8是顯示了根據(jù)本發(fā)明第四實(shí)施方案的中間電壓發(fā)生電路的電路框圖；圖9是顯示了根據(jù)本發(fā)明第五實(shí)施方案的中間電壓發(fā)生電路的電路框圖；圖10是顯示了根據(jù)本發(fā)明第六實(shí)施方案的中間電壓發(fā)生電路的電路框圖。
參照?qǐng)D1，為了更好地理解本發(fā)明，將首先描述傳統(tǒng)中間電壓發(fā)生電路。中間電壓發(fā)生電路等價(jià)于本說明書的序言所描述的傳統(tǒng)中間電壓發(fā)生電路。
如圖1所示，中間電壓發(fā)生電路包括中間電壓發(fā)生部分961和輸出部分962。在該中間電壓發(fā)生部分961中，電阻器911、N-溝道MOS晶體管912、P-溝道MOS晶體管913和電阻器914串聯(lián)在電壓源VDD和VSS之間。在該情況下，N-溝道MOS晶體管912的柵極連接到節(jié)點(diǎn)951，P-溝道MOS晶體管913的柵極連接到節(jié)點(diǎn)952。
另一方面，N-溝道MOS晶體管921和P-溝道MOS晶體管922在輸出部分962中串聯(lián)在電壓源VDD和VSS之間。在此，N-溝道MOS晶體管921的柵極連接到節(jié)點(diǎn)951，P-溝道MOS晶體管922的柵極連接到節(jié)點(diǎn)952。利用此結(jié)構(gòu)，輸出端子953連接到N-溝道MOS晶體管921和P-溝道MOS晶體管922之間的節(jié)點(diǎn)。
在此，假定MOS晶體管912的閾值電壓為Vtn1，MOS晶體管913的閾值電壓為Vtp1。與此類似，MOS晶體管921的閾值電壓為Vtn2，MOS晶體管922的閾值電壓為Vtp2。
在該條件下，各個(gè)閾值電壓之間的關(guān)系可以用下面的等式表示
Vtn1＜Vtn2，|Vtp1|＜|Vtp2|如圖2所示，在節(jié)點(diǎn)951和952上分別產(chǎn)生兩類具有低驅(qū)動(dòng)能力的中間電壓Vn1和Vn2。在該情況下，利用電阻器911、914和MOS晶體管912、913產(chǎn)生中間電壓Vn1和Vn2。
在此，當(dāng)電阻器911和914的阻值相等時(shí)，MOS晶體管912和913之間的節(jié)點(diǎn)電壓變化為處于仍由VDD和VSS表示的、電壓源的電源電壓之間的中間電壓。在該情況下，當(dāng)VSS等于0伏特時(shí)，中間電壓等于VDD/2伏特。
在該條件下，節(jié)點(diǎn)951的電壓Vn1根據(jù)MOS晶體管912的閾值電壓Vtn1由VDD/2開始升高，節(jié)點(diǎn)952的電壓Vn2根據(jù)MOS晶體管913的閾值電壓Vtp1的絕對(duì)值由VDD/2開始下降。
在該條件下，利用這兩類中間電壓Vn1和Vn2控制均具有強(qiáng)驅(qū)動(dòng)能力的N-溝道MOS晶體管921和P-溝道MOS晶體管922的導(dǎo)通。
在該情況下，因?yàn)楣ぷ髟诮撝惦妷?，所以MOS晶體管912和913均具有高導(dǎo)通-阻抗。在這種條件下，當(dāng)節(jié)點(diǎn)951的電壓Vn1或節(jié)點(diǎn)952的電壓Vn2發(fā)生波動(dòng)時(shí)，通過電阻器911、914和MOS晶體管912、913產(chǎn)生充電/放電作用以抑制波動(dòng)。
在該情況下，在輸出端子953的電壓變化過程中，當(dāng)輸出端子953的電壓高于由節(jié)點(diǎn)952的電壓Vn2與MOS晶體管922的閾值電壓之和所確定的電壓值時(shí)，MOS晶體管922導(dǎo)通并開始工作，這樣輸出端的電壓降低。在該情況下，N-溝道MOS晶體管921關(guān)斷。
另一方面，當(dāng)輸出端子953的電壓低于由節(jié)點(diǎn)951的電壓Vn1與MOS晶體管921的閾值電壓Vtn2之差所確定的電壓值時(shí)，MOS晶體管921導(dǎo)通并開始工作，這樣輸出電壓升高。在該情況下，P-溝道MOS晶體管921關(guān)斷。由此，通過重復(fù)這些操作，可以將輸出端子953的輸出電壓調(diào)節(jié)到電源VDD和VSS之間的中間電壓。
同時(shí)，應(yīng)當(dāng)注意，在上述傳統(tǒng)參考文獻(xiàn)中已經(jīng)公開了一種中間電壓發(fā)生電路，其中，處于導(dǎo)通狀態(tài)的P-溝道MOS晶體管或N-溝道MOS晶體管代替了電阻器911和914。在這種中間電壓發(fā)生電路中，通過采用各種技術(shù)控制MOS晶體管的閾值電壓可以獲得與圖1所示的中間電壓發(fā)生電路相同的效果。
上述技術(shù)包括通過改變MOS晶體管的溝道長度改變閾值電壓的方法，通過改變雜質(zhì)濃度改變閾值電壓的方法，或者通過利用反向偏置作用(back bias effect)將背柵勢阱耦合到與其它勢阱均不相同的中間電壓的方法。
在此，參照?qǐng)D1至圖3，將對(duì)圖1所示的中間電壓發(fā)生電路中的問題進(jìn)行說明。
例如，假定其它高速信號(hào)(即，噪聲)由信號(hào)輸入源934輸入，并通過寄生電容932和933傳送到節(jié)點(diǎn)951和952。在該情況下，圖1所示的MOS晶體管912和913的導(dǎo)通阻抗均被減小并開始工作，以便使節(jié)點(diǎn)912和913的電壓返回到初始電壓。
在該條件下，電壓變化的響應(yīng)時(shí)間決定于負(fù)載器件，例如阻值固定的電阻器911和914，這是因?yàn)镸OS晶體管912和913與電阻器911和914是串聯(lián)的。
因此，為了提高噪聲抑制能力并減小噪聲的影響需要減小電阻器911和914的阻值。然而，在這種條件下，這將不可避免地增大電流損耗。
例如，假定每個(gè)MOS晶體管912、913、921和922的溝道寬度為130微米、溝道長度L為0.7微米，每個(gè)電阻器911和914的阻值為5K、損耗電流為300微安。在這種情況下，信號(hào)按照下面的方式表達(dá)。
即，在圖3中，當(dāng)幅度為5V、周期為4ns的信號(hào)通過容值為0.1pF的寄生電容932從信號(hào)輸入源934傳送到節(jié)點(diǎn)951，同時(shí)通過靜態(tài)電容值相同的寄生電容932傳送到節(jié)點(diǎn)952時(shí)，在輸出端子953就可以實(shí)現(xiàn)連接的電容931為5pF的狀態(tài)。結(jié)果，輸出端子953的電壓變化幅度為0.83V。
相反，當(dāng)選擇每個(gè)電阻器911和914的阻值使得輸出端子953的電壓變化幅度為0.1V或更小時(shí)，損耗電流增大到4.66mA。
由此，在傳統(tǒng)中間電壓發(fā)生電路中存在著一種噪聲抑制能力和低電流損耗之間的折衷關(guān)系。
此外，在傳統(tǒng)中間電壓發(fā)生電路中，需要將MOS晶體管912的閾值電壓Vtn1設(shè)置得低于MOS晶體管921的閾值電壓Vtn2，將MOS晶體管913的閾值電壓的絕對(duì)值Vtp1設(shè)置得低于MOS晶體管922的閾值電壓絕對(duì)值Vtp2。因此，可以避免輸出部分962中的MOS晶體管921和922同時(shí)導(dǎo)通，抑制了損耗電流。
此外，需要將節(jié)點(diǎn)951和952之間的電壓差設(shè)置得高于閾值電壓Vtn1與閾值電壓絕對(duì)值Vtp1之和，設(shè)置得低于閾值電壓Vtn2與閾值電壓絕對(duì)值Vtp2之和。
此外，需要以類似于中間電壓發(fā)生部分961的方式使MOS晶體管912工作在閾值電壓Vtn1和Vtn2之間，使MOS晶體管913工作在閾值電壓Vtp1和Vtp2之間。即，需要使每個(gè)MOS晶體管912和913的工作點(diǎn)接近柵極與源極間電壓差值的閾值電壓。結(jié)果，導(dǎo)通阻抗極高。
為了這一目的，每個(gè)電阻器911和914必須設(shè)置為與每個(gè)MOS晶體管912和913相等的高阻抗值，以便使MOS晶體管912和913工作在上述工作范圍。
結(jié)果，多個(gè)低導(dǎo)通阻抗的MOS晶體管必須串聯(lián)在柵極陣列中。這是因?yàn)楹茈y在柵極陣列中配置高阻抗負(fù)載器件。結(jié)果，為了在半導(dǎo)體集成電路中配置多個(gè)MOS晶體管將不可避免地增加布線面積。
此外，中間電壓發(fā)生電路961中的P-溝道MOS晶體管913和輸出部分962中的P-溝道MOS晶體管922的柵極相互連接，源極電壓近似相等。因此，作為MOS晶體管913的背柵的勢阱必須連接到節(jié)點(diǎn)951以便給出中間電壓。
結(jié)果，通過利用偏置效應(yīng)調(diào)節(jié)閾值電壓，使MOS晶體管913的閾值電壓絕對(duì)值|Vtp1|設(shè)置得低于MOS晶體管922的閾值電壓絕對(duì)值|Vtp2|。結(jié)果，作為MOS晶體管913的背柵的勢阱必須與其它勢阱隔離。因此，為設(shè)置中間電壓而在半導(dǎo)體集成電路中使勢阱隔離開將不可避免地增大布線面積。
考慮到上述的問題，本發(fā)明提供了一種能夠產(chǎn)生與大電流輸出無關(guān)的恒定電壓的中間電壓發(fā)生電路。
(第一實(shí)施方案)參照?qǐng)D4和5，將根據(jù)本發(fā)明的第一實(shí)施方案描述中間電壓發(fā)生電路。
中間電壓發(fā)生電路包括中間電壓發(fā)生部分61、輸出部分62和電容器31，如圖4所示。
在中間電壓發(fā)生部分61中，P-溝道MOS晶體管11、12和N-溝道MOS晶體管13、14依次串聯(lián)在電壓源VDD(稱為第一電壓源)和VSS(稱為第二電壓源)之間。在該情況下，MOS晶體管11至14中的每一個(gè)柵極均連接到各自的漏極。
即，第一MOS晶體管11的柵極連接到MOS晶體管11和12之間的節(jié)點(diǎn)51，MOS晶體管14的柵極連接到MOS晶體管13和14之間的節(jié)點(diǎn)52。MOS晶體管12和13的柵極連接到使MOS晶體管12和13的漏極相連的節(jié)點(diǎn)。
此外，P-溝道MOS晶體管11和12的背柵連接到VDD，N-溝道MOS晶體管13和14的背柵連接到VSS。
利用該結(jié)構(gòu)，中間電壓發(fā)生部分61產(chǎn)生第一和第二信號(hào)，每個(gè)信號(hào)均具有位于VDD和VSS之間且電壓互不相同的第一和第二中間電壓。第一和第二信號(hào)分別從節(jié)點(diǎn)51通過第一信號(hào)端子輸出，從節(jié)點(diǎn)52通過第二信號(hào)端子輸出。
此外，N-溝道MOS晶體管21和P-溝道MOS晶體管22在輸出部分62中串聯(lián)在電壓源VDD和MSS之間。在MOS晶體管21中，漏極連接到VDD，柵極連接到中間電壓發(fā)生部分61的節(jié)點(diǎn)51。另一方面，MOS晶體管22的源極連接到MOS晶體管21的源極，漏極連接到MSS，柵極連接到中間電壓發(fā)生部分61的節(jié)點(diǎn)52。此外，輸出端子53由MOS晶體管21和22之間的節(jié)點(diǎn)54驅(qū)動(dòng)。
在所示的例子中，N-溝道MOS晶體管21的背柵連接到VSS，P-溝道MOS晶體管22的背柵連接到VDD。此外，一個(gè)電容器連接在輸出端子和VSS之間。
利用該結(jié)構(gòu)，通過輸出部分62產(chǎn)生作為電源電壓的、處于第一中間電壓和第二中間電壓之間的第三中間電壓。
下面，參照附圖4和5，描述根據(jù)第一實(shí)施方案的中間電壓發(fā)生電路的工作原理。
在中間電壓發(fā)生部分61中，節(jié)點(diǎn)51的電壓低于MOS晶體管11的閾值電壓絕對(duì)值|Vtp11|與電壓源VDD之差。另一方面，節(jié)點(diǎn)52的電壓高于MOS晶體管14的閾值電壓Vtn14與MSS之和。
MOS晶體管12和13的柵極相互連接在一起，其漏極也相互連接在一起形成兩個(gè)漏極的節(jié)點(diǎn)41。結(jié)果，節(jié)點(diǎn)51的電壓高于MOS晶體管12的閾值電壓絕對(duì)值|Vtp12|與節(jié)點(diǎn)41的電壓之和。
類似地，節(jié)點(diǎn)52的電壓低于MOS晶體管13的閾值電壓Vtn13與節(jié)點(diǎn)41的電壓之差。在保證上述關(guān)系的條件下，節(jié)點(diǎn)51、41和52分享電壓源VDD與VSS間的電壓差。
當(dāng)節(jié)點(diǎn)54的電壓低于節(jié)點(diǎn)51的電壓與MOS晶體管21的閾值電壓Vtn21之差時(shí)，因?yàn)槠鋿艠O連接到節(jié)點(diǎn)51，所以N-溝道MOS晶體管21關(guān)斷。
類似地，當(dāng)節(jié)點(diǎn)54的電壓高于MOS晶體管22的閾值電壓絕對(duì)值|Vtp22|與節(jié)點(diǎn)52的電壓之和時(shí)，因?yàn)槠鋿艠O連接到節(jié)點(diǎn)52，所以P-溝道MOS晶體管22導(dǎo)通。
此外，N-溝道MOS晶體管13、14和21的背柵均連接到VSS，P-溝道MOS晶體管11、12和22的背柵均連接到VDD。為此，MOS晶體管13的閾值電壓Vtn13低于MOS晶體管21的閾值電壓Vtn21，MOS晶體管22的閾值電壓絕對(duì)值|Vtp22|低于MOS晶體管12的閾值電壓絕對(duì)值|Vtp12|。
結(jié)果，輸出部分62中的N-溝道MOS晶體管21和P-溝道MOS晶體管22不會(huì)同時(shí)導(dǎo)通。因此，即使MOS晶體管21和22的驅(qū)動(dòng)能力增大，也不會(huì)有電流經(jīng)過MOS晶體管21和22從電壓源VDD流向VSS。
此外，通過調(diào)節(jié)晶體管的尺寸，MOS晶體管11至14中的每一個(gè)均具有相同的導(dǎo)通阻抗。因此，MOS晶體管11至14中的每一個(gè)均工作在近閾值電壓。結(jié)果，通過調(diào)節(jié)節(jié)點(diǎn)51和52的電壓，可以避免在輸出部分62中同時(shí)關(guān)斷MOS晶體管21和22。
當(dāng)通過調(diào)節(jié)電壓控制MOS晶體管21和22導(dǎo)通時(shí)，因?yàn)楣ぷ髟诮撝惦妷?，所以MOS晶體管21和22均具有高導(dǎo)通阻抗。然而，因?yàn)殡娙萜?1連接到輸出端子53，所以通過抑制噪聲的影響可以使MOS晶體管21和22高速工作。
此外，當(dāng)電容器31的相對(duì)極性連接到VDD時(shí)，或者電容器31制作在等效的穩(wěn)定電壓之間時(shí)，可以實(shí)現(xiàn)相同的上述效果。
因?yàn)镸OS晶體管11至14中的每一個(gè)均工作在近閾值電壓，所以在中間電壓發(fā)生部分61中通過MOS晶體管11至14從VDD流向VSS的電流很小。
此外，當(dāng)閾值電壓之和遠(yuǎn)小于電壓源VDD與VSS之差時(shí)，可以將類似于MOS晶體管11、其柵極與漏極相連的另一個(gè)P-溝道MOS晶體管插入到P-溝道MOS晶體管11和VDD之間。另外，類似于MOS晶體管14、其柵極與漏極相連的另一個(gè)N-溝道MOS晶體管可以插入到N-溝道MOS晶體管14和VSS之間。因此，可以減小從電壓源VDD流到VSS的電流。
在中間電壓發(fā)生部分61中，其柵極與漏極相連的P-溝道MOS晶體管11或N-溝道MOS晶體管14用作負(fù)載器件。結(jié)果，導(dǎo)通阻抗可以變化，這樣可以消除傳送到節(jié)點(diǎn)51和52的噪聲。結(jié)果，可以同時(shí)實(shí)現(xiàn)噪聲抑制和低電流損耗。
例如，假定中間電壓發(fā)生電路61中的MOS晶體管的溝道寬度W為130μm，溝道長度為0.7μm，電容器31的靜態(tài)電容為5pF。
在該條件下，還假定幅度為5V、周期為4ns的信號(hào)(噪聲)從圖3所示的信號(hào)輸入源934通過容值為0.1pF的寄生電容932傳送到節(jié)點(diǎn)51，通過容值相同的寄生電容933傳送到節(jié)點(diǎn)52。在該條件下，通過模擬實(shí)驗(yàn)已經(jīng)確定輸出端子53處的電壓變化為0.1V或更小，電流損耗為300μA。
與此相反，當(dāng)電流損耗與上述傳統(tǒng)中間電壓發(fā)生電路相同時(shí)，輸出端子53的電壓變化幅度是0.83V，為8倍。相反，通過模擬實(shí)驗(yàn)已經(jīng)證實(shí)，當(dāng)輸出端子53以相同的方式變化時(shí)，電流損耗是4.66mA，為15.5倍。
即，當(dāng)本發(fā)明中間電壓發(fā)生電路中的電流損耗與傳統(tǒng)情況相同時(shí)，輸出電壓的變?yōu)?/8，而當(dāng)輸出電壓的變化與傳統(tǒng)情況相同時(shí)，電流損耗大約僅為1/15。
因此，連接MOS晶體管使得MOS晶體管的導(dǎo)通阻抗可以改變，以便抑制噪聲引起的電壓變化。因此，在大輸出電流產(chǎn)生大電流驅(qū)動(dòng)能力條件下，通過補(bǔ)償電壓降可以抑制輸出端電壓的變化。此外，在低電流損耗條件下可以獲得噪聲抑制效果極佳的大電流驅(qū)動(dòng)能力。
在根據(jù)本實(shí)施方案的中間電壓發(fā)生電路中采用其柵極與漏極相連的P-溝道MOS晶體管11或N-溝道MOS晶體管14可以實(shí)現(xiàn)高導(dǎo)通阻抗。具體地講，這種結(jié)構(gòu)對(duì)于不能在半導(dǎo)體襯底上配置或制作高阻抗負(fù)載器件的情況是有效的。
例如，當(dāng)在上述傳統(tǒng)參考文獻(xiàn)中，如圖3所示，晶體管用在導(dǎo)通狀態(tài)時(shí)，通過在傳統(tǒng)的中間電壓發(fā)生電路中將多個(gè)低阻抗晶體管連接在柵極陣列中可以獲得高阻抗值。
相反，在本發(fā)明的中間電壓發(fā)生電路中使用具有高導(dǎo)通阻抗且工作在近閾值電壓的P-溝道MOS晶體管11。結(jié)果，當(dāng)在上述柵極陣列中將各個(gè)晶體管用在導(dǎo)通狀態(tài)時(shí)，可以獲得足夠高的阻抗。結(jié)果，布線面積與傳統(tǒng)電路相比可以顯著地減小。
同時(shí)，應(yīng)當(dāng)注意的是P-溝道MOS晶體管不是一個(gè)，而是多個(gè)P-溝道MOS晶體管串聯(lián)。這同樣可以應(yīng)用于作為阻性器件的N-溝道MOS晶體管14。
此外，當(dāng)利用反向偏置效應(yīng)改變閾值電壓時(shí)，在傳統(tǒng)中間電壓發(fā)生電路中不可避免地要使用勢阱來隔離具有足夠閾值電壓的MOS晶體管。相反，利用本發(fā)明中間電壓發(fā)生電路中的源極電壓差異可以實(shí)現(xiàn)反向偏置效應(yīng)引起的閾值電壓變化。因此，即使在利用反向偏置效應(yīng)改變閾值電壓的情況下，也不需要制作勢阱。結(jié)果，由于不再需要?jiǎng)葳?，所以可以減小布線尺寸。因此，與傳統(tǒng)情況相比，采用小布線面積就可以實(shí)現(xiàn)MOS晶體管的閾值電壓差異。
(第二實(shí)施方案)然后，參照?qǐng)D6，描述根據(jù)本發(fā)明第二實(shí)施方案的中間電壓發(fā)生電路。
中間電壓發(fā)生電路包括中間電壓發(fā)生電路461、輸出部分62和電容器31。在該情況下，輸出部分62的結(jié)構(gòu)與第一實(shí)施方案中的相同。N-溝道MOS晶體管401，P-溝道MOS晶體管402，N-溝道MOS晶體管403和P-溝道MOS晶體管404在中間電壓發(fā)生部分461中依次串聯(lián)在電壓源VDD和VSS之間。
每個(gè)MOS晶體管401至404的柵極均連接到各自的漏極。N-溝道MOS晶體管401的背柵連接到MOS晶體管401和402之間的節(jié)點(diǎn)，P-溝道MOS晶體管404的背柵連接到MOS晶體管403和404之間的節(jié)點(diǎn)。此外，MOS晶體管402和403的柵極互相連接，其節(jié)點(diǎn)連接到MOS晶體管402和403的兩個(gè)漏極間的節(jié)點(diǎn)441。此外，P-溝道MOS晶體管402的背柵連接到電壓源VDD，N-溝道MOS晶體管403的背柵連接到VSS。
利用該結(jié)構(gòu)，中間電壓發(fā)生部分產(chǎn)生具有位于VDD和VSS之間的第一和第二中間電壓的第一和第二信號(hào)。第一和第二信號(hào)的電壓互不相同，并通過分別構(gòu)成第一和第二信號(hào)端子的節(jié)點(diǎn)51和52輸出。
在該情況下，有必要在第二實(shí)施方案中準(zhǔn)備使半導(dǎo)體襯底隔離的P-型勢阱和N-型勢阱。然而，即使P-溝道MOS晶體管和N-溝道MOS晶體管的閾值電壓發(fā)生波動(dòng)，仍可以減小波動(dòng)引起的影響。
利用該結(jié)構(gòu)，節(jié)點(diǎn)51、441和52的電壓由工作在近閾值電壓的MOS晶體管401至404的導(dǎo)通阻抗確定，這類似于第一實(shí)施方案中的中間電壓發(fā)生部分61。
在上面的中間電壓發(fā)生電路中，P-溝道MOS晶體管404和N-溝道MOS晶體管401分別安置在節(jié)點(diǎn)441的電壓源VDD側(cè)和MSS側(cè)。結(jié)果，即使所有N-溝道MOS晶體管的閾值電壓均發(fā)生較大的波動(dòng)，所有P-溝道MOS晶體管的閾值電壓也很少發(fā)生波動(dòng)，結(jié)果，在節(jié)點(diǎn)441的電壓波動(dòng)很小。因此，節(jié)點(diǎn)51的電壓變高，而節(jié)點(diǎn)52的電壓變低。
在該條件下，盡管在輸出部分62中N-溝道MOS晶體管21和P-溝道MOS晶體管22的閾值電壓發(fā)生變化，但是MOS晶體管21和22的閾值電壓的變化使節(jié)點(diǎn)51和52的電壓變化受到抑制。
在此，應(yīng)當(dāng)注意的是當(dāng)MOS晶體管在源極和背柵之間具有較大的電壓差異時(shí)，閾值電壓變化產(chǎn)生的影響會(huì)增大。這一特性可用來抑制輸出電壓的變化。在該條件下，作為阻性器件的N-溝道MOS晶體管401可以不是一個(gè)，而是多個(gè)MOS晶體管串聯(lián)。這同樣可以應(yīng)用于作為阻性器件的P-溝道MOS晶體管。
在根據(jù)第二實(shí)施方案的中間電壓發(fā)生電路中，可以提高噪聲抑制能力，能夠以低電流損耗獲得大電流驅(qū)動(dòng)能力。
此外，不需要將多個(gè)處于導(dǎo)通狀態(tài)的晶體管連接起來作為負(fù)載器件。結(jié)果，與傳統(tǒng)情況相比，布線面積顯著地縮小。
(第三實(shí)施方案)然后，參照?qǐng)D7，描述根據(jù)第三實(shí)施方案的中間電壓發(fā)生電路。
上述的中間電壓發(fā)生電路包括中間電壓發(fā)生電路561、電壓信號(hào)選擇部分563、輸出部分62和電容器31。在該情況下，輸出部分62的結(jié)構(gòu)與第一實(shí)施方案中的相同。
具體地講，P-溝道MOS晶體管501、502、503、504和505在中間電壓發(fā)生部分561中通過節(jié)點(diǎn)541、542、543和544依次串聯(lián)在電壓源VDD和VSS之間。在該情況下，每個(gè)P-溝道MOS晶體管501至505中的柵極均連接到各自的漏極，每個(gè)背柵均連接到各自的源極。即，在MOS晶體管501中，柵極連接到節(jié)點(diǎn)541，背柵連接到VDD，而在MOS晶體管502中，柵極連接到節(jié)點(diǎn)542，背柵連接到節(jié)點(diǎn)541。
此外，在MOS晶體管503中，柵極連接到節(jié)點(diǎn)543，背柵連接到542，而在MOS晶體管504中，柵極連接到節(jié)點(diǎn)544，背柵連接到節(jié)點(diǎn)543。此外，在MOS晶體管505中，柵極連接到VSS，背柵連接到544。
利用該結(jié)構(gòu)，中間電壓發(fā)生部分561產(chǎn)生四個(gè)信號(hào)，每個(gè)信號(hào)具有處于VDD和VSS之間的、第一至第四中間電壓中的一種電壓，而且信號(hào)電壓互不相同。
另外，在中間電壓發(fā)生部分561中有可能利用N-溝道MOS晶體管代替串聯(lián)的P-溝道MOS晶體管501至505。在該情況下，每個(gè)N-溝道MOS晶體管的源極連接到處于低電壓側(cè)(VSS)的各自的柵極，每個(gè)漏極處于高電壓側(cè)(VDD)。
在電壓信號(hào)選擇部分563中，由P-溝道MOS晶體管511和N-溝道MOS晶體管516組成的傳輸門連接在節(jié)點(diǎn)541和節(jié)點(diǎn)51之間。此外，由P-溝道MOS晶體管512和N-溝道MOS晶體管517組成的傳輸門連接在節(jié)點(diǎn)542和節(jié)點(diǎn)51之間。
此外，由P-溝道MOS晶體管513和N-溝道MOS晶體管518組成的傳輸門連接在節(jié)點(diǎn)543和節(jié)點(diǎn)52之間。此外，由P-溝道MOS晶體管514和N-溝道MOS晶體管519組成的傳輸門連接在節(jié)點(diǎn)544和節(jié)點(diǎn)52之間。
在該情況下，每個(gè)P-溝道MOS晶體管511至514的背柵均連接到VDD，而每個(gè)N-溝道MOS晶體管516至519的背柵均連接到VSS。
此外，P-溝道MOS晶體管511和513和N-溝道MOS晶體管517和519中的每一個(gè)柵極均連接到反相器515的輸入端。另一方面，N-溝道MOS晶體管516和518和P-溝道MOS晶體管512和514中的每一個(gè)柵極均連接到反相器515的輸出端。連續(xù)控制端子55連接到反相器55的輸入端。上述的傳輸門由連續(xù)控制端子55的電壓控制。
在中間電壓發(fā)生部分561中，每個(gè)P-溝道MOS晶體管501至505的背柵均連接到各自的源極，以防止反向偏置效應(yīng)引起的閾值電壓增加。在該情況下，電壓源VDD和VSS之間的電壓由MOS晶體管501至505分享。此外，在電壓信號(hào)選擇部分563中，利用連續(xù)控制端子55的電壓控制每個(gè)傳輸門的導(dǎo)通可以從中間電壓發(fā)生部分561送出的四種信號(hào)中選取兩種信號(hào)。此外，兩種信號(hào)中的高電壓信號(hào)作為第一信號(hào)由節(jié)點(diǎn)51(第一信號(hào)端子)輸出，而兩種信號(hào)中的低電壓信號(hào)作為第二信號(hào)由第二節(jié)點(diǎn)51(第二信號(hào)端子)輸出。因此，節(jié)點(diǎn)51和52的電壓均是可變的，這樣輸出端53的電壓可變。
在第三實(shí)施方案中，可以提高噪聲抑制能力，同時(shí)以較低的電流損耗獲得大電流驅(qū)動(dòng)能力。結(jié)果，可顯著地減小布線面積。
(第四實(shí)施方案)接著，參照?qǐng)D8，描述根據(jù)本發(fā)明第四實(shí)施方案的中間電壓發(fā)生部分。
上述中間電壓發(fā)生電路包括中間電壓發(fā)生電路661、輸出部分62和電容器31。在該情況下，輸出部分62的結(jié)構(gòu)與第一實(shí)施方案中的相同。
具體地講，N-溝道MOS晶體管601和602和P-溝道MOS晶體管603和604在中間電壓發(fā)生部分661中依次串聯(lián)在電壓源VDD和VSS之間。在該情況下，N-溝道MOS晶體管601(第一MOS晶體管)的柵極連接到其漏極，背柵連接到VSS。
此外，N-溝道MOS晶體管602(第二MOS晶體管)的柵極連接到其漏極，背柵連接到VSS。此外，在P-溝道MOS晶體管603(第三MOS晶體管)中，柵極連接到漏極，這樣MOS晶體管603和604之間的節(jié)點(diǎn)52導(dǎo)通，背柵連接到MOS晶體管602和603之間的節(jié)點(diǎn)641。另一方面，在P-溝道MOS晶體管(第四MOS晶體管)中，柵極連接到漏極，背柵連接到MOS晶體管603和604之間的節(jié)點(diǎn)52。
利用該結(jié)構(gòu)，中間電壓發(fā)生部分661分別產(chǎn)生第一和第二信號(hào)，它們具有處于VDD和VSS之間的、互不相同的第一和第二中間電壓，并將其從作為第一信號(hào)端子的節(jié)點(diǎn)51和作為第二信號(hào)端子的節(jié)點(diǎn)52輸出。
在中間電壓發(fā)生部分661中使用了源極(節(jié)點(diǎn)51)和背柵(VSS)間的電壓差很大、利用反向偏置效應(yīng)可以獲得高閾值電壓的MOS晶體管601。結(jié)果，與電壓源VDD和VSS間的電壓差相比，連接在電壓源VDD和VSS之間的MOS晶體管601至604的閾值電壓絕對(duì)值間的電壓差很小。這些MOS晶體管601至604工作在近閾值電壓以便進(jìn)一步抑制電流損耗。
在此，用作阻性器件的N-溝道MOS晶體管601并不僅限于單個(gè)晶體管，而是多個(gè)MOS晶體管串聯(lián)。這也可以應(yīng)用于作為阻性器件的P-溝道MOS晶體管。
在第四實(shí)施方案中，可以提高噪聲抑制能力，同時(shí)以較低的電流損耗獲得大電流驅(qū)動(dòng)能力。結(jié)果，可顯著地減小布線面積。
(第五實(shí)施方案)接著，參照?qǐng)D9，描述根據(jù)本發(fā)明第五實(shí)施方案的中間電壓發(fā)生電路。
上述的中間電壓發(fā)生電路包括第一和第二中間電壓發(fā)生部分761和763、輸出部分和電容器31。在該情況下，輸出部分62與第一實(shí)施方案中的相同。
具體地講，P-溝道MOS晶體管701至705在第一中間電壓發(fā)生部分761中通過節(jié)點(diǎn)51、741、742和743依次串聯(lián)在電壓源VDD和VSS之間。此外，每個(gè)P-溝道MOS晶體管701至705中的柵極均連接到其VSS側(cè)的漏極，每個(gè)背柵均連接到VSS。
即，P-溝道MOS晶體管701的柵極連接到節(jié)點(diǎn)51，MOS晶體管702的柵極連接到節(jié)點(diǎn)741。另一方面，MOS晶體管703的柵極連接到節(jié)點(diǎn)742，MOS晶體管704的柵極連接到節(jié)點(diǎn)743。此外，MOS晶體管705的柵極連接到MSS。
利用該結(jié)構(gòu)，第一中間電壓發(fā)生部分761產(chǎn)生五種信號(hào)，每種信號(hào)具有處于VDD和VSS之間且電壓互不相同的、第一至第五中間電壓中的一種電壓，并將五種信號(hào)中的一路作為第一信號(hào)從節(jié)點(diǎn)51(第一信號(hào)端子)輸出。
另一方面，在第二電壓發(fā)生部分763中，N-溝道MOS晶體管711至725通過節(jié)點(diǎn)746、747、748和52串聯(lián)在電壓源VDD和VSS之間。此外，在N-溝道MOS晶體管711至715中，每個(gè)柵極均連接到各自的漏極，每個(gè)背柵均連接到VSS。
即，N-溝道MOS晶體管711的柵極連接到VDD，MOS晶體管712的柵極連接到節(jié)點(diǎn)746。此外，MOS晶體管713的柵極連接到節(jié)點(diǎn)747，MOS晶體管714的柵極連接到節(jié)點(diǎn)748。此外，MOS晶體管715的柵極連接到節(jié)點(diǎn)52。
利用該結(jié)構(gòu)，第二中間電壓發(fā)生部分763產(chǎn)生五種信號(hào)，每種信號(hào)具有處于VDD和VSS之間且電壓互不相同的、第一至第五中間電壓中的一種電壓，并將五種信號(hào)中的一路作為第二信號(hào)從節(jié)點(diǎn)52(第二信號(hào)端子)輸出。
如上所述，在第一中間電壓發(fā)生部分761中，P-溝道類型的MOS晶體管的背柵均連接到VDD，而在第二中間電壓發(fā)生部分763中，N-溝道類型的MOS晶體管的背柵均連接到VSS。在該條件下，源極電壓是互不相同的。結(jié)果，由于反向偏置效應(yīng)，在P-溝道類型中，VSS側(cè)的閾值電壓絕對(duì)值較高，而在N-溝道MOS晶體管中，VDD側(cè)較高。在該條件下，由于這些閾值電壓間的差異，各個(gè)MOS晶體管分享的VDD和VSS之間的電壓是不相同的。
此外，在P-溝道MOS晶體管串行聯(lián)接的第一電壓發(fā)生部分761和N-溝道MOS晶體管串行連接的第二電壓發(fā)生部分763之間的電壓分享方法是互不相同的。
因此，在本實(shí)施方案中，利用電壓源VDD和VSS間的電壓差異分享產(chǎn)生對(duì)N-溝道MOS晶體管21和P-溝道MOS晶體管22的閾值電壓分別產(chǎn)生響應(yīng)的中間電壓。
在第五實(shí)施方案中，可以提高噪聲抑制能力，同時(shí)以較低的電流損耗獲得大電流驅(qū)動(dòng)能力，減小了布線面積。
(第六實(shí)施方案)接著，參照?qǐng)D10，描述根據(jù)本發(fā)明第六實(shí)施方案的中間電壓發(fā)生電路。
上述中間電壓發(fā)生電路包括第一和第二中間電壓發(fā)生部分861和863、輸出部分62和電容器31。在該情況下，輸出部分62與第一實(shí)施方案中的相同。
具體地講，P-溝道MOS晶體管801至804在第一中間電壓發(fā)生部分861中依次串聯(lián)在電壓源VDD和VSS之間。在該情況下，每個(gè)P-溝道MOS晶體管801至804的柵極均連接到各自的漏極，每個(gè)背柵均連接到VDD。
即，MOS晶體管801的柵極連接到MOS晶體管801和802之間的節(jié)點(diǎn)51a，MOS晶體管802的柵極連接到MOS晶體管802和803之間的節(jié)點(diǎn)841。
此外，MOS晶體管803的柵極連接到MOS晶體管803和804之間的節(jié)點(diǎn)52a，MOS晶體管804的柵極連接到VSS。
利用該結(jié)構(gòu)，第一中間電壓發(fā)生部分861產(chǎn)生三種信號(hào)，每種信號(hào)具有處于VDD和VSS之間且電壓互不相同的、第一至第三中間電壓中的一種電壓。
另一方面，在第二電壓發(fā)生部分863中，N-溝道MOS晶體管811至814串聯(lián)在電壓源VDD和VSS之間。在該條件下，每個(gè)N-溝道MOS晶體管811至814的柵極連接到各自的漏極，背柵連接到VSS。
即，MOS晶體管811的柵極連接到VDD，MOS晶體管812的柵極連接到MOS晶體管811和812之間的節(jié)點(diǎn)51b。此外，MOS晶體管813的柵極連接到MOS晶體管812和813之間的節(jié)點(diǎn)842，MOS晶體管814的柵極連接到MOS晶體管813和814之間的節(jié)點(diǎn)52b。
此外，節(jié)點(diǎn)51b同時(shí)連接到第一中間發(fā)生電路861中的節(jié)點(diǎn)51a和輸出部分62中的N-溝道MOS晶體管21的柵極。同時(shí)，節(jié)點(diǎn)52b連接到第一中間發(fā)生電路861中的節(jié)點(diǎn)52a和輸出部分62中的P-溝道MOS晶體管22的柵極。
利用該結(jié)構(gòu)，第二中間電壓發(fā)生部分863接收來自第一中間電壓發(fā)生電路861的三種信號(hào)，并產(chǎn)生第一和第二信號(hào)，每種信號(hào)具有處于VDD和VSS之間且電壓互不相同的、第一和第二中間電壓中的一種電壓，并通過節(jié)點(diǎn)51和52輸入到輸出部分62。
如上所述，P-溝道MOS晶體管801的柵極和漏極相互連接，N-溝道MOS晶體管811的柵極和漏極也相互連接。此外，MOS晶體管801和811的漏極和源極也相互連接。結(jié)果，節(jié)點(diǎn)51的電壓低于VDD與MOS晶體管801和811中較低的閾值電壓絕對(duì)值之差。
另一方面，P溝道-MOS晶體管804的柵極和漏極相互連接，N-溝道MOS晶體管814的柵極和連接也相互連接。此外，MOS晶體管804和814的源極和漏極也相互連接。結(jié)果，節(jié)點(diǎn)52的電壓高于VSS與MOS晶體管804和814中較低的閾值電壓絕對(duì)值之和。
此外，節(jié)點(diǎn)51、841(842)和52保持上述關(guān)系，并通過MOS晶體管在近閾值電壓的工作而表示各個(gè)導(dǎo)通阻抗分享的電壓。結(jié)果，在第六實(shí)施方案中仍可以實(shí)現(xiàn)與第一實(shí)施方案等效的效應(yīng)。
在第六實(shí)施方案中，可以提高噪聲抑制能力，同時(shí)以較低的電流損耗獲得大電流驅(qū)動(dòng)能力，減小了布線面積。
如上所述，根據(jù)優(yōu)選實(shí)施方案對(duì)本發(fā)明進(jìn)行了說明。然而，中間電壓發(fā)生電路并不僅限于上述的實(shí)施方案，而是可以應(yīng)用于其它修正后的中間電壓發(fā)生電路。
權(quán)利要求
1.一種中間電壓發(fā)生電路，包括中間電壓發(fā)生部分，產(chǎn)生具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一和第二中間電壓的第一和第二信號(hào)，并通過第一和第二信號(hào)端子輸出第一和第二信號(hào)；和輸出部分；中間電壓發(fā)生部分包括至少一個(gè)第一MOS晶體管，連接在第一和第二電壓源之間，并具有第一柵極和與第一柵極相連的第一漏極；第二和第三MOS晶體管，串聯(lián)在第一信號(hào)端子和第二信號(hào)端子之間，且它們的導(dǎo)電類型互不相同；至少一個(gè)第四MOS晶體管，連接在第一和第二電壓源之間，并具有第二柵極和與第二柵極相連的第二漏極；輸出部分，通過輸出端子提供具有位于第一中間電壓和第二中間電壓之間的第三中間電壓的電壓源；輸出部分包括第五MOS晶體管，具有與第一電壓源相連的第三漏極，與輸出端子相連的第三源極和與第一信號(hào)端子相連的第三柵極；和第六MOS晶體管，具有第四漏極，第四源極和第四柵極，其中，第四漏極連接到第二電壓源，第四源極連接到輸出端子，第四柵極連接到第二端子。
2.根據(jù)權(quán)利要求1的電路，其中第一電壓源位于高電壓側(cè)，而第二電壓源位于低電壓側(cè)，和第二MOS晶體管是P-溝道類型、位于高電壓側(cè)，而第三MOS晶體管是N-溝道類型、位于低電壓側(cè)。
3.根據(jù)權(quán)利要求1的電路，其中第一MOS晶體管還包括與第一源極相連的第一背柵，而第四MOS晶體管還包括與第二源極相連的第二背柵。
4.根據(jù)權(quán)利要求1的電路，其中第一電壓源位于高電壓側(cè)，而第二電壓源位于低電壓側(cè)，第五MOS晶體管是N-溝道類型，還包括與第二電壓源相連的第三背柵，而第六MOS晶體管是P-溝道類型，還包括與第一電壓源相連的第四背柵。
5.根據(jù)權(quán)利要求1的電路，還包括電容器，連接在輸出端子和第二電壓源之間。
6.一種中間電壓發(fā)生電路，包括中間電壓發(fā)生部分，產(chǎn)生具有位于提供第一源極電壓的第一源極端子和提供第二源極電壓的第二源極端子之間且電壓互不相同的第一和第二中間電壓的第一和第二信號(hào)，并通過第一和第二信號(hào)端子輸出第一和第二信號(hào)；和輸出部分；中間電壓發(fā)生部分包括至少一個(gè)第一MOS晶體管，連接在第一和第二源極端子之間，并具有第一柵極和與第一柵極相連的第一漏極；第二和第三MOS晶體管，串聯(lián)在第一信號(hào)端子和第二信號(hào)端子之間，且它們的導(dǎo)電類型互不相同；至少一個(gè)第四MOS晶體管，連接在第一和第二電源端子之間，并具有第二柵極和與第二柵極相連的第二漏極；輸出部分，通過輸出端子提供具有位于第一中間電壓和第二中間電壓之間的第三中間電壓的電壓源；輸出部分包括第五MOS晶體管，具有與第一源極端子相連的第三漏極，與輸出端子相連的第三源極和與第一信號(hào)端子相連的第三柵極；和第六MOS晶體管，具有第四漏極，第四源極和第四柵極，其中，第四漏極連接到第二源極端子，第四源極連接到輸出端子，第四柵極連接到第二信號(hào)端子。
7.一種中間電壓發(fā)生電路，包括中間電壓發(fā)生部分，產(chǎn)生具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一至第n中間電壓的第一至第n信號(hào)；所述中間電壓發(fā)生部分，包括多個(gè)導(dǎo)電類型相同且串聯(lián)在第一電壓源和第二電壓源之間的多個(gè)第一MOS晶體管，它們均具有第一源極、第一漏極、第一柵極和第一背柵，其中第一柵極連接到第一漏極，第一背柵連接到第一源極；電壓信號(hào)選擇部分，從第一至第n信號(hào)中選取兩種信號(hào)，并將所選兩種信號(hào)中的高電壓側(cè)信號(hào)作為第一信號(hào)從第一信號(hào)端子輸出，將所選兩種信號(hào)中的低電壓側(cè)信號(hào)作為第二信號(hào)從第二信號(hào)端子輸出；輸出部分，包括輸出端子，產(chǎn)生具有位于響應(yīng)第一信號(hào)的第一中間電壓和響應(yīng)第二信號(hào)的第二中間電壓之間的第三中間電壓的電源；第二MOS晶體管，具有第二源極，第二漏極和第二柵極，其中第二漏極連接到第一電壓源，第二源極連接到輸出端子，第二柵極連接到第一信號(hào)端子；第三MOS晶體管，具有第三源極，第三漏極和第三柵極，其中第三漏極連接到第二電壓源，第三源極連接到輸出端子，第三柵極連接到第二信號(hào)端子；
8.根據(jù)權(quán)利要求7的電路，其中第一電壓源位于高電壓側(cè)，而第二電壓源位于低電壓側(cè)，每個(gè)第一MOS晶體管均是P-溝道類型，和第一柵極連接到低電壓側(cè)的第一漏極，第一源極連接到高電壓側(cè)。
9.根據(jù)權(quán)利要求7的電路，其中第一電壓源位于高電壓側(cè)，第二電壓源位于低電壓側(cè)，每個(gè)第一MOS晶體管均是N-溝道類型，和第一柵極連接到低電壓側(cè)的第一源極，第一漏極連接到高電壓側(cè)。
10.根據(jù)權(quán)利要求7的電路，其中電壓信號(hào)選擇部分包括多個(gè)傳輸門，均由具有第二柵極的第一導(dǎo)電類型MOS晶體管和具有第三柵極的第二導(dǎo)電類型MOS晶體管構(gòu)成；反相器，具有分別連接到第二柵極和第三柵極的輸入端子和輸出端子；和從n種由中間電壓發(fā)生部分輸入的中間電壓信號(hào)中選取兩種信號(hào)。
11.根據(jù)權(quán)利要求10的電路，其中第一導(dǎo)電類型MOS晶體管是N-溝道類型，它還包括與第二電壓源相連的第二背柵，和第二導(dǎo)電類型MOS晶體管是P-溝道類型，它還包括與第一電壓源相連的第三背柵。
12.根據(jù)權(quán)利要求7的電路還包括電容器，連接在輸出端子和第二電壓源之間。
13.一種中間電壓發(fā)生電路，包括第一中間電壓發(fā)生部分，產(chǎn)生n種具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一至第n中間電壓的信號(hào)，并從第一至第n信號(hào)中選取一種信號(hào)作為第一信號(hào)由第一信號(hào)端子輸出；第一中間電壓發(fā)生部分，包括多個(gè)串聯(lián)在第一電壓源和第二電壓源之間的第一MOS晶體管，它們均具有第一柵極、第一漏極、和第一背柵，其中第一柵極連接到與第二電壓源側(cè)相連的第一漏極，第一背柵連接到第一源極；第二中間電壓發(fā)生部分，產(chǎn)生n種具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一至第n中間電壓的信號(hào)，并從n種信號(hào)中選取一種信號(hào)作為第二信號(hào)由第二信號(hào)端子輸出；所述第一中間電壓發(fā)生部分，包括多個(gè)串聯(lián)在第一電壓源和第二電壓源之間的第二MOS晶體管，它們均具有第二柵極、第二漏極、和第二背柵，其中第二柵極連接到與第一電壓源側(cè)相連的第二漏極，第二背柵連接到第二電壓源；輸出部分，包括輸出端子，產(chǎn)生具有位于響應(yīng)第一信號(hào)的第一中間電壓和響應(yīng)第二信號(hào)的第二中間電壓之間的第三中間電壓的電源；第三MOS晶體管，具有第三源極，第三漏極和第三柵極，其中第三漏極連接到第一電壓源，第三源極連接到輸出端子，第三柵極連接到第一信號(hào)端子；第四MOS晶體管，具有第四源極，第四漏極和第四柵極，其中第四漏極連接到第二電壓源，第四源極連接到輸出端子，第四柵極連接到第二信號(hào)端子；
14.根據(jù)權(quán)利要求13的電路，其中第一電壓源位于高電壓側(cè)，而第二電壓源位于低電壓側(cè)，第一中間電壓發(fā)生部分選擇一中間電壓信號(hào)并將其傳送到第一信號(hào)端子，這樣在第一中間電壓發(fā)生部分中產(chǎn)生的多個(gè)中間電壓信號(hào)中第一信號(hào)端子的電壓高于第二信號(hào)端子。
15.根據(jù)權(quán)利要求13的電路，還包括電容器，連接在輸出端子和第二電壓源之間。
16.一種中間電壓發(fā)生電路，包括第一中間電壓發(fā)生部分，產(chǎn)生n種具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一至第n中間電壓的信號(hào)；所述第一中間電壓發(fā)生部分，包括多個(gè)串聯(lián)在第一電壓源和第二電壓源之間的第一MOS晶體管，它們均具有第一柵極、第一漏極和第一背柵，其中第一柵極連接到與第二電壓源側(cè)相連的第一漏極，第一背柵連接到第一電壓源；第二中間電壓發(fā)生部分，產(chǎn)生n種具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一至第n中間電壓的信號(hào)，并從n種信號(hào)中選取一種信號(hào)作為第二信號(hào)由第二信號(hào)端子輸出；所述第一中間電壓發(fā)生部分，還包括多個(gè)串聯(lián)在第一電壓源和第二電壓源之間的第二MOS晶體管，它們均具有第二柵極、第二漏極、和第二背柵，其中第二柵極連接到與第一電壓源側(cè)相連的第二漏極，第二背柵連接到第二電壓源；輸出部分，包括輸出端子，產(chǎn)生具有位于響應(yīng)第一信號(hào)的第一中間電壓和響應(yīng)第二信號(hào)的第二中間電壓之間的第三中間電壓的電源；第三MOS晶體管，具有第三源極，第三漏極和第三柵極，其中第三漏極連接到第一電壓源，第三源極連接到輸出端子，第三柵極連接到第一信號(hào)端子；第四MOS晶體管，具有第四源極，第四漏極和第四柵極，其中第四漏極連接到第二電壓源，第四源極連接到輸出端子，第四柵極連接到第二信號(hào)端子；
17.根據(jù)權(quán)利要求16的電路，還包括電容器，連接在輸出端子和第二電壓源之間。
全文摘要
中間電壓發(fā)生電路主要包括中間電壓發(fā)生部分和輸出部分。在該條件下,中間電壓發(fā)生部分產(chǎn)生第一和第二信號(hào),它們具有位于第一電壓源和第二電壓源之間且電壓互不相同的第一和第二中間電壓,并通過第一和第二信號(hào)端子輸出。具體地講,中間電壓發(fā)生部分具有第一、第二、第三和第四MOS晶體管。另一方面,輸出部分通過輸出端子提供具有位于第一中間電壓和第二中間電壓之間的第三中間電壓的電壓源,并由第五和第六MOS晶體管構(gòu)成。
文檔編號(hào)G11C11/407GK1206954SQ9811616
公開日1999年2月3日 申請(qǐng)日期1998年7月24日 優(yōu)先權(quán)日1997年7月24日
發(fā)明者大野剛史 申請(qǐng)人:日本電氣株式會(huì)社