專利名稱：半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，尤其涉及半導(dǎo)體存儲(chǔ)裝置中，存儲(chǔ)單元的再寫入處理操作及存儲(chǔ)單元的不良補(bǔ)救處理操作。
在半導(dǎo)體存儲(chǔ)裝置中，當(dāng)檢測(cè)出有缺陷的存儲(chǔ)單元時(shí)，有效率的選擇代替該存儲(chǔ)單元的適宜的冗余單元，根據(jù)在冗余存儲(chǔ)單元存儲(chǔ)的應(yīng)該存儲(chǔ)于該存儲(chǔ)單元的信息，回避上述缺陷，關(guān)于提高半導(dǎo)體存儲(chǔ)裝置的成品率，到目前為止有眾多的方案。
例如，在日本專利特開平3-104096號(hào)公報(bào)中，公開了如下的半導(dǎo)體存儲(chǔ)裝置多輸出位同時(shí)回避失效，提高冗余時(shí)的位補(bǔ)救效果，以提高半導(dǎo)體存儲(chǔ)裝置的可靠性為目的，對(duì)應(yīng)多個(gè)單元陣列和多個(gè)讀出放大器陣列、多個(gè)單元陣列設(shè)置的行選擇電路，在由共用多個(gè)讀出放大器的列選擇電路組成的m位輸入輸出構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，將該讀出放大器陣列以及單元陣列分別分割成m個(gè)組，在每個(gè)組配置冗余用的讀出放大器以及冗余用的單元陣列，和同時(shí)也將該列選擇電路分割成m個(gè)組，每隔各組設(shè)置冗用的列選擇部。
又在日本專利特開平5-258591號(hào)公報(bào)中，公開了如下方法，即，在各存儲(chǔ)陣列塊，配備冗余字線地址比較電路/冗余譯碼器電路，對(duì)包括缺陷存儲(chǔ)單元的存儲(chǔ)陣列塊以外的任意的存儲(chǔ)陣列塊配備的地址比較電路，連接缺陷存儲(chǔ)單元字線的編程地址，通過將包括缺陷字線編程的地址比較電路的存儲(chǔ)陣列塊的冗余字線，進(jìn)行置換缺陷補(bǔ)救的方法。
但是，到現(xiàn)在為止，包括上述的已有技術(shù)，在開發(fā)的許多本領(lǐng)域中的技術(shù)中，即使實(shí)行讀出/寫入等的運(yùn)行操作的情況，還有，即使稱為刷新的再寫入操作是在需要的半導(dǎo)體存儲(chǔ)裝置中實(shí)行該操作的情況，由于選擇一條字線為基本，也不能選擇有效率的冗余電路，而且，由于伴隨存儲(chǔ)單元陣列的增大，連接列選擇線的字線數(shù)也增大，該列選擇線的負(fù)載容量變大，在增加消耗電流的同時(shí)，產(chǎn)生處理速度降低的問題。
因此，希望發(fā)明一種在短時(shí)間內(nèi)，能有效率的變換處理冗余電路的半導(dǎo)體存儲(chǔ)裝置。
作為其中之一的具體實(shí)施例，建議一種具有圖4及圖5所示那樣構(gòu)成的同步DRAM半導(dǎo)體存儲(chǔ)裝置。
即，由圖4及圖5的電路構(gòu)成中理解的那樣，該半導(dǎo)體存儲(chǔ)裝置是由多個(gè)存儲(chǔ)單元陣列塊(例如MAR0～MAR3)構(gòu)成，每個(gè)存儲(chǔ)單元陣列用主字線和附屬其的2根副字線構(gòu)成，同時(shí)，連接各副字線的多個(gè)存儲(chǔ)單元分別在該副字線的組內(nèi)連接同一讀出放大器的同一位線，而且，在鄰接的其他副字線的組間，交互連接同一讀出放大器的別的位線。
下面，參照?qǐng)D4至圖7，說明上述半導(dǎo)體存儲(chǔ)裝置的詳細(xì)構(gòu)成。
即，圖4是表示上述的已有的同步DRAM的一例的框圖，圖5是表示圖4中存儲(chǔ)單元陣列MAR0～3的構(gòu)成一例的框圖。
又，圖6是表示圖5中的副字線驅(qū)動(dòng)器SWD的一構(gòu)成例的電路圖，圖7表示圖4中的置換行地址比較電路RED的一構(gòu)成例的電路圖。
還有，在本具體例的說明中，為了方便起見，在該同步DRAM半導(dǎo)體存儲(chǔ)裝置中的該存儲(chǔ)單元陣列是用4個(gè)構(gòu)成，同樣，使更新指令輸入時(shí)被激活的該存儲(chǔ)單元數(shù)是作為在激活指令輸入時(shí)被激活的存儲(chǔ)單元數(shù)的4倍說明的。
并且，在輸入更新指令時(shí)，以一根根個(gè)別激活來說明全部的存儲(chǔ)單元陣列MAR0～3內(nèi)的主字線M00～M17。
圖4中，存儲(chǔ)單元陣列MAR0～3分別是包括多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列，存儲(chǔ)單元陣列MAR0～3分別獨(dú)立動(dòng)作。圖5表示存儲(chǔ)單元陣列MAR0～3的構(gòu)成。
下面，具體說明各存儲(chǔ)單元陣列的構(gòu)成。
也就是，圖4中的XD00～XD17是主字線譯碼器，由內(nèi)部行地址信號(hào)XI的一部分選擇，驅(qū)動(dòng)各主字線M00～M17。
另外，RAD00～11是電源線驅(qū)動(dòng)電路，由內(nèi)部行地址信號(hào)的一部分選擇，向電源供給線RAI00～11供給電源。
另一方面，SWD是副字線驅(qū)動(dòng)電路，在選擇連接的主字線M00～M17及電源供給線RAI00～11的雙方時(shí)，分別驅(qū)動(dòng)副字線S0000～S1007，至少在不選擇任何一方的情況下，不激活。
而且，RXD0～7是冗余主字線驅(qū)動(dòng)器，由置換行地址比較電路輸出的置換判定信號(hào)REBL來選擇，分別驅(qū)動(dòng)冗余主字線RM0～RM7。
RSWD是冗余副字線驅(qū)動(dòng)電路，在連接冗余主字線RXD0～7及電源供給線RAI00～11的雙方被選擇的情況下，分別驅(qū)動(dòng)冗余副字線RS00～RS17，至少在不選擇任何一方的情況下，不激活。
圖6表示副字線驅(qū)動(dòng)電路SWD的電路的一例。主字線M00連接多個(gè)晶體管的源極電極，而且這些晶體管的柵極電極分別連接各不同的電源供給線RAI00～11。
各副字線驅(qū)動(dòng)電路SWD共用同一電源供給線。因此，對(duì)于主字線連接副字線驅(qū)動(dòng)電路SWD列數(shù)的SWD,RAI配線連接副字線驅(qū)動(dòng)電路SWD列內(nèi)的全部的副字線驅(qū)動(dòng)電路SWD。
還有，RAIB配線是電源供給線RAI配線的相補(bǔ)信號(hào)，由RAD電路生成，在圖5中省略。
冗余副字線驅(qū)動(dòng)電路RSWD也代替主字線M00～M17的RXD0～7長(zhǎng)主字線，是除去代替主副字線S0000～S1007連接冗余副字線RS00～RS17的，與副字線驅(qū)動(dòng)電路SWD同一的電路，電源供給線RAI共用副字線驅(qū)動(dòng)電路SWD。
副字線及冗余副字線連接各存儲(chǔ)單元，在這些被激活時(shí)，存儲(chǔ)單元和位線相連接，讀出放大器SA可輸入輸出數(shù)據(jù)。
圖4中，指令譯碼器CDEC通過由外部輸入的指令信號(hào)RAS、CAS、CS、WE信號(hào)的組合，生成決定內(nèi)部動(dòng)作的內(nèi)部指令信號(hào)。
這里，僅圖示與本發(fā)明有關(guān)的激活指令信號(hào)ACT及更新指令信號(hào)RFSH。
激活指令是為了向芯片外部輸入輸出存儲(chǔ)單元的數(shù)據(jù)，為選擇、激活副字線的指令，更新指令是進(jìn)行存儲(chǔ)單元的數(shù)據(jù)的再寫入的指令。
外部地址鎖存電路ALAT當(dāng)輸入激活指令時(shí)，向內(nèi)部寫入由外部輸入的地址信號(hào)A0-An。
更新地址計(jì)數(shù)器RCNT有保持應(yīng)該進(jìn)行下一個(gè)更新動(dòng)作的行地址的計(jì)數(shù)器，當(dāng)輸入更新指令時(shí)，更新保持值。
內(nèi)部行地址生成電路XAD，當(dāng)輸入激活指令時(shí)，根據(jù)外部地址鎖存電路的輸出，在輸入更新指令時(shí)，以更新地址計(jì)數(shù)器為基礎(chǔ)，生成內(nèi)部行地址信號(hào)XI。
XI是用多個(gè)二進(jìn)制構(gòu)成，可分割成任意的位數(shù)。在圖4中，每隔各二進(jìn)位分離時(shí)，分別表記為XI0、XI1、XIn等。
如本具體例那樣，在使用4個(gè)存儲(chǔ)單元陣列時(shí)，由于激活指令和更新指令的激活單元數(shù)的比是4，這時(shí)，更新指令輸入時(shí)有效的內(nèi)部行地址的位數(shù)與激活指令輸入時(shí)有效的內(nèi)部行地址的位數(shù)相比，是很少的2位。
在該2位是激活指令輸入時(shí)，由存儲(chǔ)單元陣列MAR0開始的3個(gè)中，使用為區(qū)別激活的存儲(chǔ)單元陣列。
置換行地址比較電路RED0-3保持應(yīng)該置換冗余副字線的副字線的行地址，是比較該行地址和內(nèi)部行地址信號(hào)的電路。
圖7表示置換行地址比較電路RED電路的一例。F0～Fn是熔絲元件，通過激光光線可被熔斷。
存儲(chǔ)置換行地址，例如，熔斷F0和F1的哪一個(gè)。在F0被熔斷時(shí)，即使內(nèi)部行地址信號(hào)的一部分XI0是高電平，接點(diǎn)NODE的電位也不變化，反之，當(dāng)XI0是低電平時(shí)，由XI0的相補(bǔ)信號(hào)/XI0導(dǎo)通晶體管T1，由此，接點(diǎn)NODE的電位被降低。這是按被輸入的XI全部的位數(shù)而進(jìn)行的。
用這樣的次序，在比較的結(jié)果不一致時(shí)，置換判斷信號(hào)REBL為非激活，該結(jié)果MAR0-3根據(jù)內(nèi)部行地址信號(hào)XI的一部分進(jìn)行主字線的激活。并且也根據(jù)內(nèi)部行地址信號(hào)XI的一部分選擇RAI信號(hào)。
另一方面，當(dāng)比較的結(jié)果不一致時(shí)，置換判斷信號(hào)REBL有效，通過激活冗余主字線進(jìn)行置換。而且，RAI信號(hào)是通過置換判斷信號(hào)進(jìn)行，不限于一定與通過不進(jìn)行置換時(shí)的內(nèi)部行地址的選擇一致。
這些，關(guān)于各MAR0-3獨(dú)立動(dòng)作。因此，也可各自并列動(dòng)作。
下面，進(jìn)行動(dòng)作說明。
當(dāng)輸入激活指令時(shí)，生成內(nèi)部激活信號(hào)ACT，根據(jù)由外部被指定的任意地址A0～An，生成內(nèi)部行地址信號(hào)XI。
接著，在MAR0-3內(nèi)，用內(nèi)部行地址信號(hào)XI的一部分被指定的存儲(chǔ)單元陣列，例如，選擇MAR0。內(nèi)部行地址信號(hào)是輸入RED0等，進(jìn)行被存儲(chǔ)的置換行地址的比較。
另一方面，當(dāng)那個(gè)置換行地址比較電路的比較結(jié)果也不一致時(shí)，用內(nèi)部行地址信號(hào)的一部分被指定的主字線譯碼器，例如，選擇XD00驅(qū)動(dòng)主字線M00。
同樣，同時(shí)用內(nèi)部行地址信號(hào)的一部分被指定的電源供給線驅(qū)動(dòng)電路，例如，選擇RAD00及RAD01，驅(qū)動(dòng)電源供給線RAI00及RAI01。
作為其結(jié)果，選擇副字線驅(qū)動(dòng)電路SWD000及SWD010，使副字線S000及S010激活。
但是，上述這樣，由于該電源線驅(qū)動(dòng)電路RAD100和RAD110是相互相補(bǔ)信號(hào)，僅選擇上述內(nèi)的一方的副字線。
并且，在任何置換行地址比較電路RED的比較結(jié)果為一致時(shí)，用一致的置換行地址比較電路RED指定的冗余主字線譯碼器，例如，選擇RXD0，驅(qū)動(dòng)冗余主字線RM0。
同樣，同時(shí)用一致的置換行地址比較電路RED指定電源供給線驅(qū)動(dòng)電路，例如，選擇RAD10或RAD11，驅(qū)動(dòng)電源供給線RAI10或RAI11。
作為其結(jié)果，選擇冗余副字線驅(qū)動(dòng)電路RSWD10或RSWD11，使冗余副字線RS000或RS100激活。
另一方面，在輸入更新指令RFSH時(shí)，選擇全部存儲(chǔ)單元陣列，在每個(gè)存儲(chǔ)單元陣列內(nèi)，用與輸入激活指令時(shí)實(shí)質(zhì)上相同的程序激活副字線或冗余副字線。
各存儲(chǔ)單元陣列MAR0-3，用有獨(dú)立動(dòng)作的置換電路RED0-3，獨(dú)立進(jìn)行不良置換。因此，具有與輸入激活指令時(shí)同樣的置換效率。
以上這樣的動(dòng)作，在輸入更新指令時(shí)，由于各存儲(chǔ)單元陣列獨(dú)立并行動(dòng)作，副字線的充放電電流、電源供給線的充放電電流以及主字線的充放電電流的總計(jì)是各激活指令輸入時(shí)的4倍。
這里，關(guān)于副字線，以較激活指令時(shí)的4倍激活為目標(biāo)為最理想的狀態(tài)，但另一方面，當(dāng)比較主字線和電源供給線時(shí)，電源供給線連接較主字線多的副字線驅(qū)動(dòng)電路的源極電極，由于配線容量、寄生容量非常大，是使更新指令輸入時(shí)的消耗電流增加的原因。
以上，在各存儲(chǔ)單元陣列MAR0-3中，說明了僅關(guān)于1根主字線激活的情況，為了進(jìn)一步提高置換效率，也可在一個(gè)存儲(chǔ)單元陣列中激活多條主字線。
這時(shí)，由于激活的電源供給線不增加，抑制電源供給線自體的充放電電流的增加，而且，在激活的全部的主字線包括同一存儲(chǔ)單元陣列內(nèi)時(shí)，考慮最好的狀態(tài)是電源供給線自體的充放電電流不增加。
但是，這種情況，是在激活連接1根電源供給線的副字線內(nèi)的多條字線。因此，缺陷存在時(shí)，在激活多個(gè)副字線內(nèi)，僅將一部分連接其他的電源供給線的冗余副字線置換是不可能的。因此，降低置換效率，降低成品率。
也就是說，關(guān)于上述以往的具體例，即，考慮使用4個(gè)存儲(chǔ)單元陣列時(shí)，且，僅將該副字線的1根一次讀出，選擇激活時(shí)，在判斷了該副字線1根是缺陷時(shí)，將冗余電路任意選定在8處內(nèi)的一處是可能的，但是關(guān)于將該副字線2根1次選擇激活、在讀出這樣的具體例中，以上說明了判斷該副字線的1根是缺陷的情況，由于僅任意選擇3處的冗余電路之一，激活指令輸入時(shí)，和更新指令輸入時(shí)，對(duì)激活副字線的電源供給線的分配數(shù)，折衷選擇消耗電流與成品率。
一般同步DRAM，由于通過運(yùn)行指令輸入輸出數(shù)據(jù)，使激活的讀出放大器數(shù)和為通過更新指令進(jìn)行存儲(chǔ)單元的刷新動(dòng)作的運(yùn)行讀出放大器數(shù)是不同的。
例如，在8K恢復(fù)周期，用存儲(chǔ)單元數(shù)4的256M位同步DRAM，對(duì)于用運(yùn)行指令A(yù)CT，激活4K個(gè)讀出放大器，用更新指令，激活16K個(gè)的讀出放大器。
因此，運(yùn)行指令A(yù)CT輸入時(shí)和更新指令RESH輸入時(shí)，激活的副字線(存儲(chǔ)單元晶體管的柵極電極)的根數(shù)是不同的。上述256M位位同步DRAM的例子，在更新指令輸入時(shí)，激活運(yùn)行指令輸入時(shí)的4倍的副字線。
另一方面，由于向副字線S000～S1007的電源供給是通過電源線驅(qū)動(dòng)電路RAI配線進(jìn)行的，如果用1根RAI配線與激活的副字線的根數(shù)是相同的，則RAI配線的充放電電流也加大，成為使芯片整體消耗電流增加的原因。
特別是，在DRAM，用內(nèi)部升壓方式使副字線S000～S1007的激活電位在外部電源電位以上，一般影響是大的。而且，由于需要同時(shí)對(duì)最大消耗電流配置內(nèi)部升壓電路，帶來芯片面積增大。
因此，在連接同一RAI配線的副字線內(nèi)，考慮運(yùn)行指令輸入時(shí)和更新指令輸入時(shí)，激活的根數(shù)變化的方式?？蛇M(jìn)行交差RAI配線，使主字線的激活根數(shù)變化。
但是，采取該方式時(shí)，包括同一存儲(chǔ)陣列，在更新指令輸入時(shí)，同時(shí)激活副字線需要連接全部同一的RAI配線。
因此，在這些副字線內(nèi)，包括一根不良線將此預(yù)先在存儲(chǔ)陣列內(nèi)準(zhǔn)備好，在置換冗余副字線時(shí)，也需要置換連接同一RAI配線的副字線。
為此，加以限制可置換冗余副字線的不良副字線的根數(shù)，這是造成芯片成品率低下的原因。
本發(fā)明的目的是提供一種可改善上述已有技術(shù)的不足，減少更新動(dòng)作時(shí)的消耗電流，在減小面積的同時(shí)，提高不良置換效率，高成品率的半導(dǎo)體存儲(chǔ)裝置以及該半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法。
本發(fā)明為達(dá)到上述目的，采用下面記載的技術(shù)構(gòu)成。也就是說，由包括多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列構(gòu)成，各存儲(chǔ)單元陣列分別是由在具有包括多個(gè)存儲(chǔ)單元的一對(duì)副字線的主字線、驅(qū)動(dòng)該主字線的驅(qū)動(dòng)手段、以及由連接該副字線的電源線驅(qū)動(dòng)手段構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，在實(shí)行為置換包括不良讀出放大器的特定的副字線而使用的冗余字線的激活時(shí)，該激活的副字線的個(gè)數(shù)是在數(shù)據(jù)輸入輸出時(shí)和更新動(dòng)作時(shí)不同所構(gòu)成的。同時(shí)，在數(shù)據(jù)輸入輸出時(shí)，根據(jù)比較由外部輸入的地址和內(nèi)部存儲(chǔ)的置換行地址，實(shí)行副字線的置換操作，在該更新動(dòng)作時(shí)，根據(jù)內(nèi)部更新地址計(jì)數(shù)器的輸出，實(shí)行通常的更新動(dòng)作和同時(shí)進(jìn)行該副字線的置換操作，由此構(gòu)成的半導(dǎo)體存儲(chǔ)裝置。
下面說明附圖。
圖1是表示關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的一具體例構(gòu)成的框圖，圖1(A)是表示關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置整體構(gòu)成的框圖，圖1(B)是表示在本發(fā)明中使用的置換行地址比較手段的一構(gòu)成例的框圖。
圖2是表示關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的一具體例構(gòu)成的框圖，圖2(A)是表示關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置整體構(gòu)成的框圖，圖2(B)是表示在本發(fā)明中使用的置換行地址比較手段的一構(gòu)成例的框圖。
圖3是表示關(guān)于本發(fā)明其他具體例中使用的存儲(chǔ)單元陣列構(gòu)成例的框圖。
圖4是表示以往的半導(dǎo)體存儲(chǔ)裝置構(gòu)成例的框圖。
圖5是表示以往的半導(dǎo)體存儲(chǔ)裝置中使用的存儲(chǔ)單元陣列構(gòu)成例的框圖。
圖6是表示以往的半導(dǎo)體存儲(chǔ)裝置中使用的置換行地址比較手段構(gòu)成例的框圖。
圖7是表示本發(fā)明中使用的不良地址存儲(chǔ)/比較電路的構(gòu)成例的框圖。
下面說明符號(hào)100-半導(dǎo)體存儲(chǔ)裝置；200-不良地址存儲(chǔ)/比較電路；300-“與”門電路；CDEC-指令譯碼器；ALAT-外部地址信號(hào)鎖存電路；RCNT-更新地址計(jì)數(shù)器；XAD-內(nèi)部行地址生成電路；RED0～RED3-置換行地址比較電路；S000～S117-副字線；RS00～RS17-冗余副字線；M00～M17-主字線；RM0～RM7-冗余主字線；SA-讀出放大器；SWD-副字線驅(qū)動(dòng)電路；RSWD-副字線驅(qū)動(dòng)電路；XD00～XD17-主字線譯碼器；RXD0～RXD7-冗余主字線譯碼器；RAI00～RAI11-電源供給線；RAD00～RAD11-電源供給線驅(qū)動(dòng)電路；RAS、CAS、WE、CS-外部指令信號(hào)；A0～An-外部地址信號(hào)；RFSH-內(nèi)部更新指令RFSH信號(hào)；ACT-內(nèi)部運(yùn)行ACT信號(hào)；XI-內(nèi)部行地址信號(hào)；REBL、NDBL-置換判斷信號(hào)；F0～Fn-熔絲元件；T0～Tn-晶體管。
關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法，由于采用上述構(gòu)成，基本是在該半導(dǎo)體存儲(chǔ)裝置中，在數(shù)據(jù)輸入輸出時(shí)，根據(jù)比較由外部輸入的外部行地址信號(hào)和存儲(chǔ)于內(nèi)部的置換行地址信號(hào)，輸出判斷信號(hào)，基于此，進(jìn)行冗余字線的驅(qū)動(dòng)。又，在更新動(dòng)作時(shí)，根據(jù)內(nèi)部的更新行地址計(jì)數(shù)器信號(hào)的輸出，進(jìn)行冗余字線的驅(qū)動(dòng)。
下面，參照附圖，詳細(xì)說明關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置及其該半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法的一具體例的構(gòu)成。
即，圖1(A)是表示關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的一具體例構(gòu)成的框圖，該半導(dǎo)體存儲(chǔ)裝置100圖中是由包括圖5所示那樣多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列MAR0～MAR3構(gòu)成，各存儲(chǔ)單元陣列MAR0～MAR3分別由以下構(gòu)成具有包括多個(gè)存儲(chǔ)單元的一對(duì)的副字線S0000及S1000(S0010及S1010、S0001以及S1001、S0011以及S1011……)的多個(gè)主字線M00、M10、M01、M11、M02、M12、……M07、M17，驅(qū)動(dòng)該主字線的驅(qū)動(dòng)手段XDn、以及連接該副字線的電源線驅(qū)動(dòng)手段RAD00及RAD10，在由以上構(gòu)成的半導(dǎo)體存儲(chǔ)裝置100中，在實(shí)行為包括不良讀出放大器的特定的副字線的置換而使用的冗余字線的激活時(shí)，在數(shù)據(jù)輸入輸出和更新動(dòng)作時(shí)，該激活的副字線的個(gè)數(shù)不同，同時(shí)，當(dāng)該數(shù)據(jù)輸入輸出時(shí)，根據(jù)外部輸入的地址和存儲(chǔ)于內(nèi)部的置換行地址的比較，實(shí)行副字線的置換操作，在該更新動(dòng)作時(shí)，根據(jù)內(nèi)部更新地址計(jì)數(shù)器的輸出，實(shí)行通常的更新動(dòng)作和同時(shí)實(shí)行該副字線的置換操作。
有關(guān)本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置100，是為了改進(jìn)所述已有技術(shù)所存在的缺點(diǎn)，實(shí)現(xiàn)更新動(dòng)作時(shí)消耗電流少，面積小，同時(shí)提高不良置換效率，可得到高成品率的半導(dǎo)體存儲(chǔ)裝置。特別是，例如，在由連接所述電源供給線的所述多個(gè)副字線內(nèi)，在數(shù)據(jù)輸入輸出時(shí)激活的副字線的個(gè)數(shù)和更新動(dòng)作時(shí)激活的副字線的個(gè)數(shù)不同那樣構(gòu)成，同時(shí)，在該半導(dǎo)體存儲(chǔ)裝置中，在數(shù)據(jù)輸入輸出時(shí)，根據(jù)由外部輸入的外部行地址信號(hào)和存儲(chǔ)于內(nèi)部的置換行地址信號(hào)的比較輸出判斷信號(hào)，由此，進(jìn)行冗余字線的驅(qū)動(dòng)。又，在更新動(dòng)作時(shí)，根據(jù)內(nèi)部的更新行地址計(jì)數(shù)器信號(hào)的輸出，進(jìn)行冗余字線的驅(qū)動(dòng)。
具體是在圖1及圖5示出的有關(guān)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100中，例如，并列4個(gè)存儲(chǔ)單元陣列，關(guān)于具體例，是在數(shù)據(jù)輸入輸出時(shí)，對(duì)激活的副字線常常是1根，在更新動(dòng)作時(shí)，激活的副字線是2根或是2根以上的多根。
因此，有關(guān)本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置100理想的是同步DRAM，又，在該半導(dǎo)體存儲(chǔ)裝置100中，該更新動(dòng)作不使用外部行地址信號(hào)，通過由該半導(dǎo)體存儲(chǔ)裝置的設(shè)計(jì)者預(yù)定的內(nèi)部地址信號(hào)按照更新操作順序，實(shí)行該副字線的更新動(dòng)作，這樣的構(gòu)成是理想的。
也就是，在本發(fā)明中，僅在數(shù)據(jù)輸入輸出時(shí)使用外部行地址信號(hào)，當(dāng)然包含不良讀出放大器的副字線(以下簡(jiǎn)稱不良副字線)的置換，是比較該外部行地址信號(hào)和預(yù)先設(shè)定的不良副字線地址的不良地址比較手段，在一致時(shí)，其每次對(duì)規(guī)定的置換用的副字線實(shí)行該不良副字線的數(shù)據(jù)的讀出操作及/或是寫入操作。
另一方面，在更新動(dòng)作時(shí)，不實(shí)行該不良副字線的地址和置換行地址的比較操作，如上述那樣，按預(yù)先規(guī)定的順序來實(shí)行更新操作。
因此，本發(fā)明中，連接該半導(dǎo)體存儲(chǔ)裝置100的各存儲(chǔ)單元陣列MAR0～3中各主字線M00、M10、M01、M11、M02、M12、…M07、M17的置換行地址比較手段REDn，根據(jù)在該數(shù)據(jù)輸入輸出時(shí)輸出的內(nèi)部運(yùn)行指令信號(hào)ACT和更新指令信號(hào)RFSH以及內(nèi)部行地址信號(hào)X1，輸出置換判斷信號(hào)REBL那樣構(gòu)成是理想的。
而且，關(guān)于本發(fā)明的該置換行地址比較手段REDn最好是包括存儲(chǔ)關(guān)于副字線的不良地址的不良地址存儲(chǔ)手段和比較該存儲(chǔ)的不良地址和內(nèi)部行地址的比較手段。
還有，在本發(fā)明中，該置換行地址比較手段，而且在選擇了包含不良讀出放大器特定的副字線時(shí)，也可對(duì)該副字線進(jìn)行更新動(dòng)作那樣構(gòu)成，也可如輸出中止該更新動(dòng)作的更新動(dòng)作中止信號(hào)那樣構(gòu)成。
也就是，在本發(fā)明中，最好是該置換行地址比較手段REDn，在該更新動(dòng)作時(shí)，不實(shí)行置換行地址的比較判斷操作那樣的構(gòu)成。
另一方面，本發(fā)明中的該置換行地址比較手段REDn，最好設(shè)置在該更新動(dòng)作時(shí)，比較關(guān)于進(jìn)行該置換操作的副字線預(yù)定的置換地址，也就是，稱為在多少號(hào)的計(jì)數(shù)，更新該規(guī)定的不良副字線的信息，和該內(nèi)部地址的比較手段，由此，可在達(dá)到規(guī)定的計(jì)數(shù)值時(shí)，實(shí)行規(guī)定的更新動(dòng)作，還是不實(shí)行該更新動(dòng)作。
在上述關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置100中，涉及更新動(dòng)作的規(guī)格，僅定義CBR更新時(shí)的更新周期和更新次數(shù)，在規(guī)定的更新周期間，如輸入只是規(guī)定的更新次數(shù)的更新指令為好。
因此，在更新指令輸入時(shí)，可以在實(shí)質(zhì)的內(nèi)部任意設(shè)定激活多少副字線、是否更新連接此的存儲(chǔ)單元。
為此，即使對(duì)于不良副字線的置換使用的冗余副字線，在輸入規(guī)定次數(shù)內(nèi)的任意更新指令時(shí)，也可進(jìn)行更新動(dòng)作，不需要根據(jù)在內(nèi)部產(chǎn)生的行地址信號(hào)進(jìn)行更新。
另一方面，運(yùn)行指令輸入時(shí)，也就是在數(shù)據(jù)輸入輸出時(shí)，需要根據(jù)由外部輸入的行地址，任意選擇包含置換了不良副字線的冗余副字線。
因此，本發(fā)明、在更新指令輸入時(shí)，不通過置換電路進(jìn)行冗余副字線的激活，由此，連接既定的RAI配線，保證激活全部副字線。并且，在運(yùn)行指令輸入時(shí)，由于通過置換電路，激活包含冗余副字線的希望的副字線。
下面，參照附圖，詳細(xì)說明關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100的構(gòu)成及其作用。
還有，在以下說明的具體例中，就4個(gè)存儲(chǔ)單元陣列是并列配置的例子來說明，但是本發(fā)明不僅限定具體例，當(dāng)然也包括使用包含多個(gè)存儲(chǔ)單元陣列的半導(dǎo)體存儲(chǔ)裝置。
也就是說，圖1(A)是表示關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100的第1具體例的框圖，圖1(B)是表示在圖1(A)中的置換行地址比較手段REDn的一例的框圖。
還有，這里與以往例相同，說明在更新指令輸入時(shí)所激活的存儲(chǔ)單元數(shù)是作為運(yùn)行指令輸入時(shí)所激活的存儲(chǔ)單元數(shù)的4倍。但是，由雙方的指令激活的存儲(chǔ)單元數(shù)的比，包括本發(fā)明在內(nèi)，限于超過1。
又，在本具體例中使用的存儲(chǔ)單元陣列MAR0～3與圖5相同，是包含各多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列。
在本具體例中，當(dāng)通過運(yùn)行指令A(yù)CT和更新指令RFSH激活單元數(shù)的比是4時(shí)，與以往例相同在輸入更新指令時(shí)，有效的內(nèi)部行地址的位數(shù)與輸入運(yùn)行指令時(shí)的有效內(nèi)部行地址的位數(shù)相比，少2位。
該2位是為了輸入運(yùn)行指令時(shí)，選擇地激活在存儲(chǔ)單元陣列內(nèi)的更新指令時(shí)，所激活的多條主字線內(nèi)的1/4而使用的。
圖1(A)中，指令譯碼器CDEC是通過由外部輸入的指令信號(hào)RAS、CAS、CS、WE信號(hào)的組合，生成決定內(nèi)部動(dòng)作的內(nèi)部指令信號(hào)。這里，僅圖示關(guān)于本發(fā)明的運(yùn)行指令信號(hào)ACT和更新指令信號(hào)PFSH。
運(yùn)行指令信號(hào)ACT是為了向芯片外部輸入輸出存儲(chǔ)單元的數(shù)據(jù)，為選擇、激活副字線S000、S002、S004、S006等的指令，更新指令RFSH是進(jìn)行再寫入存儲(chǔ)單元數(shù)據(jù)的指令。
外部地址鎖存電路ALAT是當(dāng)輸入運(yùn)行指令A(yù)CT時(shí)，向內(nèi)部輸入由外部輸入的地址信號(hào)A0～An。
另一方面，更新地址計(jì)數(shù)器RCNT，用保持應(yīng)該進(jìn)行下一次更新動(dòng)作的行地址的計(jì)數(shù)器，當(dāng)輸入更新指令RFSH時(shí)，更新保持的值。
而且，本具體例中的內(nèi)部行地址生成電路XAD在輸入了運(yùn)行指令A(yù)CT時(shí)，根據(jù)外部地址鎖存電路的輸出，生成內(nèi)部行地址信號(hào)，又，在輸入了更新指令RFSH時(shí)，以更新地址計(jì)數(shù)器RCNT為基礎(chǔ)，生成內(nèi)部行地址信號(hào)。
通過該運(yùn)行指令A(yù)CT和更新指令RFSH的激活單元數(shù)的比為4時(shí)，與以往例相同，更新指令RFSH輸入時(shí)的有效內(nèi)部行地址的位數(shù)比運(yùn)行指令A(yù)CT輸入時(shí)的有效內(nèi)部行地址的位數(shù)少2位。
圖1(B)表示在本具體例使用的置換行地址比較電路RED0～3的構(gòu)成例。
圖1(B)中的不良地址存儲(chǔ)/比較電路200與在實(shí)質(zhì)以往例中說明的圖6相同。
又，在本發(fā)明中，僅在輸入運(yùn)行指令A(yù)CT時(shí)，進(jìn)行置換操作。這時(shí)的動(dòng)作和以往例相同。
也就是，關(guān)于本發(fā)明置換行地址的比較手段REDn是存儲(chǔ)應(yīng)該至少置換冗余副字線RS000、RS100、RS001、RS101、RS002、RS102、……RS007、RS107的一部分的行地址，比較該行地址和內(nèi)部行地址那樣構(gòu)成的電路。
然后，在該比較的結(jié)果不一致時(shí)，置換判斷信號(hào)REBL不激活，該結(jié)果MAR0～3根據(jù)內(nèi)部行地址信號(hào)，進(jìn)行主字線的激活。
同樣，選擇電源線驅(qū)動(dòng)電路的RAI信號(hào)是根據(jù)內(nèi)部行地址信號(hào)X1的一部分選擇的。
在本發(fā)明中，例如，可用該內(nèi)部行地址信號(hào)X1的最下位位構(gòu)成選擇該電源線驅(qū)動(dòng)電路的RAI信號(hào)。
另外，通過上述操作比較的結(jié)果，當(dāng)兩者一致時(shí)，置換信號(hào)有效，通過激活冗余主字線RM0、RM1、RM2、……RM7的任何一個(gè)進(jìn)行置換。
另外，電源線驅(qū)動(dòng)信號(hào)RAI是通過置換判斷信號(hào)REBL來進(jìn)行的，用在不進(jìn)行置換時(shí)的內(nèi)部行地址，不一定選擇一致。因此，在輸入運(yùn)行指令A(yù)CT時(shí)，也包含不良存儲(chǔ)單元的置換，與以往例同樣正常動(dòng)作。
另一方面，在本具體例中，在輸入更新指令RFSH時(shí)，不進(jìn)行上述置換行地址的比較判斷。
其代用如以下構(gòu)成，如圖1(B)所示那樣，以實(shí)行該更新動(dòng)作的順序作為計(jì)數(shù)值，用“與”門電路300比較存儲(chǔ)的存儲(chǔ)手段的信息和內(nèi)部行地址，在一致時(shí)，輸出實(shí)行更新動(dòng)作的置換判斷信號(hào)REBL。
這時(shí)，激活運(yùn)行指令A(yù)CT輸入時(shí)的4倍的主字線，例如M00、M02、M04、M06。但是，在圖4中M04、M06沒有標(biāo)出。
又，如上述說明的那樣，通過更新地址計(jì)數(shù)器RCNT，按照內(nèi)部行地址的電源供給線，例如，驅(qū)動(dòng)RAI00、RAI01。
通過這些操作，同時(shí)選擇SWD000、SWD002、SWD004、SWD006，各自接受來自RAI00的供給電源，激活副字線S000、S002、S004、S006。之后，通過讀出放大器SA，再寫入連接激活的副字線的各存儲(chǔ)單元。
還有，在圖1中，沒有示出SWD004、SWD006。
在輸入下次更新指令RFSH時(shí)，由于生成不同的內(nèi)部行地址，如，激活S100、S102、S104、S106。
經(jīng)過如此程序，當(dāng)輸入僅是既定更新次數(shù)的更新指令RFSH時(shí)，再寫入連接全部副字線的存儲(chǔ)單元。還有，將這時(shí)的次數(shù)稱為恢復(fù)周期。
另一方面，各冗余主字線RM0、RM1、RM2、……RM7對(duì)應(yīng)固有內(nèi)部行地址信號(hào)X1，在產(chǎn)生該行地址XAD時(shí)，激活更新地址計(jì)數(shù)器RCNT。
例如，圖5中，冗余主字線RM1同時(shí)激活M00、M02、M04、M06。作為其結(jié)果，例如，冗余RS001同時(shí)激活副字線S0000、S0002、S0004、S0006，連接這些的存儲(chǔ)單元同時(shí)進(jìn)行再寫入。
這時(shí)，電源供給線驅(qū)動(dòng)電路RAD00的負(fù)載增加，比較電源供給線RAI00和副字線S0000、S0002、S0004、S0006的容量合計(jì)，不存在RS00n容量負(fù)載小的問題。
又，由于通常獨(dú)立動(dòng)作的冗余副字線的個(gè)數(shù)較恢復(fù)周期少，不僅只對(duì)全部的更新指令信號(hào)RFSH進(jìn)行冗余副字線的激活，如觀察因更新動(dòng)作時(shí)的平均，消耗電源越發(fā)降低。
如按照本發(fā)明，在更新指令信號(hào)RFSH輸入時(shí)，驅(qū)動(dòng)的電源線驅(qū)動(dòng)電路配線RAI與運(yùn)行指令信號(hào)ACT輸入時(shí)相同。因此，不增加RAI配線自體的充放電電流。
另外，在輸入更新指令信號(hào)RFSH時(shí)，不進(jìn)行置換行地址的比較，由于置換效率僅通過運(yùn)行指令信號(hào)ACT輸入時(shí)的副字線置換來決定，與以往例相比不降低。
如以上這樣，在輸入動(dòng)作指令信號(hào)ACT時(shí)，進(jìn)行與以往例同樣的動(dòng)作，不會(huì)帶來消耗電流、不良置換效率的惡化，在輸入更新指令信號(hào)RFSH時(shí)，該電源線驅(qū)動(dòng)電路配線RAI的動(dòng)作與輸入動(dòng)作指令信號(hào)ACT時(shí)同樣，能夠消減消耗電流。
以上本具體例，在輸入更新指令信號(hào)RFSH時(shí)，激活的全部的副字線作為包含單一的存儲(chǔ)單元陣列來說明，但是，即使這個(gè)跨越了多個(gè)存儲(chǔ)單元陣列，比較以往例，如構(gòu)成增加每存儲(chǔ)單元陣列的激活副字線，按照本發(fā)明也是有效果的。
下面，參照?qǐng)D2(A)及圖2(B)，說明關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置100的其他具體例。
圖2(A)是表示本發(fā)明的第2具體例的框圖，圖2(B)是表示圖2(A)中的置換行地址比較手段RED的一例的框圖。
圖3是表示圖2(A)中的存儲(chǔ)單元陣列MAR0～MAR3的構(gòu)成的一例的框圖。
特別是只要不事先說明，用與所述具體例相同符號(hào)表示的電路、信號(hào)是與所述具體例作用相同。
在所述具體例中，在包含不良存儲(chǔ)單元的副字線也更新動(dòng)作時(shí)激活。為此，在由于字線間短路存在不良等時(shí)，由于激活，流過了不需要的電流，存在電流不良的可能性。
為此，本具體例，在輸入更新指令信號(hào)RFSH時(shí)，冗余主字線RMn的選擇，用與所述具體例同樣的程序進(jìn)行。
但是，該置換行地址比較電路REDn在輸入更新指令信號(hào)RFSH時(shí)，也進(jìn)行存儲(chǔ)于內(nèi)部的置換行地址和內(nèi)部行地址信號(hào)XI的比較。
該比較結(jié)果相一致時(shí)，激活不實(shí)行更新動(dòng)作那樣的NDBL信號(hào)。不實(shí)行該更新動(dòng)作的信號(hào)的NDBL信號(hào)輸入各存儲(chǔ)單元陣列MAR0～3。
也就是，在本具體例中，該置換行地址比較手段REDn的構(gòu)成，近似圖1(B)的置換行地址比較手段，不良地址存儲(chǔ)/比較電路200的構(gòu)成是大體相同的，且將更新動(dòng)作的計(jì)數(shù)值與內(nèi)部行地址比較的構(gòu)成也是大體相同的，但是，在本具體例中，在該更新動(dòng)作時(shí)，當(dāng)決定的內(nèi)部行地址信號(hào)和更新動(dòng)作順序的計(jì)數(shù)值相一致時(shí)，在輸出置換判斷信號(hào)REBL的同時(shí)，這時(shí)，要做到輸出不實(shí)行更新動(dòng)作的NDBL信號(hào)那樣構(gòu)成。
在圖3中表示本具體例的存儲(chǔ)單元陣列MAR0～3的構(gòu)成。
不實(shí)行該更新動(dòng)作的信號(hào)的NDBL信號(hào)連接主字線譯碼器XD00～XD17，通過用內(nèi)部行地址信號(hào)XI選擇的主字線NDBL信號(hào)，強(qiáng)制不激活。
因此，連接這些主字線的副字線也不激活。
如按照本具體例，可與所述具體例同樣回避由于電源線驅(qū)動(dòng)電路RAI的充放電，增加消耗電流，由置換效率降低，而降低成品率，還有，通過減少不良電流，可進(jìn)一步提高成品率。
如說明關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100的其他形式，由上述說明而明了那樣，關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100最好具有下面所示那樣的構(gòu)成。
即，具備由該半導(dǎo)體存儲(chǔ)裝置外部輸入的第1外部行地址信號(hào)、例如，為了驅(qū)動(dòng)主字線為主而使用的ALAT信號(hào)，或是在該半導(dǎo)體存儲(chǔ)裝置內(nèi)部生成的第1內(nèi)部行地址信號(hào)，例如，根據(jù)XAD選擇、激活的多條主字線、和由該半導(dǎo)體存儲(chǔ)裝置外部輸入，為選擇驅(qū)動(dòng)電源線驅(qū)動(dòng)電路為主而使用的第2外部行地址信號(hào)RA、RA1信號(hào)，或是根據(jù)在裝置內(nèi)部生成的第2內(nèi)部行地址信號(hào)，選擇、激活多條電源供給線、和連接多個(gè)存儲(chǔ)單元的柵極電極，由所述主字線及所述電源供給線選擇、激活多條副字線、和來自該第1外部的指示，例如，通過內(nèi)部運(yùn)行指令信號(hào)，讀出或是寫入存儲(chǔ)單元數(shù)據(jù)，激活所述副字線的手段和來自該第2外部的指示，例如通過更新動(dòng)作信號(hào)，具備再寫入數(shù)據(jù)，激活所述副字線的手段；是由連接所述電源供給線的所述多條副字線內(nèi)，根據(jù)來自所述第1外部行地址信號(hào)的指示激活的個(gè)數(shù)和根據(jù)來自所述第2外部行地址信號(hào)的指示，激活的個(gè)數(shù)不同那樣的構(gòu)成的。
在本形式中，作為該第2外部行地址是為選擇該副字線的選擇該電源線驅(qū)動(dòng)電路RAD而使用的地址，例如，也可對(duì)應(yīng)在該內(nèi)部行地址中的最下位位。
因此，上述的第1外部行地址信號(hào)是在該內(nèi)部行地址中除了該最下位位的地址。
又，在具有本發(fā)明上述構(gòu)成的半導(dǎo)體存儲(chǔ)裝置100中，最好是具備冗余主字線和連接所述冗余主字線的冗余副字線，而且，如圖7所示那樣，最好是具備存儲(chǔ)不良存儲(chǔ)單元的行地址的手段、和比較判斷所述不良存儲(chǔ)單元的行地址和所述內(nèi)部行地址信號(hào)，第1判斷信號(hào)，例如，輸出置換判斷信號(hào)REBL的第1判斷手段REDn。
而且，在關(guān)于本發(fā)明的半導(dǎo)體存儲(chǔ)裝置100中，根據(jù)所述第1判斷信號(hào)，最好具有激活所述冗余主字線的手段RXDn，而且，根據(jù)所述第1判斷信號(hào)REBL，最好具有選擇、激活所述電源供給線RA的手段RAD。
而且，在關(guān)于本發(fā)明的該半導(dǎo)體存儲(chǔ)裝置100中，最好具備比較判斷各固有行地址和所述內(nèi)部行地址信號(hào)的、輸出第2判斷信號(hào)的第2判斷手段300。
關(guān)于第2判斷手段300的構(gòu)成，如上述那樣，是比較決定更新動(dòng)作時(shí)的更新動(dòng)作的順序的計(jì)數(shù)值和內(nèi)部行地址，在一致時(shí)，輸出置換判斷信號(hào)REBL的電路，在該時(shí)刻、更新操作該冗余副字線。
另一方面，在輸入來自該第1外部的指示時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，選擇、激活所述主字線或所述冗余主字線，同時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，選擇、激活所述電源供給線，在輸入了來自所述第2外部的指示時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)，選擇、激活所述主字線及所述電源供給線，根據(jù)所述第2判斷信號(hào)，選擇、激活所述冗余主字線那樣構(gòu)成是理想的。
在有關(guān)構(gòu)成中，具有在輸入了來自表示所述更新動(dòng)作的第2外部的指示時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，不激活所述主字線的手段，不實(shí)行無效的更新操作，僅更新置換的副字線。
如以上說明的那樣，關(guān)于本發(fā)明的該半導(dǎo)體裝置及其該半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，是提供一種在更新動(dòng)作時(shí)，消耗電流少，面積小，同時(shí)可提高不良置換效率、高成品率的半導(dǎo)體存儲(chǔ)裝置。
權(quán)利要求
1．一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，是由包含多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列構(gòu)成，各存儲(chǔ)單元陣列分別由以下構(gòu)成，在由具有包含多個(gè)存儲(chǔ)單元的一對(duì)副字線的多個(gè)主字線，驅(qū)動(dòng)該主字線的驅(qū)動(dòng)手段，以及連接該副字線的電源線驅(qū)動(dòng)手段構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，為置換包含不良讀出放大器的特定的副字線而實(shí)行使用冗余字線的激活時(shí)，在數(shù)據(jù)輸入輸出時(shí)和更新動(dòng)作時(shí)，構(gòu)成該激活的副字線的個(gè)數(shù)不同，同時(shí)，在該數(shù)據(jù)輸入輸出時(shí)，根據(jù)由外部輸入的地址和存儲(chǔ)于內(nèi)部的置換行地址的比較，實(shí)行副字線的置換操作，在該更新動(dòng)作時(shí)，根據(jù)內(nèi)部更新地址計(jì)數(shù)器的輸出，實(shí)行通常的更新動(dòng)作和同時(shí)實(shí)行該副字線的置換操作。
2．根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該半導(dǎo)體存儲(chǔ)裝置是同步DRAM。
3．根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在該半導(dǎo)體存儲(chǔ)裝置中，僅根據(jù)內(nèi)部地址實(shí)行更新動(dòng)作。
4．根據(jù)權(quán)利要求1至3項(xiàng)中的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該存儲(chǔ)單元陣列分別設(shè)置的置換行地址比較手段是根據(jù)在該數(shù)據(jù)輸入輸出時(shí)，輸出的內(nèi)部運(yùn)行指令信號(hào)和更新指令信號(hào)及內(nèi)部行地址信號(hào)，輸出置換判斷信號(hào)。
5．根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該置換行地址比較手段包括存儲(chǔ)關(guān)于副字線的不良地址的不良地址存儲(chǔ)手段和比較該存儲(chǔ)的不良地址和內(nèi)部行地址的比較手段。
6．根據(jù)權(quán)利要求4或5所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該置換行地址比較手段是在選擇了包含更不良讀出放大器的特定的副字線時(shí)，輸出中止對(duì)該副字線的更新動(dòng)作的更新動(dòng)作中止信號(hào)。
7．根據(jù)權(quán)利要求1至6項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該置換行地址比較手段是在該更新動(dòng)作時(shí)，不實(shí)行置換行地址的比較判斷操作。
8．據(jù)權(quán)利要求1至6項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，該置換行地址比較手段是在該更新動(dòng)作時(shí)，設(shè)置比較預(yù)定關(guān)于進(jìn)行該置換操作的副字線的置換地址和該內(nèi)部地址的比較手段。
9．一種半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于是由包含多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列構(gòu)成，各存儲(chǔ)單元陣列分別由以下構(gòu)成，在由具有包含多個(gè)存儲(chǔ)單元的一對(duì)副字線的多個(gè)主字線，驅(qū)動(dòng)該主字線的驅(qū)動(dòng)手段，以及連接該副字線的電源線驅(qū)動(dòng)手段構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，為置換包含不良讀出放大器的特定的副字線而實(shí)行使用冗余字線的激活時(shí)，在數(shù)據(jù)輸入輸出時(shí)和更新動(dòng)作時(shí)，操作該激活的副字線的個(gè)數(shù)不同，同時(shí)，在該數(shù)據(jù)輸入輸出時(shí)，根據(jù)比較由外部輸入的地址和存儲(chǔ)于內(nèi)部的置換行地址，實(shí)行副字線的置換操作，在該更新動(dòng)作時(shí)，根據(jù)內(nèi)部更新地址計(jì)數(shù)器的輸出，實(shí)行通常的更新動(dòng)作和同時(shí)實(shí)行該副字線的置換操作。
10．根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該所述半導(dǎo)體存儲(chǔ)裝置是同步DRAM。
11．根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，在該半導(dǎo)體存儲(chǔ)裝置中，僅根據(jù)內(nèi)部地址實(shí)行更新動(dòng)作。
12．根據(jù)權(quán)利要求9至12項(xiàng)中的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該存儲(chǔ)單元陣列分別設(shè)置的置換行地址比較手段是根據(jù)在該數(shù)據(jù)輸入輸出時(shí)，輸出的內(nèi)部運(yùn)行指令信號(hào)和內(nèi)部更新指令信號(hào)及內(nèi)部行地址信號(hào)，輸出置換判斷信號(hào)。
13．根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該置換行地址比較手段包括存儲(chǔ)關(guān)于副字線不良地址的不良地址存儲(chǔ)手段和比較該存儲(chǔ)的不良地址和內(nèi)部行地址的比較手段。
14．根據(jù)權(quán)利要求12或13所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該置換行地址比較手段是在選擇了包含更不良讀出放大器的特定的副字線時(shí)，輸出中止對(duì)該副字線的置換操作的置換操作中止信號(hào)。
15．根據(jù)權(quán)利要求9至14項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該置換行地址比較手段是在該更新動(dòng)作時(shí)，不實(shí)行置換行地址的比較判斷操作。
16．根據(jù)權(quán)利要求9至15項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于，該置換行地址比較手段是在該更新動(dòng)作時(shí)，實(shí)行比較預(yù)定關(guān)于進(jìn)行該置換操作的副字線的置換地址和該內(nèi)部地址的工序。
17．一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括根據(jù)由裝置外部輸入的第1外部行地址信號(hào)，或是在裝置內(nèi)部生成的第1內(nèi)部行地址信號(hào)選擇激活的多個(gè)主字線、和根據(jù)由裝置外部輸入的第2外部行地址信號(hào)，或是在裝置內(nèi)部生成的第2內(nèi)部行地址信號(hào)選擇激活的多個(gè)電源供給線、和連接多個(gè)存儲(chǔ)單元的柵極電極，通過所述主字線及所述電源供給線選擇激活多個(gè)副字線、和通過來自該第1外部行地址信號(hào)的指示，具備讀出或?qū)懭氪鎯?chǔ)單元數(shù)據(jù)的，激活所述副字線的手段和通過該第2外部行地址信號(hào)的指示，具備再寫入數(shù)據(jù)的，激活所述副字線的手段；根據(jù)連接所述電源供給線的所述多個(gè)副字線內(nèi)的來自所述第1外部行地址信號(hào)指示的激活的個(gè)數(shù)和根據(jù)來自所述第2外部行地址信號(hào)指示的激活的個(gè)數(shù)是不同的。
18．根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有冗余主字線和連接所述冗余主字線的冗余副字線。
19．根據(jù)權(quán)利要求17或18所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有存儲(chǔ)不良存儲(chǔ)單元的行地址的手段和比較判斷所述不良存儲(chǔ)單元的行地址和所述內(nèi)部行地址信號(hào)，輸出第1判斷信號(hào)的第1判斷手段。
20．根據(jù)權(quán)利要求17至19項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有根據(jù)所述第1判斷信號(hào)，激活所述冗余主字線的手段。
21．根據(jù)權(quán)利要求17至20項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有根據(jù)所述第1判斷信號(hào)，選擇、激活所述電源供給線的手段。
22．根據(jù)權(quán)利要求17至21項(xiàng)中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有各自固有的行地址和比較判斷所述內(nèi)部行地址信號(hào)，輸出第2判斷信號(hào)的第2判斷手段。
23．根據(jù)權(quán)利要求17至22項(xiàng)中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有根據(jù)所述第2判斷信號(hào)，激活所述冗余主字線的手段。
24．根據(jù)權(quán)利要求17至23項(xiàng)中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在輸入了來自所述第1外部的指示時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，選擇、激活所述主字線或是所述冗余主字線，同時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，選擇、激活所述電源供給線；在輸入了來自所述第2外部的指示時(shí)，根據(jù)所述內(nèi)部行地址信號(hào)，選擇、激活所述主字線及所述電源供給線，根據(jù)所述第2判斷信號(hào)、選擇、激活所述冗余主字線。
25．根據(jù)權(quán)利要求17至24項(xiàng)中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在輸入了來自所述第2外部的指示時(shí)，具有根據(jù)所述內(nèi)部行地址信號(hào)及所述第1判斷信號(hào)，不激活所述主字線的手段。
全文摘要
一種由字線置換兼顧不良補(bǔ)救效率和低耗電的半導(dǎo)體存儲(chǔ)裝置是由多個(gè)存儲(chǔ)單元陣列MAR0～MAR3構(gòu)成的,在激活為不良副字線的置換而使用的冗余字線時(shí),激活的副字線的個(gè)數(shù)在數(shù)據(jù)輸入輸出時(shí)和更新動(dòng)作時(shí)不同,同時(shí)在數(shù)據(jù)輸入輸出時(shí),根據(jù)比較由外部輸入的地址和存儲(chǔ)于內(nèi)部的置換行地址實(shí)行副字線的置換操作,在更新動(dòng)作時(shí),根據(jù)內(nèi)部更新地址計(jì)數(shù)器的輸出實(shí)行通常的更新動(dòng)作和同時(shí)置換操作該副字線。
文檔編號(hào)G11C29/00GK1224898SQ98123348
公開日1999年8月4日 申請(qǐng)日期1998年12月14日 優(yōu)先權(quán)日1997年12月12日
發(fā)明者藤田真盛 申請(qǐng)人:日本電氣株式會(huì)社