專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，特別涉及構(gòu)成讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的MOS晶體管的布局。
近年來(lái)，在多層上設(shè)置的低電阻金屬線被用于半導(dǎo)體存儲(chǔ)器。例如，在高度集成的DRAM例如如下制成的16-M DRAM或RDAM中，在兩層上設(shè)置低電阻金屬線，例如鋁線和高熔點(diǎn)金屬線。因此，改善了構(gòu)成存儲(chǔ)器單元、讀出放大器、行解碼器、列解碼器等的陣列區(qū)的布局。圖4表示主要的常規(guī)布局。
圖4中，交替設(shè)置作為陣列區(qū)57主要部分的存儲(chǔ)器單元區(qū)55和讀出放大器區(qū)56。在各存儲(chǔ)器單元區(qū)55中，設(shè)置存儲(chǔ)器單元。在各讀出放大器區(qū)57中，設(shè)置讀出放大器SA。在陣列區(qū)57的邊緣部分設(shè)置列解碼器51。利用設(shè)置于第二層(上層)的金屬線，把從列解碼器51輸出的列選擇信號(hào)52設(shè)置在陣列區(qū)57。各個(gè)列選擇信號(hào)52被連接到各讀出放大器SA的開(kāi)關(guān)晶體管I/O SW。
在設(shè)置于陣列區(qū)外的周邊電路區(qū)58中設(shè)置讀出放大器激勵(lì)信號(hào)產(chǎn)生電路53。利用設(shè)置于第一層(下層)上的金屬線，作為讀出放大器激勵(lì)信號(hào)產(chǎn)生電路53輸出的各個(gè)輸出信號(hào)的讀出放大器激勵(lì)信號(hào)SAP和SAN被設(shè)置在讀出放大器區(qū)56。
在利用兩層低電阻金屬線布局半導(dǎo)體存儲(chǔ)器的情況下，為了平整在上層設(shè)置的列選擇信號(hào)52的金屬線的基底絕緣膜，應(yīng)該減小用于讀出放大器激勵(lì)信號(hào)SAP和SAN的下金屬布線層的厚度。例如，當(dāng)上金屬線的膜厚度為1μm時(shí)，下金屬線的膜厚度應(yīng)該在0.5μm左右。這樣使下金屬線的雜散電阻增加。
讀出放大器激勵(lì)信號(hào)SAP和SAN被連接到多個(gè)讀出放大器SA(相對(duì)于16-M DRAM有大約1024個(gè)讀出放大器SA)。當(dāng)讀出放大器工作時(shí)，有大電流流動(dòng)。因此，當(dāng)雜散電阻增加時(shí)，讀出放大器SA的充電/放電電容量下降，從而明顯影響讀出放大器SA的高速工作和穩(wěn)定工作。
為了解決這種問(wèn)題，可增加用于讀出放大器激勵(lì)信號(hào)SAP和SAN的線寬度。在這種情況下，讀出放大器的尺寸變大，因此半導(dǎo)體芯片的尺寸變大。在最新的DRAM(例如，64-M DRAM)中，在一行中設(shè)有大約34個(gè)讀出放大器56。因此，對(duì)于半導(dǎo)體芯片的尺寸來(lái)說(shuō)，其增加的尺寸為一個(gè)讀出放大器所增加尺寸的34倍。
在另一常規(guī)布局中，把讀出放大器激勵(lì)信號(hào)產(chǎn)生電路分成多個(gè)部分，并設(shè)置在讀出放大器附近。這樣可使與各讀出放大器激勵(lì)信號(hào)連接的讀出放大器的數(shù)量減少，從而導(dǎo)致充電/放電電流量下降。此外，使線的長(zhǎng)度減小，以減小線的雜散電阻。
圖5表示第二常規(guī)布局的示意圖，其中，在讀出放大器區(qū)設(shè)置讀出放大器激勵(lì)信號(hào)產(chǎn)生電路(例如，ESSCC PROCEEDINGS，第41-44頁(yè)，1993)。
圖5中，對(duì)于四個(gè)讀出放大器SA，設(shè)置構(gòu)成讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的MOS晶體管31和32，并靠近四個(gè)讀出放大器SA設(shè)置。MOS晶體管31和32的源極與設(shè)置在上層且分別作為地線和電源線的金屬線39a和39b連接。在列選擇信號(hào)39c至39f中間平行地交替設(shè)置金屬線39a和39b。
在這種布局中，由于讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的MOS晶體管31和32僅激勵(lì)四個(gè)讀出放大器SA，所以能夠減小與讀出放大器SA連接的線的寬度。此外，由于MOS晶體管31和32的源極短距離地連接在厚的上層上的金屬線，所以能夠增加充電/放電電容。
但是，當(dāng)采用這種布局時(shí)，由于應(yīng)該附加產(chǎn)生讀出放大器激勵(lì)信號(hào)的MOS晶體管31和32，所以讀出放大器區(qū)33的面積增加。
預(yù)計(jì)增加到64-M DRAM，各讀出放大器的尺寸要增加7μm。因此，半導(dǎo)體芯片長(zhǎng)邊的尺寸總共增加238μm。
為了防止各讀出放大器尺寸的增加，提出了第三種常規(guī)布局。在第三種布局中，在與第一種辦法中的部位不同的位置上設(shè)置讀出放大器激勵(lì)信號(hào)產(chǎn)生電路。
近年來(lái)，為了降低字線的電阻，DRAMS有按與字線平行并按預(yù)定間隔設(shè)置的低電阻金屬線，例如每個(gè)32讀出放大器，在存儲(chǔ)器單元區(qū)中有字線。因此，由于連接區(qū)域有確定的開(kāi)口，所以讀出放大器區(qū)也有確定的開(kāi)口。
在高度集成的存儲(chǔ)器中，例如如下制成的64-M DRAM或DRAM中，分層選擇字線。在與金屬線連接的字線部分設(shè)置字線選擇電路。在這種情況下，在相鄰的讀出放大器區(qū)之間有開(kāi)口。此外，該開(kāi)口大于上述說(shuō)明的連接部分的邊界。
在第三種常規(guī)布局中，在讀出放大器區(qū)的開(kāi)口中設(shè)置讀出放大器激勵(lì)信號(hào)產(chǎn)生電路。
圖6是表示這種DRAM結(jié)構(gòu)的示意圖。
圖6中，為了減小引線電阻，在字線與低電阻金屬線連接的連接區(qū)域或在讀出放大器SA之間的開(kāi)口區(qū)48中，設(shè)置構(gòu)成讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的MOS晶體管41和42，并且其靠近字線選擇電路的區(qū)域46。MOS晶體管41和42的源極分別連接地線49b和電源線49a。以與列選擇信號(hào)49c至49f平行的方式設(shè)置地線49a和電源線49b，并在讀出放大器區(qū)43之間的開(kāi)口48中設(shè)置地線49a和電源線49b。
但是，在這種情況下，不能以足夠的寬度設(shè)置電源線49b和地線49a。換句話說(shuō)，當(dāng)開(kāi)口區(qū)域48與字線和低電阻金屬線的連接部分相鄰地設(shè)置時(shí)，開(kāi)口區(qū)域48的寬度約為幾μm那樣小。另一方面，當(dāng)開(kāi)口區(qū)域48與字線選擇電路46相鄰地設(shè)置時(shí)，開(kāi)口區(qū)域48的寬度約為20至30μm。但是，由于還要設(shè)置用于選擇字線的信號(hào)線，所以使保留的用于電源線49b和地線49a的區(qū)域變小。
還提出了第四種常規(guī)布局(例如，ISSCC，第108-109頁(yè)，1991年2月)，其中，在列選擇信號(hào)線之間交替設(shè)置電源線和地線，該布局與圖5所示的第一種解決方案類似。
圖7表示這種DRAM結(jié)構(gòu)的示意圖。圖7中，在列選擇信號(hào)線49c至49f之中設(shè)置的地線49a和電源線49b，分別通過(guò)設(shè)置于讀出放大器區(qū)43上的地線44c和電源線45c連接MOS晶體管41和42。
但是，在該方案中，由于在讀出放大器區(qū)43中設(shè)置電源線45c和地線44c，所以讀出放大器的尺寸增加。此外，由于在下層設(shè)置讀出放大器區(qū)43的金屬線，所以會(huì)使下層的厚度減小。如果使厚度減小，那么雜散電阻增加。另一方面，當(dāng)為了降低雜散電阻而增加線的寬度時(shí)，會(huì)進(jìn)一步增加讀出放大器的尺寸。
本發(fā)明的目的在于提供這樣的半導(dǎo)體存儲(chǔ)器，即可防止讀出放大器的尺寸增加，改善讀出放大器的充電/放電電容，并使讀出放大器高速和穩(wěn)定地工作。
按照本發(fā)明，提供這樣的半導(dǎo)體存儲(chǔ)器，它包括帶有多個(gè)讀出放大器的讀出放大器區(qū)，各讀出放大器將從存儲(chǔ)器單元中的一個(gè)單元向數(shù)字位線讀出的信號(hào)進(jìn)行放大，各讀出放大器由N-MOS晶體管和P-MOS晶體管構(gòu)成，讀出放大器區(qū)被分成多個(gè)部分；N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，用于產(chǎn)生激勵(lì)N-MOS晶體管的信號(hào)；和P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，用于產(chǎn)生激勵(lì)P-MOS晶體管的信號(hào)；其中，在讀出放大器區(qū)的分隔部分之間的開(kāi)口中設(shè)置N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和所述P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的一個(gè)，和在靠近構(gòu)成讀出放大器的MOS晶體管的讀出放大器區(qū)中，設(shè)置N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的另一個(gè)。
可以對(duì)應(yīng)于預(yù)定數(shù)目的讀出放大器來(lái)設(shè)置與構(gòu)成讀出放大器的MOS晶體管鄰近的激勵(lì)信號(hào)產(chǎn)生電路。
可以在所述讀出放大器區(qū)的分隔部分之間的所述區(qū)域，設(shè)置成與這樣一個(gè)區(qū)域相鄰，即在其中與字線平行地設(shè)置金屬線并按預(yù)定間隔連接字線。
設(shè)置在讀出放大器區(qū)的分隔部分之間的所述區(qū)域，設(shè)置成與這樣一個(gè)區(qū)域相鄰，即在其中設(shè)置用于選擇和驅(qū)動(dòng)字線的電路的區(qū)域。
參照附圖，借助于本發(fā)明優(yōu)選實(shí)施例的詳細(xì)說(shuō)明，本發(fā)明的特征和優(yōu)點(diǎn)將變得更明顯。


圖1是表示本發(fā)明第一實(shí)施例布局的示意圖；圖2是表示本發(fā)明第二實(shí)施例布局的示意圖；圖3是表示本發(fā)明第三實(shí)施例布局的示意圖；圖4是表示第一種常規(guī)半導(dǎo)體存儲(chǔ)器布局的示意圖；圖5是表示第二種常規(guī)半導(dǎo)體存儲(chǔ)器布局的示意圖；圖6是表示第三種常規(guī)半導(dǎo)體存儲(chǔ)器布局的示意圖；和圖7是表示第四種常規(guī)半導(dǎo)體存儲(chǔ)器布局的示意圖。
下面，參照附圖，說(shuō)明本發(fā)明的實(shí)施例。
圖1是表示本發(fā)明第一實(shí)施例布局的示意圖。
圖1中，為了減小字線的電阻，在字線與低電阻金屬線連接的連接區(qū)或在讀出放大器區(qū)13之間的開(kāi)口18中，設(shè)置構(gòu)成讀出放大器的N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路11，并且其靠近字線選擇電路的區(qū)域16。
與N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路11的源極相連的地線，與地線19a連接，該地線19a是通過(guò)通孔10設(shè)置在區(qū)域16上層的金屬線。
另一方面，在分開(kāi)的讀出放大器區(qū)13中設(shè)置構(gòu)成讀出放大器的P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12。與P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12的源極相連的電源線與電源線19b連接，該電源線19b是通過(guò)通孔10在存儲(chǔ)器單元17的上層設(shè)置的金屬線。
在這種布局中，在讀出放大器區(qū)13中僅設(shè)置一種類型的晶體管，即P-MOS晶體管。因此，與圖5所示的常規(guī)布局相比，能夠減小讀出放大器的尺寸。此外，由于在區(qū)域18中僅設(shè)置一種類型的晶體管，即N-MOS晶體管，所以在區(qū)域16中僅設(shè)置與晶體管的源極連接的地線。因此，與圖6所示的常規(guī)布局相比，能夠增加線的寬度。相應(yīng)地，能夠抑制布線電阻的影響。
下面，說(shuō)明本發(fā)明的第二實(shí)施例。
圖2是表示本發(fā)明第二實(shí)施例布局的示意圖。
與第一實(shí)施例相反，按照?qǐng)D2所示的第二實(shí)施例，在讀出放大器區(qū)13之間的開(kāi)口18中設(shè)置構(gòu)成讀出放大器的P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12，在分開(kāi)的放大器區(qū)域13中設(shè)置構(gòu)成讀出放大器的M-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路11。為了減小字線的電阻，把P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12的源極與金屬線19h連接，該金屬線19h作為在字線與低電阻金屬線連接的連接區(qū)上或在字線選擇電路的區(qū)域16上設(shè)置的電源線。
另一方面，把N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路11的源極與金屬線19a連接，該金屬線19a作為通過(guò)通孔10設(shè)置在存儲(chǔ)器單元17上的上層上的地線。
為了增強(qiáng)與P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12的源極連接的電源線，通過(guò)通孔10，使在存儲(chǔ)器單元17的上層上設(shè)置的金屬線19b和在其下層設(shè)置的金屬線14c相互連接。把在下層設(shè)置的金屬線14c通過(guò)接觸孔20與構(gòu)成讀出放大器的P-MOS晶體管的N型阱區(qū)(未示出)連接。此外，金屬線14c與激勵(lì)信號(hào)產(chǎn)生電路12的源極連接。
因此，在不需要在讀出放大器區(qū)13中設(shè)置新線的情況下，在陣列區(qū)能夠按網(wǎng)絡(luò)形狀設(shè)置與P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12的源極連接的電源線。因此，能夠改善充電電容。
換句話說(shuō)，相對(duì)于四個(gè)讀出放大器，在讀出放大器區(qū)中設(shè)置用于構(gòu)成讀出放大器的N-MOS晶體管和P-MOS晶體管中的任一個(gè)的激勵(lì)信號(hào)產(chǎn)生電路的情況下，同時(shí)相對(duì)于32個(gè)讀出放大器，在讀出放大器區(qū)之間的開(kāi)口中設(shè)置用于另一晶體管的激勵(lì)信號(hào)產(chǎn)生電路時(shí)，在讀出放大器區(qū)之間的開(kāi)口中設(shè)置的激勵(lì)信號(hào)產(chǎn)生電路應(yīng)該給32個(gè)讀出放大器充電和從32個(gè)讀出放大器放電。因此，除非與晶體管的源極連接的線的寬度大于設(shè)置在讀出放大器區(qū)的激勵(lì)信號(hào)產(chǎn)生電路中的該寬度，否則線的雜散電阻會(huì)對(duì)讀出放大器的工作產(chǎn)生不利影響。
因此，應(yīng)該改善在讀出放大器區(qū)之間的開(kāi)口中設(shè)置的與晶體管的源極連接的充電/放電電容。
目前大多數(shù)DRAM由P型半導(dǎo)體構(gòu)成，并且在N型阱中設(shè)置構(gòu)成讀出放大器的P-MOS晶體管。在這種情況下，為了把電壓施加在N型阱上，沿N型阱區(qū)設(shè)置有電源電壓的線。
按照本發(fā)明的第二實(shí)施例，用于N型阱的電源線被用于增強(qiáng)P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路的電源線。
圖3表示另一實(shí)例。
在圖3所示的實(shí)例中，在讀出放大器區(qū)13的下層設(shè)置金屬線15c。金屬線15c作為地線與在其上層設(shè)置的金屬線19a和晶體管11的源極連接。因此，在陣列區(qū)能夠以網(wǎng)絡(luò)狀設(shè)置地線。相應(yīng)地，能夠進(jìn)一步改善放電電容。在這種情況下，與第一實(shí)施例相同，能夠在讀出放大器區(qū)13之間的開(kāi)口18中，設(shè)置構(gòu)成讀出放大器的N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路12。但是，在增強(qiáng)地線時(shí)，會(huì)增加讀出放大器的尺寸。因此，為了確定是否應(yīng)該進(jìn)行這種增強(qiáng)，應(yīng)該比較例如增加尺寸的優(yōu)點(diǎn)和缺點(diǎn)。
作為本發(fā)明的第一效果，由于在讀出放大器區(qū)的分開(kāi)部分之間的區(qū)域中設(shè)置構(gòu)成讀出放大器的N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的一個(gè)，同時(shí)靠近構(gòu)成讀出放大器的MOS晶體管設(shè)置另一個(gè)激勵(lì)信號(hào)產(chǎn)生電路，所以能夠降低構(gòu)成讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的電源線和與晶體管源極連接的地線的電阻。因此，能夠改善讀出放大器激勵(lì)信號(hào)產(chǎn)生電路的充電/放電電容。
其原因如下為了降低字線的電阻，在引線與低電阻金屬線連接的連接區(qū)或在靠近字線選擇電路開(kāi)口區(qū)的開(kāi)口放大器區(qū)的分隔部分之間的區(qū)域中，設(shè)置構(gòu)成讀出放大器的N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的一個(gè)。因此，在開(kāi)口區(qū)必須僅設(shè)置電源線和地線中的一個(gè)。
作為第二效果，由于與構(gòu)成讀出放大器的P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路的源極連接的電源線與用于將電源電壓施加在上的電源線公用，其中在N型阱上設(shè)置構(gòu)成讀出放大器的P-MOS晶體管，所以在陣列區(qū)能夠以網(wǎng)絡(luò)狀設(shè)置電源線。
盡管已圖示并且參照其優(yōu)選實(shí)施例說(shuō)明了本發(fā)明，但應(yīng)該指出，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明的精神和范圍的情況下，在其形式和細(xì)節(jié)上，可以進(jìn)行上述變化和各種其它變化、省略和添加。
權(quán)利要求
1．一種半導(dǎo)體存儲(chǔ)器，包括帶有多個(gè)讀出放大器的讀出放大器區(qū)，各讀出放大器將從存儲(chǔ)器單元中的一個(gè)單元向數(shù)字位線讀出的信號(hào)進(jìn)行放大，所述各讀出放大器由N-MOS晶體管和P-MOS晶體管構(gòu)成，所述讀出放大器區(qū)被分成多個(gè)部分；N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，用于產(chǎn)生激勵(lì)N-MOS晶體管的信號(hào)；和P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，用于產(chǎn)生激勵(lì)P-MOS晶體管的信號(hào)；其中，在所述讀出放大器區(qū)的分隔部分之間的開(kāi)口中設(shè)置所述N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和所述P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的一個(gè)，和在靠近構(gòu)成讀出放大器的MOS晶體管的所述讀出放大器區(qū)中，設(shè)置所述N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路和所述P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路中的另一個(gè)。
2．如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，對(duì)應(yīng)于讀出放大器的預(yù)定數(shù)目與構(gòu)成讀出放大器的MOS晶體管相鄰地設(shè)置所述激勵(lì)信號(hào)產(chǎn)生電路。
3．如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，與字線平行地設(shè)置金屬線并按預(yù)定間隔連接字線。
4．如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器，其特征在于，對(duì)應(yīng)于讀出放大器的預(yù)定數(shù)目，設(shè)置與構(gòu)成讀出放大器的MOS晶體管相鄰的所述激勵(lì)信號(hào)產(chǎn)生電路。
5．如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，在所述讀出放大器區(qū)的分隔部分之間的所述區(qū)設(shè)置成與這樣一個(gè)區(qū)域相鄰，即該區(qū)中設(shè)置用于選擇和驅(qū)動(dòng)字線的電路。
6．如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器，其特征在于，對(duì)應(yīng)于讀出放大器的預(yù)定數(shù)目，設(shè)置與構(gòu)成讀出放大器的MOS晶體管相鄰的所述激勵(lì)信號(hào)產(chǎn)生電路。
7．如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，在所述讀出放大器區(qū)的分隔部分之間的區(qū)域中，設(shè)置所述N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，和在與構(gòu)成讀出放大器的MOS晶體管相鄰的所述讀出放大器區(qū)，設(shè)置所述P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路。
8．如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，在與構(gòu)成讀出放大器的MOS晶體管相鄰的所述讀出放大器區(qū)，設(shè)置所述N-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路，和在所述讀出放大器區(qū)的分隔部分之間的區(qū)域中，設(shè)置所述P-MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路。
全文摘要
披露了一種半導(dǎo)體存儲(chǔ)器,它包括:帶有多個(gè)讀出放大器的讀出放大器區(qū),各讀出放大器將從存儲(chǔ)器單元中的一個(gè)單元向數(shù)字位線讀出的信號(hào)進(jìn)行放大,所述各讀出放大器由N－MOS晶體管和P－MOS晶體管構(gòu)成,所述讀出放大器區(qū)被分成多個(gè)部分;N－MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路,用于產(chǎn)生激勵(lì)N－MOS晶體管的信號(hào);和P－MOS晶體管激勵(lì)信號(hào)產(chǎn)生電路。
文檔編號(hào)G11C7/18GK1216861SQ9812355
公開(kāi)日1999年5月19日 申請(qǐng)日期1998年10月29日 優(yōu)先權(quán)日1997年10月29日
發(fā)明者黑木孝一 申請(qǐng)人:日本電氣株式會(huì)社