專利名稱：優(yōu)先編碼器及優(yōu)先編碼方法
技術領域：
本發(fā)明涉及一種優(yōu)先編碼器，從包含將要對地址進行編碼的信號的多個輸入信號按照預先設定的優(yōu)先度依次輸出地址，特別是涉及進行從相聯(lián)存儲器的各存儲單元所輸出的一致信號的編碼的優(yōu)先編碼器。
通常的存儲器指定地址來進行數據的讀出/寫入，與此相對，在相聯(lián)存儲器(associative memory)即CAM(Content Addressable Memory)中，除了通常的RAM功能之外，還能輸入檢索數據，而輸出關于與其相同或者類似的數據的有無以及該數據屬于的字的其他數據和地址等信息。由于與檢索數據相一致的字不限于一個，因此，當多個字與檢索數據相一致的情況下，由通常的編碼器不能得到正確的編碼輸出。因此，在CAM中需要優(yōu)先編碼器，來對從存儲單元所輸出的一致信號(表示與檢索數據相一致的情況的信號)進行編碼，按照預定的優(yōu)先順序依次輸出地址信號。
作為現(xiàn)有的這種優(yōu)先編碼器，在日本專利公開公報特開平5-189979號中記載了該技術。圖6是表示該特開平5-189979號中記載的優(yōu)先編碼器的構成的方框圖。
在圖6中，現(xiàn)有的優(yōu)先編碼器分層地設置最后位的層、中位的層和最前位的層這3層。最后位的層由從與被輸入最前位的層(在圖6中上側是前位)的一致信號相對應的輸出依次輸出“1”的16個第一層優(yōu)先電路110～1115所構成，中位的層由與最后位的層相同的4個第二層優(yōu)先電路120～123所構成。最前位的層由與最后位的層和中間的層相同的一個第三層優(yōu)先電路13所構成。在第一層優(yōu)先電路110～1115的輸出、第二層優(yōu)先電路120～123的輸出和第三層優(yōu)先電路13的輸出上連接從各自的輸出信號輸出編碼結果(2位)的地址編碼器14。
其中，第一層優(yōu)先電路110～113的輸出信號OR分別輸入第二層優(yōu)先電路120，同樣，第一層優(yōu)先電路114～117的輸出信號OR分別輸入第二層優(yōu)先電路121，第一層優(yōu)先電路118～1111的輸出信號OR分別輸入第二層優(yōu)先電路122，第一層優(yōu)先電路1112～1115的輸出信號OR分別輸入第二層優(yōu)先電路123，第二層優(yōu)先電路120～123的輸出信號OR分別輸入第三層優(yōu)先電路13。輸出信號OR是4個輸入信號的邏輯和輸出，當輸入信號中的任一個成為一致信號“1”時，輸出“1”。
接著，第二層優(yōu)先電路120的輸出信號被依次(按照從前位到后位的順序)反饋到第一層優(yōu)先電路110～113的各個啟動輸入端子EN上，同樣，第二層優(yōu)先電路121的輸出信號被依次反饋到第一層優(yōu)先電路114～117的各個啟動輸入端子EN上，第二層優(yōu)先電路122的輸出信號被依次反饋到第一層優(yōu)先電路118～1111的各個啟動輸入端子EN上，第二層優(yōu)先電路123的輸出信號被依次反饋到第一層優(yōu)先電路1112～1115的各個啟動輸入端子EN上。第三層優(yōu)先電路13的輸出信號被依次反饋到第一層優(yōu)先電路120～123的各個啟動輸入端子EN上。
第一層優(yōu)先電路110～1115、第二層優(yōu)先電路120～123和第三層優(yōu)先電路13分別由相同的電路構成。由于在最后位的層中設有16個四輸入的第一層優(yōu)先電路，因此，圖6所示的優(yōu)先編碼器是輸出64個輸入信號的編碼結果的電路。因此，編碼結果以6位(A0～5)輸出。
另一方面，地址編碼器14由按照第一層優(yōu)先電路110～1115、第二層優(yōu)先電路120～123和第三層優(yōu)先電路13的各個輸出信號被ON/OFF的多個MOSFET 15所構成，在每個優(yōu)先電路中設置4個MOSFET 15。地址編碼器14從第一層優(yōu)先電路110～1115的輸出信號來決定地址的后2位(A0、A1)，從第二層優(yōu)先電路120～123的輸出信號來決定地址中間2位(A2、A3)，從第三層優(yōu)先電路13的輸出信號來決定地址前2位(A4、A5)。
在這樣的構成中，地址編碼器14由按照第一層優(yōu)先電路110～1115、第二層優(yōu)先電路120～123和第三層優(yōu)先電路13分別動作，以便于僅在與被輸入最上側的輸入端子的一致信號“1”相對應的輸出端子上輸出“1”。
把第三層優(yōu)先電路13的輸出信號和第二層優(yōu)先電路120～123的輸出信號在處于各自支配下的后位的層的優(yōu)先電路中反饋給啟動輸入端子EN，由此，在輸入信號中沒有一致信號(全部為“0”)的第一層優(yōu)先電路110～1115的輸出信號和把其輸出信號作為輸入的第二層優(yōu)先電路120～123的輸出信號全被無效化，即使在存在多個一致信號的情況下，從優(yōu)先度最高的一致信號的編碼結果(地址)依次輸出給A5～A0端子。
在近年來的CAM中，存在其存儲容量增大而優(yōu)先存儲器的輸入數增加的傾向。
在上述這樣的現(xiàn)有優(yōu)先編碼器中通過把優(yōu)先電路分層化來謀求高速化，但是，由于把處于前位的層的優(yōu)先電路的輸出信號反饋給處于后位的層的優(yōu)先電路的啟動輸入端子EN，則在優(yōu)先編碼器的輸入數變得非常多的近年來的大容量CAM中，存在需要花費輸出編碼結果之前的時間(延遲時間)的問題。
本發(fā)明的目的就是為了解決上述這樣的現(xiàn)有技術存在的問題，而提供一種適合于大容量CAM的高速工作的優(yōu)先編碼器。
為了實現(xiàn)上述目的，本發(fā)明的優(yōu)先編碼器，從包含將要對地址進行編碼的信號的多個輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址，其特征在于，包括多個第一編碼電路，分別輸出第一編碼信號和除該預定數之外表示是否存在將要對上述地址進行編碼的信號的第一啟動信號，該第一編碼信號把上述多個輸入信號按預定數進行分割，把該預定數的輸入信號分別作為輸入信號，而作為與該預定數相對應的位數的編碼結果；多個多路復用器，用于在上述第一編碼信號中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果；第二編碼電路，輸出把上述第一啟動信號作為輸入而作為與該輸入數相對應的位數的編碼結果的第二編碼信號和除該輸入之外表示是否存在將要對該地址進行編碼的信號的第二啟動信號。
此時，上述多路復用器，把上述第一啟動信號的供給方的第一編碼信號作為第一輸出信號、優(yōu)先度低于該第一輸出信號的第一編碼信號作為第二輸出信號分別作為輸入；在存在將要對上述地址進行編碼的信號的情況下，從該第一啟動信號輸出上述第一輸出信號，在不存在將要對上述地址進行編碼的信號的情況下，輸出上述第二輸出信號。
并且，可以包括多個上述優(yōu)先編碼器，在該優(yōu)先編碼器的輸出上分層地設有至少一段擴展電路，該擴展電路具有至少一個擴展用編碼電路，輸出把來自前段的啟動信號作為輸入并作為與該輸入數相對應的位數的編碼結果的第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號；多個擴展用多路復用器，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
可以包括多個上述優(yōu)先編碼器，在該優(yōu)先編碼器的輸出上分層地設有至少一段擴展電路，用于從多個輸入該優(yōu)先編碼器的全部輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址；
當使第一編碼電路和第二編碼電路的輸入信號數為m，使上述擴展電路的段數為n，使k為0至n-1的整數時，在第n-k段的上述擴展電路中，具有mk個擴展用編碼電路，輸出第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號，該第三編碼信號是輸入信號數為m，把來自前段的啟動信號作為輸入，與該輸入數相對應的位數的編碼結果；至少(n+1)(m-1)個擴展用多路復用器，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
此時，上述第一編碼電路、上述第二編碼電路和上述擴展用編碼電路從4個輸入信號輸出2位的編碼結果，上述多路復用器和擴展用多路復用器輸出兩個2位的編碼結果中的任一方。
另一方面，本發(fā)明的優(yōu)先編碼方法，從包含將要對地址進行編碼的信號的多個輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址，其特征在于，包括第一步驟，分別輸出第一編碼信號和除該預定數之外表示是否存在將要對上述地址進行編碼的信號的第一啟動信號，該第一編碼信號把上述多個輸入信號按預定數進行分割，把該預定數的輸入信號分別作為輸入信號，而作為與該預定數相對應的位數的編碼結果；第二步驟，在上述第一編碼信號中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果；第三步驟，輸出把上述第一啟動信號作為輸入而作為與該輸入數相對應的位數的編碼結果的第二編碼信號和除該輸入之外表示是否存在將要對該地址進行編碼的信號的第二啟動信號。
此時，上述第二步驟，把上述第一啟動信號的供給方的第一編碼信號作為第一輸出信號、優(yōu)先度低于該第一輸出信號的編碼信號作為第二輸出信號分別作為輸入；在存在將要對上述地址進行編碼的信號的情況下，從該第一啟動信號輸出上述第一輸出信號，在不存在將要對上述地址進行編碼的信號的情況下，輸出上述第二輸出信號。
本發(fā)明的優(yōu)先編碼方法，對于由上述優(yōu)先編碼方法所輸出的多個信號，分層地處理至少一段擴展步驟，該擴展步驟具有至少一個第一擴展步驟，輸出把來自前段的啟動信號作為輸入并作為與該輸入數相對應的位數的編碼結果的第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號；多個第二擴展步驟，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
本發(fā)明的優(yōu)先編碼方法，對于由上述優(yōu)先編碼方法所輸出的多個信號，按照預先設定的優(yōu)先度依次輸出上述地址，分層地處理至少一段擴展步驟，當使第一步驟和第二步驟的輸入信號數為m，使上述擴展步驟的段數為n，使k為0至n-1的整數時，第n-k段的上述擴展步驟具有并行處理的mk的第一擴展步驟，輸出第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號，該第三編碼信號是輸入信號數為m，把來自前段的啟動信號作為輸入，與該輸入數相對應的位數的編碼結果；并行處理的至少(n+1)(m-1)的第二擴展步驟，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
此時，在上述第一步驟、上述步驟和上述第一擴展步驟中，從4個輸入信號輸出2位的編碼結果，在上述第二步驟和上述第二擴展步驟中，輸出兩個2位的編碼結果中的任一方。
上述這樣構成的優(yōu)先編碼器分層地設置形成輸出輸入信號的編碼結果的多個編碼電路和用于僅輸出優(yōu)先度高的編碼結果的多個多路復用器，由此，能夠與輸入信號數的對數值成比例地減少信號傳輸的段數。
本發(fā)明的這些和其他的目的、優(yōu)點及特征將通過結合附圖對本發(fā)明的實施例的描述而得到進一步說明。在這些附圖中

圖1表示本發(fā)明的優(yōu)先編碼器的一個實施例構成的方框圖；圖2表示本發(fā)明的優(yōu)先編碼器的構成的圖，是表示能夠對應于多輸入的優(yōu)先編碼器的一個實施例的方框圖；圖3表示在本發(fā)明的優(yōu)先編碼器中使用的編碼電路的一個實施例的構成電路圖；圖4表示在本發(fā)明的優(yōu)先編碼器中使用的多路復用器的一個實施例的構成電路圖；圖5表示在本發(fā)明的優(yōu)先編碼器中使用的編碼電路的另一個實施例的構成電路圖；圖6表示在本發(fā)明的優(yōu)先編碼器中使用的多路復用器的另一個實施例的構成電路圖；圖7表示現(xiàn)有的優(yōu)先編碼器的構成的方框圖。
下面參照附圖來對本發(fā)明進行說明。
圖1是表示本發(fā)明的優(yōu)先編碼器的一個實施例構成的方框圖。圖1所示的的優(yōu)先編碼器表示從16個輸入信號輸出4位編碼結果的電路的構成例子。
在圖1中，優(yōu)先編碼器分層地設置最后位的層、中間位的層和最前位的層這3層。最后位的層分別由輸出4個輸入信號的編碼結果(2位)和作為邏輯和輸出的啟動信號EN的4個第一層編碼電路10～13所構成。中間位的層由按照從第一層編碼電路10～13所輸出的啟動信號EN而輸入到輸入端子A0、A1或者輸入端子B0、B1任一方的信號的3個第二層多路復用器20～22所構成。而且，最前位的層由輸出與最后位的層相同的4個輸入信號的編碼結果(2位)和作為邏輯和輸出的啟動信號EN的1個第三層編碼電路3所構成。第一層編碼電路10～13和第三層編碼電路3分別是相同電路。
第一層編碼電路10～13和第三層編碼電路3，在4個輸入端子D、C、B、A中，對應于一致信號所輸入的輸入端子，向Y0、Y1輸出2位的編碼結果，在輸入端子D、C、B、A任一個為“0”的情況下，輸出“0”作為啟動信號EN。在圖1所示的優(yōu)先編碼器中，在與第一層編碼電路10～13相對應的輸入信號ML0～MLF中，優(yōu)先度最高的輸入信號是ML0。優(yōu)先度的順序并不一定是ML0是最高的，MLF也可以是最高的。
第二層編碼電路20～22當在控制端子C上輸入“1”時分別從輸出端子Y0、Y1輸出被輸入到輸入端子A0、A1上信號，當在控制端子C上輸入“0”時，從輸出端子Y0、Y1輸出被輸入到輸入端子B0、B1上信號。其中，提供啟動信號EN的第一層優(yōu)先電路的輸出信號被輸入到輸入端子A0、A1上，處于其后位的第一層優(yōu)先電路的輸出信號被輸入到輸入端子B0、B1上(存在通過第二層多路復用器的情況和不通過的情況)。
在這樣的構成中，第一層編碼電路10～13，當在輸入端子D、C、B、A任一個上輸入了一致信號“1”時，輸出“1”作為啟動信號EN，當輸入端子D、C、B、A全都輸入“0”時，輸出“0”作為啟動信號EN。
第二層編碼電路20～22當在控制端子C上輸入“1”時，從輸出端子Y0、Y1輸出該啟動信號EN的供給方的第一層優(yōu)先電路的輸出。當在控制端子C上輸入“0”時，從輸出端子Y0、Y1原封不動地輸出處于其后位的第二層多路復用器的輸出信號或者第一層優(yōu)先電路的輸出信號。
因此，從處于最前位的第二層編碼電路22輸出從第一層編碼電路10～13所輸出的編碼結果中的優(yōu)先度最高的編碼結果(地址的后2位)。
從第三層編碼電路3輸出第一層編碼電路10～13的各啟動信號EN的編碼結果(地址的后2位)。
下面參照圖2來對能夠輸出更多輸入信號的編碼結果的優(yōu)先編碼器的構成進行說明。
圖2是表示本發(fā)明的優(yōu)先編碼器的構成的圖，是表示能夠適應與多輸入的優(yōu)先編碼器的一個實施例的方框圖。圖2表示進行64個輸入信號的編碼的優(yōu)先編碼器的構成。
在圖2中，當使輸入信號的數量為64個時，準備4個圖1所示的優(yōu)先編碼器。在每個圖1所示的優(yōu)先編碼器中分別設置2個用于輸出地址的前兩位的擴展編碼電路(未圖示)和用于輸出地址的其余位的擴展用多路復用器，由此來進行分層化。編碼結果增加2位而以6位輸出。
當具體說明此時的構成時，在每個圖1所示的優(yōu)先編碼器中分別設置兩個擴展用多路復用器41、42，連接第二層多路復用器22的輸出端子和擴展用多路復用器的輸入端子A0、A1，連接第三層編碼電路3的輸出端子和擴展用多路復用器42的輸入端子A0、A1。擴展用多路復用器41的輸入端子B0、B1與處于其后位側的擴展用多路復用器41的輸出端子Y0、Y1相連接。因此，在各個擴展用多路復用器41的輸入端子B0、B1上分別輸入來自前段(后位側)的信號IA0、IA1，從輸出端子Y0、Y1輸出與下段(前位側)相對應的信號OA0、OA1。
同樣，在擴展用多路復用器42的輸入端子B0、B1上分別輸入來自前段(后位側)的信號IA2、IA3，從輸出端子Y0、Y1輸出與下段(前位側)相對應的信號OA2、OA3。
接著，把各優(yōu)先編碼器的第三層編碼電路3的啟動信號EN分別輸入與第一編碼電路同樣構成的未圖示的擴展編碼電路中。
此時，從處于最前位的擴展用多路復用器41輸出地址的最后2位，從處于最前位的擴展用多路復用器42輸出地址的中間2位，從未圖示的擴展編碼電路輸出地址的最前2位。
在構成能夠對更多的輸入信號進行編碼的優(yōu)先編碼器的情況下，配合輸入信號數而準備多個圖1所示的優(yōu)先編碼器，相對應地分層地設置由至少一個擴展編碼電路(未圖示)和多個擴展用多路復用器組成的多個擴展電路。
此時，第n-k段的上述擴展電路具有mk個擴展用編碼電路和至少(n+1)(m-1)個擴展用多路復用器。其中，m為第一編碼電路和第二編碼電路的輸入信號數，n為上述擴展電路的段數，k為0至n-1的整數。
因此，優(yōu)先編碼器可以僅由邏輯門構成。此時，當使邏輯門每一段的延遲時間為a時，優(yōu)先編碼器的總延遲時間Tpd’在最差的情況下為a×w(w字數)。
另一方面，在由圖1所示的編碼電路和多路復用器進行了分層化的優(yōu)先編碼器的情況下，每一層的延遲時間增加為a的n倍(n每一層的邏輯門的段數)。因此，由于傳輸的段數為從w到log4(w)，則總延遲時間Tpd最大為a×n×log4(w)。
即使在僅由邏輯門構成優(yōu)先編碼器的情況下，如果使用多個輸入的邏輯門來構成優(yōu)先編碼器，把邏輯門的段數減到w以下。但是，由于邏輯門的輸入數是有極限的，則特別是在對多個輸入信號進行編碼的情況下，不可能把邏輯門的段數從分層化的優(yōu)先編碼器減少。
因此，在存在字數增加傾向的近年來的大容量CAM中，如果使用本發(fā)明的優(yōu)先編碼器，就能大幅度降低其延遲時間。
本發(fā)明的優(yōu)先編碼器僅在從后位的層到前位的層的一個方向上傳輸信號，如現(xiàn)有例子那樣，由于前位的層的輸出信號不會向后位的層反饋，則編碼結果以更高速輸出。
下面參照圖3～圖6來說明作為圖2所示的優(yōu)先編碼器的構成要素的第一層編碼電路、第三層編碼電路、第二層多路復用器和擴展用多路復用器的具體構成。由于第一層編碼電路與第三層編碼電路具有相同的構成，則下面總稱為編碼電路。由于第二層多路復用器和擴展用多路復用器具有相同的構成，則下面總稱為多路復用器。
圖3是表示在本發(fā)明的優(yōu)先編碼器中使用的編碼電路的一個實施例的構成的電路圖，圖4是表示在本發(fā)明的優(yōu)先編碼器中使用的多路復用器的一個實施例的構成的電路圖。圖5是表示在本發(fā)明的優(yōu)先編碼器中使用的編碼電路的另一個實施例的構成的電路圖，圖6是表示在本發(fā)明的優(yōu)先編碼器中使用的多路復用器的另一個實施例的構成的電路圖。
圖3所示的編碼電路和圖4所示的多路復用器分別是組合邏輯門而構成電路，是按照從表示各自的動作的真值表而得到的邏輯動作來組合反向和NAND門等的電路。
另一方面，圖5所示的優(yōu)先電路和圖6所示的多路復用器分別是把有MOSFET組成的開關和邏輯門進行組合而構成的電路，與圖3或圖4所示的電路相比，能夠減少邏輯門的數量。因此，能夠進一步降低優(yōu)先編碼器的延遲時間。
由于本發(fā)明按上述那樣構成，而具有以下的效果在輸入信號數變多的情況下，能夠大幅度降低編碼所需要的延遲時間。
信號僅在從后位的層到前位的層的一個方向來進行傳輸，如現(xiàn)有例子那樣，由于前位的層的輸出信號不會向后位的層進行反饋，則編碼結果以更高速被輸出。
權利要求
1．一種優(yōu)先編碼器，從包含將要對地址進行編碼的信號的多個輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址，其特征在于，包括多個第一編碼電路，分別輸出第一編碼信號和除該預定數之外表示是否存在將要對上述地址進行編碼的信號的第一啟動信號，該第一編碼信號把上述多個輸入信號按預定數進行分割，把該預定數的輸入信號分別作為輸入信號，而作為與該預定數相對應的位數的編碼結果；多個多路復用器，用于在上述第一編碼信號中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果；第二編碼電路，輸出把上述第一啟動信號作為輸入而作為與該輸入數相對應的位數的編碼結果的第二編碼信號和除該輸入之外表示是否存在將要對該地址進行編碼的信號的第二啟動信號。
2．根據權利要求1所述的優(yōu)先編碼器，其特征在于，上述多路復用器，把上述第一啟動信號的供給方的第一編碼信號作為第一輸出信號、把優(yōu)先度低于該第一輸出信號的第一編碼信號作為第二輸出信號分別輸入；在存在將要對上述地址進行編碼的信號的情況下，從該第一啟動信號輸出上述第一輸出信號，在不存在將要對上述地址進行編碼的信號的情況下，輸出上述第二輸出信號。
3．一種優(yōu)先編碼器，包括多個權利要求1或2所述的優(yōu)先編碼器，在該優(yōu)先編碼器的輸出上分層地設有至少一段擴展電路，該擴展電路具有至少一個擴展用編碼電路，輸出把來自前段的啟動信號作為輸入并作為與該輸入數相對應的位數的編碼結果的第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號；多個擴展用多路復用器，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
4．一種優(yōu)先編碼器，包括多個權利要求1或2所述的優(yōu)先編碼器，在該優(yōu)先編碼器的輸出上分層地設有至少一段擴展電路，用于從多個輸入到該優(yōu)先編碼器中的全部輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址；當使第一編碼電路和第二編碼電路的輸入信號數為m，使上述擴展電路的段數為n，使k為0至n-1的整數時，在第n-k段的上述擴展電路中，具有mk個擴展用編碼電路，輸出第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號，該第三編碼信號是輸入信號數為m，把來自前段的啟動信號作為輸入，與該輸入數相對應的位數的編碼結果；至少(n+1)(m-1)個擴展用多路復用器，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
5．根據權利要求4所述的優(yōu)先編碼器，其特征在于，上述第一編碼電路、上述第二編碼電路和上述擴展用編碼電路從4個輸入信號輸出2位的編碼結果，上述多路復用器和擴展用多路復用器輸出兩個2位的編碼結果中的任一方。
6．一種優(yōu)先編碼方法，從包含將要對地址進行編碼的信號的多個輸入信號中按照預先設定的優(yōu)先度依次輸出上述地址，其特征在于，包括第一步驟，分別輸出第一編碼信號和除該預定數之外表示是否存在將要對上述地址進行編碼的信號的第一啟動信號，該第一編碼信號把上述多個輸入信號按預定數進行分割，把該預定數的輸入信號分別作為輸入信號，而作為與該預定數相對應的位數的編碼結果；第二步驟，在上述第一編碼信號中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果；第三步驟，輸出把上述第一啟動信號作為輸入而作為與該輸入數相對應的位數的編碼結果的第二編碼信號和除該輸入之外表示是否存在將要對該地址進行編碼的信號的第二啟動信號。
7．根據權利要求6所述的優(yōu)先編碼方法，其特征在于，上述第二步驟，把上述第一啟動信號的供給方的第一編碼信號作為第一輸出信號、把優(yōu)先度低于該第一輸出信號的編碼信號作為第二輸出信號分別進行輸入；在存在將要對上述地址進行編碼的信號的情況下，從該第一啟動信號輸出上述第一輸出信號，在不存在將要對上述地址進行編碼的信號的情況下，輸出上述第二輸出信號。
8．根據權利要求6或7所述的優(yōu)先編碼方法，進一步包括步驟對所輸出的多個信號，分層地處理至少一段擴展步驟，該擴展步驟具有至少一個第一擴展步驟，輸出把來自前段的啟動信號作為輸入并作為與該輸入數相對應的位數的編碼結果的第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號；多個第二擴展步驟，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
9．根據權利要求6或7所述的優(yōu)先編碼方法，進一步包括步驟對所輸出的多個信號，按照預先設定的優(yōu)先度依次輸出上述地址，分層地處理至少一段擴展步驟，當使第一步驟和第二步驟的輸入信號數為m，使上述擴展步驟的段數為n，使k為0至n-1的整數時，第n-k段的上述擴展步驟具有并行處理的mk第一擴展步驟，輸出第三編碼信號和除該輸入外表示是否存在將要對上述地址進行編碼的信號的第三啟動信號，該第三編碼信號是輸入信號數為m，把來自前段的啟動信號作為輸入，與該輸入數相對應的位數的編碼結果；并行處理的至少(n+1)(m-1)的第二擴展步驟，用于在前段的編碼結果中僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果。
10．根據權利要求9所述的優(yōu)先編碼方法，其特征在于，在上述第一步驟、上述步驟和上述第一擴展步驟中，從4個輸入信號輸出2位的編碼結果，在上述第二步驟和上述第二擴展步驟中，輸出兩個2位的編碼結果中的任一方。
全文摘要
本發(fā)明的優(yōu)先編碼器,從含將要對地址編碼的信號的多個輸入信號中按預定優(yōu)先度依次輸出上述地址,包括:多個第一編碼電路,分別輸出第一編碼信號和除該預定數之外表示是否存在將要對上述地址進行編碼的信號的第一啟動信號;多個多路復用器,用于僅輸出優(yōu)先度最高的將要對上述地址進行編碼的信號的編碼結果;第二編碼電路,輸出把上述第一啟動信號作為輸入而作為與該輸入數相對應的位數的編碼結果的第二編碼信號和除該輸入之外表示是否存在將要對該地址進行編碼的信號的第二啟動信號。
文檔編號G11C15/04GK1220463SQ9812522
公開日1999年6月23日 申請日期1998年12月16日 優(yōu)先權日1997年12月16日
發(fā)明者新藤猛 申請人:日本電氣株式會社