專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)半導(dǎo)體存儲(chǔ)器件(SRAM)，特別涉及為降低電源電壓目的的用于該存儲(chǔ)器件的升壓電路，。
近年來，隨著對(duì)半導(dǎo)體器件的便攜設(shè)備使用的增加，已經(jīng)在小型化和節(jié)能方面做了各種改進(jìn)。
因此，升壓電路已經(jīng)被用于半導(dǎo)體器件中，以使得能夠進(jìn)行電池供電的操作。
在日本專利特開平3-273594中公開一種用于具有升壓電路的半導(dǎo)體器件的技術(shù)，該升壓電路通過把該半導(dǎo)體器件內(nèi)的電壓升高到高于外部提供的電源電壓使得能夠進(jìn)行低壓操作。
公開于日本專利特開平3-273594中的技術(shù)針對(duì)動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器件(DRAM)，并且在該技術(shù)中，如圖7中所述的將在下文中描述的，該半導(dǎo)體存儲(chǔ)器具有利用電荷泵的升壓電路，以增強(qiáng)低壓數(shù)據(jù)放大和存儲(chǔ)單元寫入等功能。
在日本專利特開平4-212788中公開一種利用圖7中所示在四晶體管靜態(tài)半導(dǎo)體存儲(chǔ)器件(SRAM)中的升壓電路的技術(shù)，其中采用一個(gè)能夠低壓讀寫的SRAM，并保持高的集成度，其中只有在把數(shù)據(jù)寫入存儲(chǔ)單元時(shí)，字線電壓梯階式增加。
另外，在日本專利特開平5-120882中公開一種利用小電源具有能夠在等待時(shí)間中升高電壓的TFT存儲(chǔ)單元的SRAM。
需要在工作于低電壓下的SRAM中利用升壓電路升高字線電壓的原因如下。


圖11中示出一個(gè)采用四個(gè)晶體管Qa、Qb、Qc、和Qd的四晶體管存儲(chǔ)單元17與一個(gè)采用三個(gè)晶體管Qe、Qf、和Qg的預(yù)充電電路16組合成的電路。
在圖11中，參考標(biāo)記WL1表示一字線、作為存儲(chǔ)單元傳輸門的n型晶體管Qa和Qc、以及作為存儲(chǔ)單元驅(qū)動(dòng)器的n型晶體管Qb和Qd。電阻元件R1和R2為負(fù)載電阻，D和DB為位線，并且兩晶體管Qe和Qf為預(yù)充電晶體管。
圖12和圖13將被用于描述當(dāng)數(shù)據(jù)被寫入如圖11中所示的存儲(chǔ)單元中時(shí)具有或不具有升壓電勢(shì)之間的區(qū)別。
圖12(a)示出的執(zhí)行數(shù)據(jù)寫入操作而不在字線上具有提升電壓的情況，并且圖13(a)中示出執(zhí)行數(shù)據(jù)寫入操作而在字線上具有提升電壓的情況。圖12(b)和圖13(b)示出在圖12(a)和圖13(a)所示的條件下執(zhí)行數(shù)據(jù)寫入之后，接著數(shù)據(jù)寫入操作已經(jīng)完成之后分別執(zhí)行數(shù)據(jù)讀出操作，而不加入中間的等待時(shí)間的情況。
在圖中，該寫入操作以前的數(shù)據(jù)中，節(jié)點(diǎn)V2處于電源電壓VCC，并且在節(jié)點(diǎn)V1處的電壓為地電壓，并且位線D和DB被提供來預(yù)充電晶體管Qe和Qf的電壓，使得它們的電壓都處于VCC電平。
首先，描述在數(shù)據(jù)被寫入以使得在存儲(chǔ)單元17的節(jié)點(diǎn)V1和V2上的電勢(shì)反轉(zhuǎn)的情況。
在這種情況下，在作為存儲(chǔ)單元17的選擇線的字線WL1上的電平被變?yōu)楦唠娖?，并且在位線DB上的電平變?yōu)榈碗娖?，使得?shù)據(jù)被寫入存儲(chǔ)單元17中。
當(dāng)完成這些操作后，節(jié)點(diǎn)V2處于地電平，位線DB也處于地電平，由于單元傳輸門的閾值電壓，節(jié)點(diǎn)V2不能被升壓到電源電壓VCC，并且只通過經(jīng)負(fù)載電阻R1提供的電流，使得節(jié)點(diǎn)V2接近于電源電壓VCC。
然后，當(dāng)數(shù)據(jù)被從存儲(chǔ)單元17中讀出時(shí)，預(yù)充電電路16的晶體管Qe、Qf和Qg被同時(shí)導(dǎo)通，以使另一個(gè)存儲(chǔ)單元17的數(shù)據(jù)復(fù)位，這樣在位線D和DB上的電勢(shì)被預(yù)充電并升高到電源電壓VCC。
接著，當(dāng)在數(shù)據(jù)寫入之后，被寫入存儲(chǔ)單元中的數(shù)據(jù)將被立即讀出，如圖12(b)中所示，與數(shù)據(jù)寫入的情況類似，在字線WL1上的電平被充電到高電平，但是因?yàn)闆]有使節(jié)點(diǎn)V1升高到電源電壓VCC而完成數(shù)據(jù)讀出操作，因此在作為存儲(chǔ)單元驅(qū)動(dòng)器的晶體管Qd的柵源電壓為低電平時(shí)寫入的數(shù)據(jù)被讀出。
因此，與晶體管Qd的柵極電壓處于電源電壓VCC的情況相比電流容量下降，并且從位線DB的傳輸門Qc流出的電荷使在節(jié)點(diǎn)V2處的電勢(shì)升高。
根據(jù)該電勢(shì)的升高，在節(jié)點(diǎn)V1處的電勢(shì)下降，使得節(jié)點(diǎn)V1和V2之間的電勢(shì)差非常小。這有害于在低電壓下在存儲(chǔ)單元中保持?jǐn)?shù)據(jù)的能力。
為了解決上述問題，如圖13(a)中所示，在字線上的電平被升高到提升電壓VBB，從而使其升高到傳輸門Qa的閾值電壓之上，結(jié)果是在寫入時(shí)，在節(jié)點(diǎn)V1上的電平被升高到電源電壓VCC。
之后，如圖13(a)中所示，即使數(shù)據(jù)被在寫入之后立即讀出，由于節(jié)點(diǎn)V1和V2之間較大的電勢(shì)差，即使在低電壓下，單元數(shù)據(jù)不被破壞。
升壓電路的結(jié)構(gòu)利用在電容器上的電荷，電容被充電以產(chǎn)生大于外部提供的電源電壓的電壓，升高的電勢(shì)Va是外部電源電壓VCC的一個(gè)函數(shù)，如下式所示Va=(Ca/(Cx+Ca))×VCC+VCC…(方程1)在上式中，Ca是在升壓電路內(nèi)的自舉電容，并且Cx是被升高到提升電壓的負(fù)載電容。
從方程1中可看出，為了使提升電壓變高，需要使自舉電容Ca大于負(fù)載電容Cx。但是，為了使芯片尺寸變小并減小成本，難以使自舉電容Ca做得較大。
因此，上文所述的三種現(xiàn)有技術(shù)的例子利用環(huán)形振蕩器以及電壓梯階式上升的結(jié)構(gòu)。
如圖7中所示的升壓電路由“與非”門電路B1和反相器B2-B6構(gòu)成的環(huán)形振蕩器以及晶體管QB1、QB2和充電放大電容CB1構(gòu)成的電荷泵電路2所組成。下面利用圖10描述圖7中所示的升壓電路的操作。
在圖7中所示升壓電路中，在寫入啟動(dòng)信號(hào)WCE變?yōu)楦唠娖胶?，環(huán)形振蕩器1開始操作，來自環(huán)形振蕩器1的輸出信號(hào)ROC按照由“與非”門電路B1和反相器B2-B5的延遲所建立的振蕩周期進(jìn)行振蕩。
在振蕩以前，作為電荷泵電路2的電容CB1的一個(gè)電極側(cè)的節(jié)點(diǎn)Vb穩(wěn)定在由晶體管QB1的閾值電壓所建立的一電勢(shì)處。當(dāng)振蕩信號(hào)ROC輸入時(shí)，節(jié)點(diǎn)Vb升高與電源電壓VCC相同的電勢(shì)差。
通過上述操作，晶體管QB2變?yōu)閷?dǎo)通狀態(tài)，來自升壓電路的輸出電壓Va也升高。
但是，如方程1所示，如果在來自升壓電路的輸出電壓上的輸出負(fù)載較大，該電壓不可能立即升高到提升電壓VBB，電壓Va被多個(gè)振蕩信號(hào)ROC所升高，使得它到達(dá)提升電壓VBB。
上述操作所需的振蕩周期可以通過應(yīng)用方程1來確定。例如，對(duì)于自舉電容Ca為50pF，負(fù)載電容Cx為100pF，如果電源電壓VCC為2V，并且晶體管QB1和QB2的閾值電壓為0.5V，則所需的提升電壓VBB為2.8V。
首先，在第一升壓操作中升高的電壓如下Va=(50/(100+50))×2+(2-0.5)=2.17V… (方程2)接著，在第二升壓操作中升高的電壓如下Va=(50/(100+50))×2+2.17=2.83V … (方程3)這樣如圖10中所示所需提升電壓VBB通過兩次升壓操作而獲得。
一般來說環(huán)形振蕩器由奇數(shù)個(gè)反相器所形成，并且該環(huán)形振蕩器的操作速度越低則所產(chǎn)生的電壓也越低。
因此，環(huán)形振蕩器的周期變大，使得當(dāng)電壓被降低時(shí)，使電壓升高到所需提升電壓的時(shí)間被延遲，產(chǎn)且該延遲表示寫入數(shù)據(jù)的速度變慢。
由于上述現(xiàn)象，如圖8中所示，在日本專利特開平5-325578中公開一種用于在該電壓變低時(shí)增加環(huán)形振蕩器的周期的技術(shù)，作為解決寫入速率變慢問題的方法。
在圖8中所示的技術(shù)中，采用不依賴于電源電壓的固定電壓電勢(shì)Vref，抑制型n溝道晶體管T1-T5柵極電勢(shì)與外部電源電壓VCC成反比(即，當(dāng)外部電源電壓VCC變低時(shí)，晶體管T1-T5的柵極電勢(shì)變高)，并且利用晶體管T1-T5的導(dǎo)通電阻隨著電源電壓下降而下降的事實(shí)，這樣環(huán)形振蕩器的周期被縮短，電壓變得更低。
具有與其源輸入相同的固定電壓電勢(shì)Vref的p溝道晶體管QC2具有不取決于電源電壓電流容量。
但是，具有電源電壓輸入到其柵極的n溝道晶體管QC1隨著電源電壓的下降其電流容量下降，結(jié)果節(jié)點(diǎn)C1的電壓隨著電源電壓下降而上升。
由于上述原因，晶體管T1-T5的導(dǎo)通電阻被制得較小，以加速環(huán)形振蕩器的周期。
圖9(a)和9(b)示出公開于日本專利特開平5-325578的升壓電路，其升壓方法基本與上文所述相同。
在圖9中，連接到R1和R2輸入端的電容CD1和CD2是升壓電容，它們對(duì)應(yīng)于圖7中所示的電容CD1，在圖9中的晶體管QD3和QD4用于保持初始電勢(shì)，它們對(duì)應(yīng)于圖7中所示的晶體管QB1，在圖9中的晶體管QD1和QD2是提升電壓輸出門，它們對(duì)應(yīng)于圖7中所示的晶體管QB2。
圖9中所示的升壓電路的一個(gè)特點(diǎn)是通過在一個(gè)周期中利用電容CD1和CD2的兩個(gè)升壓操作用隔離電容CD3和CD4升高升壓輸出門的電勢(shì)。
在圖7和圖9的情況中，在SRAM中，不可能將用于升高電壓的電容器的尺寸做得較大，因此需要采用多個(gè)升壓步驟。
當(dāng)通常的低壓操作使得SRAM能夠用電池供電操作，限制交流電在環(huán)形振蕩器中流動(dòng)是獲得較長(zhǎng)電池工作時(shí)間的一個(gè)條件。
在上述現(xiàn)有技術(shù)中，操作越快電壓越低的方法對(duì)SRAM的高速低電壓操作有效。
在較低電壓下重復(fù)進(jìn)行數(shù)據(jù)寫入操作的情況，但是，能耗變大，導(dǎo)致不能夠在電池電能下保證長(zhǎng)的操作時(shí)間。
在日本專利特開平8-287677中，公開了一種針對(duì)DRAM的技術(shù)，這種公開于日本專利特開平8-287677中的技術(shù)是使升壓電路在DRAM的等待時(shí)間過程中工作的一種結(jié)構(gòu)。
但是，利用公開于日本專利特開平8-287677的技術(shù)，頻率被改變而不管DRAM是等待或是工作，并且如果該技術(shù)應(yīng)用于SRAM，則電流消耗變大，導(dǎo)致不能夠在電池電能下保證長(zhǎng)的操作周期的問題。
另外，在升壓電路在達(dá)到提升電壓之前多次操作，由于需要提供多個(gè)升壓電路級(jí)，這存在不能夠獲得適用于狹小表面區(qū)域上的電路布局。
另一方面，在日本專利特開平5-313795中公開一種能夠減小在準(zhǔn)備期中的電流消耗量的半導(dǎo)體集成電路。
在此，一電荷泵可以有選擇地由選擇電路所驅(qū)動(dòng)，該選擇電路被選擇提供根據(jù)HALT信號(hào)由一內(nèi)部振蕩器產(chǎn)生高頻振蕩信號(hào)或由一外部振蕩器產(chǎn)生低頻振蕩信號(hào)。
相應(yīng)地，本發(fā)明的一個(gè)目的是提供能在低壓下驅(qū)動(dòng)的半導(dǎo)體存儲(chǔ)器件，并且控制是利用內(nèi)部命令信號(hào)執(zhí)行，使得在達(dá)到提升電壓所需的周期中環(huán)形振蕩器的周期被縮短，以提高操作速度，另外使得在完成升壓之后，環(huán)形振蕩器的周期被加長(zhǎng)，從而實(shí)現(xiàn)能耗的減小。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下基本技術(shù)結(jié)構(gòu)。
特別地，根據(jù)本發(fā)明半導(dǎo)體存儲(chǔ)器件是一種靜態(tài)半導(dǎo)體存儲(chǔ)器件，該半導(dǎo)體存儲(chǔ)器件包括存儲(chǔ)單元、分別連接到該存儲(chǔ)單元的字線以及包括一環(huán)形振蕩器在內(nèi)的連接到該字線的字線升壓電路，該靜態(tài)半導(dǎo)體存儲(chǔ)器件由一低電壓所驅(qū)動(dòng)，其中該升壓電路的環(huán)形振蕩器被形成為致使其響應(yīng)內(nèi)部命令信號(hào)，能夠在高頻驅(qū)動(dòng)模式和低頻驅(qū)動(dòng)模式之間切換。
在本發(fā)明中，該靜態(tài)半導(dǎo)體存儲(chǔ)器件還這樣構(gòu)成，使得在升高字線的電壓中，該環(huán)形振蕩器的輸出頻率以縮短的周期開始，直到字線電壓升高到預(yù)定電平，并且此后當(dāng)字線電壓到達(dá)預(yù)定電平時(shí)，環(huán)形振蕩器的輸出頻率設(shè)為延長(zhǎng)的周期。
本發(fā)明的靜態(tài)半導(dǎo)體存儲(chǔ)器件還可以包括產(chǎn)生升高電壓的環(huán)形振蕩電路，而升壓電路根據(jù)從該環(huán)形振蕩器輸出的提升電壓升高存儲(chǔ)單元的字線電壓。
本發(fā)明的另一個(gè)方面是由低壓驅(qū)動(dòng)的半導(dǎo)體存儲(chǔ)器件，其中包括一存儲(chǔ)單元、一行解碼器、一列解碼器、一位線控制電路、一升壓電路、以及一環(huán)形振蕩電路，其中該存儲(chǔ)單元被用于存儲(chǔ)數(shù)據(jù)，該行解碼器從一地址緩沖輸入中選擇存儲(chǔ)單元的一條字線，該列解碼器選擇存儲(chǔ)單元的一條位線，該位線控制電路執(zhí)行對(duì)該存儲(chǔ)單元的數(shù)據(jù)寫入和自該存儲(chǔ)單元的數(shù)據(jù)讀出操作，以及該升壓電路使該存儲(chǔ)單元的字線電勢(shì)升高，另外該環(huán)形振蕩電路產(chǎn)生提升電壓以便升高存儲(chǔ)單元字線的電勢(shì)，該環(huán)形振蕩器響應(yīng)從內(nèi)部信號(hào)產(chǎn)生裝置輸出的一命令信號(hào)，以縮短周期操作直到達(dá)到提升電壓，并且在達(dá)到提升電壓之后以延長(zhǎng)周期操作。
在上述半導(dǎo)體存儲(chǔ)器件中，該環(huán)形振蕩器產(chǎn)生提升電壓，該振蕩器的周期在達(dá)到提升電壓之前被縮短，并且在達(dá)到提升電壓之后被延長(zhǎng)。
上述升壓電路根據(jù)從該環(huán)形振蕩器輸出的提升電壓升高存儲(chǔ)單元字線上的電壓。
上述環(huán)形振蕩器具有一計(jì)數(shù)器和一傳輸門電路，該計(jì)數(shù)器監(jiān)控環(huán)形振蕩器的周期，并且該傳輸門電路改變環(huán)形振蕩器的周期。
上述傳輸門電路計(jì)數(shù)由一反相器和一“與非”門所確定的周期的數(shù)目，并切換該環(huán)形振蕩器的周期。
除了上述計(jì)數(shù)器之外，在此可以提供一升高電平檢測(cè)電路，該升高電平檢測(cè)電路執(zhí)行周期的計(jì)數(shù)操作，該周期由反相器和“與非”門所確定。
上述環(huán)形振蕩器多次升高電壓直到該字線提升電壓達(dá)到存儲(chǔ)單元寫入所需的電平，用于上述多個(gè)升壓操作的環(huán)形振蕩器周期被加快以便快速升高字線的電勢(shì)，然后在到達(dá)該電勢(shì)之后，該振蕩器輸出周期被減慢。
圖1是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的方框圖。
圖2是用于根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件中的環(huán)形振蕩器的方框圖。
圖3是用于根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件中的環(huán)形振蕩器的方框圖。
圖4是用于根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件中的計(jì)數(shù)器的方框圖。
圖5是用于根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件中的升高電平檢測(cè)電路的方框圖。
圖6(a)是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的操作的時(shí)序圖，以及圖6(b)是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件的操作的時(shí)序圖。
圖7是采用根據(jù)現(xiàn)有技術(shù)的電荷泵的升壓電路的方框圖。
圖8是根據(jù)現(xiàn)有技術(shù)的環(huán)形振蕩器的方框圖。
圖9是根據(jù)現(xiàn)有技術(shù)的升壓電路的方框圖。
圖10是說明現(xiàn)有技術(shù)的操作的時(shí)序圖。
圖11是用于說明對(duì)升壓電路的需要的存儲(chǔ)單元外圍電路的方框圖。
圖12是用于圖11的字線上的電壓不升高的情況的時(shí)序圖。
圖13是用于圖11的字線上的電壓升高的情況的時(shí)序圖。
下面將參照相關(guān)附圖具體描述根據(jù)本發(fā)明半導(dǎo)體存儲(chǔ)器件。
圖1是根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例的方框圖，該圖示出根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的基本結(jié)構(gòu)，這是一種具有環(huán)形振蕩器1和升壓電路2，并采用存儲(chǔ)單元3的靜態(tài)半導(dǎo)體存儲(chǔ)器件。
環(huán)形振蕩器1產(chǎn)生提升電壓，并且在達(dá)到該提升電壓之前的時(shí)間內(nèi)以縮短的周期操作，而在達(dá)到該提升電壓之后以延長(zhǎng)的周期操作。
升壓電路2是這樣構(gòu)成的，即便于根據(jù)從環(huán)形振蕩器1輸出的提升電壓升高存儲(chǔ)單元3的字線上的電壓。
環(huán)形振蕩器1多次執(zhí)行升壓操作，直到存儲(chǔ)單元的字線的提升電壓達(dá)到足以把數(shù)據(jù)寫入存儲(chǔ)單元中的預(yù)定升高電平，并且在多個(gè)升壓操作的過程中，環(huán)形振蕩器輸出ROC的周期被加快，以便快速地升高字線的電勢(shì)。
然后，在達(dá)到升高電平VBB之后，環(huán)形振蕩器輸出ROC的周期被減慢，使得在環(huán)形振蕩器1中流動(dòng)的交流電流減小。
因此，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件，即使該器件由低電平所驅(qū)動(dòng)也可以提高數(shù)據(jù)寫入速度，并且進(jìn)一步通過減小在環(huán)形振蕩器1中流動(dòng)的交流電流，可以降低功耗，使得可以在低電壓下延長(zhǎng)半導(dǎo)體存儲(chǔ)器件的工作時(shí)間。
另外，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件，在此執(zhí)行多個(gè)升壓操作直到達(dá)到升壓電勢(shì)VBB。
但是，由于不需要提供多個(gè)升壓電路，如圖8中所示和在現(xiàn)有技術(shù)中所實(shí)現(xiàn)的，可以保持小的電路表面面積。
接著，具體描述根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例。
如圖1中所示，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例具有存儲(chǔ)單元3、一行解碼器4、一列解碼器5、一位線控制電路6、一升壓電路2、以及一環(huán)形振蕩器1。
存儲(chǔ)單元3被用于存儲(chǔ)數(shù)據(jù)，而行解碼器4根據(jù)來自地址緩沖器7的輸出信號(hào)選擇存儲(chǔ)單元3的一條字線。存儲(chǔ)單元3由四晶體管存儲(chǔ)單元所構(gòu)成(參見圖11)。
列解碼器5選擇存儲(chǔ)單元3的一條位線，并且位線控制電路6根據(jù)數(shù)據(jù)輸入/輸出緩沖器8傳輸?shù)臄?shù)據(jù)執(zhí)行對(duì)存儲(chǔ)單元3的數(shù)據(jù)讀出和寫入操作。
升壓電路2升高存儲(chǔ)單元3的字線的電勢(shì)，并且環(huán)形振蕩器1用于把存儲(chǔ)單元3的字線電勢(shì)升高到提升電壓VBB。
在達(dá)到該提升電壓VBB所需的時(shí)間中，該環(huán)形振蕩器的周期被縮短以縮短數(shù)據(jù)讀出或?qū)懭氩僮?，并且在達(dá)到該電勢(shì)之后該周期被延長(zhǎng)，使得在環(huán)形振蕩器1中流動(dòng)的交流電流減小。
圖2示出環(huán)形振蕩器1的具體實(shí)例。具體來說，如圖2中所示的環(huán)形振蕩器1接收存儲(chǔ)單元寫入啟動(dòng)信號(hào)WCE的輸入，并輸出周期信號(hào)ROC，并且該環(huán)形振蕩器1由計(jì)數(shù)器9和一傳輸門電路所形成。
上述傳輸門電路由8個(gè)反相器10a、10b、10c、10d、10e、10f、10g、和10h、一“與非”門電路11、n溝道晶體管Q1和Q3、以及p溝道晶體管Q2和Q4所構(gòu)成。
n溝道晶體管Q1和p溝道晶體管Q4被設(shè)置為，在計(jì)數(shù)器9的輸出通過反相器12a后被輸入到晶體管Q1和Q4。
來自傳輸門電路的信號(hào)被反相器12b反相并輸出。
上述傳輸門電路用于改變環(huán)形振蕩器的周期，該計(jì)數(shù)器9計(jì)數(shù)周期的數(shù)目，并在由四個(gè)晶體管10a、10b、10c、和10d與“與非”門電路11的組合確定周期的情況與由八個(gè)晶體管10a、10b、10c、10d、10e、10f、10g、和10h與“與非”門電路11的組合確定周期的情況之間切換。
計(jì)數(shù)器9監(jiān)控環(huán)形振蕩器的周期，并且如圖4中所示，該計(jì)數(shù)器由五個(gè)反相器13a、13b、13c、13d和13e、兩個(gè)“或非”門電路14a和14b、單個(gè)“與非”門電路14c、p溝道晶體管Qb、Qe、Qf、和Qi、以及n溝道晶體管Qa、Qc、Qd、Qg和Qh所構(gòu)成。
接著，參照?qǐng)D6(a)描述根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例的操作。
用于根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第一實(shí)施例中的環(huán)形振蕩器1是這樣構(gòu)成的，即在用于把數(shù)據(jù)寫入存儲(chǔ)單元3寫入啟動(dòng)信號(hào)WCE變?yōu)楦唠娖街?，它輸出用于?qū)動(dòng)升壓電路的環(huán)形振蕩器輸出信號(hào)ROC。
在第一實(shí)施例中，提供兩個(gè)升壓操作，直到存儲(chǔ)單元3的字線升高到把數(shù)據(jù)寫入該存儲(chǔ)單元所需的電勢(shì)VBB。
在完成這兩個(gè)升壓操作之前的周期中，環(huán)形振蕩器的輸出ROC的周期被加快，以快速升高該字線的電勢(shì)。
然后，在達(dá)到升高電平VBB之后，環(huán)形振蕩器的周期被減慢，以減慢升壓的周期。
首先在用于把數(shù)據(jù)寫入存儲(chǔ)單元3的寫入啟動(dòng)信號(hào)WCE處于低電平的情況下，在圖4中所示的計(jì)數(shù)器9的復(fù)位信號(hào)R作為低電平輸入，此時(shí)該計(jì)數(shù)器的輸出端Q處于低電平。
因此，在圖2中所示的環(huán)形振蕩器中，傳輸門電路的晶體管Q1和Q2變?yōu)閷?dǎo)通狀態(tài)，環(huán)形振蕩器1的輸出ROC變?yōu)榈碗娖健?br> 接著，當(dāng)用于把數(shù)據(jù)寫入存儲(chǔ)單元3的寫啟動(dòng)信號(hào)WCE變?yōu)楦唠娖綍r(shí)，該環(huán)形振蕩器按照“與非”門電路11與四個(gè)反相器10a、10b、10c、和10d的組合進(jìn)行操作，如圖6(a)中所示進(jìn)行操作的環(huán)形振蕩器輸出信號(hào)ROC具有由“與非”門電路11和四個(gè)反相器10a、10b、10c、和10d所確立的周期。
升壓電路2從環(huán)形振蕩器1輸入環(huán)形振蕩器輸出信號(hào)ROC，并把在存儲(chǔ)單元3的字線上的電勢(shì)升高。
當(dāng)環(huán)形振蕩器輸出信號(hào)ROC變?yōu)楦唠娖綍r(shí)，提升電壓Va根據(jù)升壓電路2升高，如圖6(a)中所示。
在計(jì)數(shù)器9的輸入端9a，如圖6(a)中虛線C所示，具有與環(huán)形振蕩器輸出信號(hào)ROC相同的周期但是具有由四個(gè)反相器10e、10f、10g和10h所確定的相移的一信號(hào)被輸入，當(dāng)?shù)接?jì)數(shù)器9的輸入端C在第二升壓操作中變?yōu)榈碗娖綍r(shí)(在時(shí)刻X)，如圖4中所示的計(jì)數(shù)器9的輸出端Q變?yōu)楦唠娖健?br> 通過完成上述操作，該連接從晶體管Q1和Q2切換到晶體管Q3和Q4，如圖2中所示，并且從這一點(diǎn)環(huán)形振蕩器的周期變?yōu)橹芷赥2，該周期由八個(gè)反相器10a、10b、10c、10d、10e、10f、10g和10h以及“與非”門電路11的組合的邏輯操作速度所確立。
因此，根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件，在達(dá)到提升電壓VBB時(shí)之后，可以減少在該環(huán)形振蕩器中流動(dòng)的交流電流。
其原因是，當(dāng)環(huán)形振蕩器的周期固定時(shí)，八個(gè)反相器10a、10b、10c、10d、10e、10f、10g和10h以及“與非”門電路11的充電/放電電流流動(dòng)，并且如果該周期變長(zhǎng)，作為平均電流值的穩(wěn)定狀態(tài)電流變小。因此，可以利用電池電源使SRAM半導(dǎo)體存儲(chǔ)器件長(zhǎng)時(shí)間工作。
在本發(fā)明的第一實(shí)施例中，在到達(dá)提升電壓VBB之前有兩個(gè)升壓操作，并且當(dāng)計(jì)數(shù)器9的輸入C在第二次升壓操作中變?yōu)榈碗娖綍r(shí)，計(jì)數(shù)器9的輸出Q開始啟動(dòng)。
在不可能在兩次升壓操作中到達(dá)提升電壓VBB的情況，計(jì)數(shù)器操作次數(shù)可以改變，可以提供多個(gè)邏輯電路9a，如圖4中所示，使得可以采用任意次數(shù)n的升壓操作。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例在圖3的方框圖中示出。
如圖3中所示，在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例中，連接到升壓電路2的環(huán)形振蕩器1的周期通過利用升壓電平檢測(cè)電路15檢測(cè)用于在低電壓把數(shù)據(jù)寫入存儲(chǔ)單元所需的電勢(shì)VBB而切換。
直到升壓電路輸出電勢(shì)Va達(dá)到提升電壓VBB時(shí)止，環(huán)形振蕩器周期是被加快的，此后環(huán)形振蕩器周期被減慢。
圖5為示出圖3中所用的升壓電平檢測(cè)電路15的方框圖。
如圖5中所示升壓電平檢測(cè)電路15接收提升電壓Va和外部電源電勢(shì)VCC，并且電路由差分放大器15a和電阻Ra和Rb所構(gòu)成。
上述電平檢測(cè)電路15中所用的電阻Ra和Rb可以由下述公式所確立，并且如果外部電源電勢(shì)為VCC而提升電壓為VBB，則電阻Ra和Rb的比值可以確定。
VCC=(Rb/(Ra+Rb))×VBB…(方程4)圖5中所示的升壓電平檢測(cè)電路15的操作參照?qǐng)D6(b)描述如下。
如果存儲(chǔ)單元數(shù)據(jù)寫入啟動(dòng)信號(hào)WCE如圖6(a)所示處于低電平，由于提升電壓Va低于外部電源電壓VCC，作為差分放大器15a的反相輸入的外部電源電壓VCC是較高的輸入，結(jié)果輸出Q處于低電平。
接著，當(dāng)存儲(chǔ)單元數(shù)據(jù)寫入啟動(dòng)信號(hào)WCE變?yōu)楦唠娖綍r(shí)，類似于圖3中所示的環(huán)形振蕩器1的情況，該環(huán)形振蕩器以按照?qǐng)D2中所示的“與非”門電路11與四個(gè)反相器10a、10b、10c和10d的組合所確定的邏輯周期進(jìn)行操作，該環(huán)形振蕩器輸出信號(hào)ROC如圖6(b)進(jìn)行操作，其周期由“與非”門電路11與四個(gè)反相器10a、10b、10c和10d的組合所確定，以便以提升電壓Va執(zhí)行升壓操作，如圖6(b)所示。
如圖6(b)所示的本發(fā)明第二實(shí)施例的操作是用于存在四個(gè)升壓操作的情況，并且，在提升電壓Va超過輸入到圖5中所示的升壓電平檢測(cè)電路15的VBB的時(shí)刻Y，在電阻Ra和Rb之間的連接處的非反相輸入高于外部電源電勢(shì)VCC，結(jié)果升壓電平檢測(cè)電路15的輸出Q變?yōu)楦唠娖健?br> 因此，如圖2中所示，連接從圖3所示的晶體管Q1和Q2切換到晶體管Q3和Q4，并且從這一時(shí)間點(diǎn)開始環(huán)形振蕩器的周期變?yōu)橛砂藗€(gè)反相器10a、10b、10c、10d、10e、10f、10g和10h以及“與非”門電路11所建立的周期。
因此，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的第二實(shí)施例，類似于第一實(shí)施例的情況，可以在電壓升高到提升電壓VBB之后降低在環(huán)形振蕩器中流動(dòng)的交流電流。
如上文所述，本發(fā)明的靜態(tài)半導(dǎo)體存儲(chǔ)器件具有的基本技術(shù)構(gòu)思在于，該器件包括存儲(chǔ)單元、連接到存儲(chǔ)單元的字線、以及其中包括環(huán)形振蕩器和連接到的字線的字線升壓電路，該靜態(tài)半導(dǎo)體存儲(chǔ)器件被一低壓所驅(qū)動(dòng)，其中該升壓電路和環(huán)形振蕩器這樣構(gòu)成使得它能夠響應(yīng)一內(nèi)部命令信號(hào)在高頻驅(qū)動(dòng)模式或低頻驅(qū)動(dòng)模式中切換工作。
并且在本發(fā)明的半導(dǎo)體存儲(chǔ)器件的字線的升壓中，該環(huán)形振蕩器的輸出頻率被設(shè)為縮短的周期，直到該字線電壓升高到預(yù)定電平，在字線電壓到達(dá)預(yù)定電平之后，環(huán)形振蕩器的輸出頻率被設(shè)為延長(zhǎng)的周期。
在本發(fā)明的靜態(tài)半導(dǎo)體存儲(chǔ)器件中，該環(huán)形振蕩器可以產(chǎn)生一提升電壓，該升壓電路可以根據(jù)從環(huán)形振蕩器輸出電勢(shì)升高存儲(chǔ)單元的字線電壓。
另一方面，用于本發(fā)明中的內(nèi)部信號(hào)可以由一計(jì)數(shù)裝置或一字線電壓監(jiān)控裝置所獲得。
因此，在本發(fā)明半導(dǎo)體存儲(chǔ)器件中，該環(huán)形振蕩器電路可以包括一計(jì)數(shù)器和一傳輸門電路，其中該計(jì)數(shù)器可以監(jiān)控環(huán)形振蕩器的周期，并且該傳輸門電路可以響應(yīng)內(nèi)部信號(hào)產(chǎn)生裝置改變?cè)摥h(huán)形振蕩器的周期。
另外，在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，該傳輸門電路可以計(jì)數(shù)由反相器和“與非”門電路所確立的多個(gè)周期，并且切換該環(huán)形振蕩器的周期。
另外，在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，可以設(shè)置一升高電平檢測(cè)電路以取代計(jì)數(shù)器，該升高電平檢測(cè)電路通過一電阻器輸出字線的升壓電平，并通過比較該字線的當(dāng)前電壓與一參考電壓確定其升壓電平。
另外，在該半導(dǎo)體存儲(chǔ)器件中，該環(huán)形振蕩器可以執(zhí)行多個(gè)升壓操作直到字線提升電壓達(dá)到存儲(chǔ)單元寫入所需的電平，環(huán)形振蕩器以縮短的環(huán)形振蕩器輸出周期升高字線電勢(shì)，直到執(zhí)行多次升壓操作，以便快速地升高字線的電平，并且在獲得該升高電平之后以延長(zhǎng)的環(huán)形振蕩器周期進(jìn)行工作。
在用于操作一種由低壓驅(qū)動(dòng)的靜態(tài)半導(dǎo)體存儲(chǔ)器件的方法中，該靜態(tài)半導(dǎo)體存儲(chǔ)器件包括存儲(chǔ)單元、被連接到存儲(chǔ)單元的字線、以及其中包括環(huán)形振蕩器和連接到的字線的字線升壓電路，該方法包括切換升高電路環(huán)形振蕩器使其響應(yīng)內(nèi)部命令信號(hào)在高頻驅(qū)動(dòng)模式或低頻驅(qū)動(dòng)模式中工作的步驟。
另外，在用于操作本發(fā)明靜態(tài)半導(dǎo)體存儲(chǔ)器件的方法中，在字線的升壓中，該環(huán)形振蕩器的輸出頻率被設(shè)為縮短的周期，直到該字線的電壓升高到預(yù)定電平，并且在字線電壓升高到預(yù)定電平之后，環(huán)形振蕩器的輸出頻率被切換以被設(shè)為延長(zhǎng)的周期。
根據(jù)上述本發(fā)明，在此提供一種可以用低壓電平驅(qū)動(dòng)的靜態(tài)半導(dǎo)體存儲(chǔ)器件，其中可以利用內(nèi)部操作命令實(shí)現(xiàn)快速數(shù)據(jù)寫入和讀出操作，并且可以由低壓電池供電長(zhǎng)時(shí)間執(zhí)行操作。
另外，即使由多次升壓操作獲得提升電壓，由于與現(xiàn)有技術(shù)相反，它不需要提供多個(gè)邏輯電路，因此可以利用少量的表面面積實(shí)現(xiàn)電路分布。
權(quán)利要求
1．一種靜態(tài)半導(dǎo)體存儲(chǔ)器件，其中包括存儲(chǔ)單元、分別連接到所述存儲(chǔ)單元的字線以及包括一環(huán)形振蕩器在內(nèi)的連接到所述字線的字線升壓電路，所述靜態(tài)半導(dǎo)體存儲(chǔ)器件由一低電壓所驅(qū)動(dòng)，其特征在于，所述升壓電路的環(huán)形振蕩器被形成為致使其響應(yīng)內(nèi)部命令信號(hào)，能夠在高頻驅(qū)動(dòng)模式和低頻驅(qū)動(dòng)模式之間切換。
2．根據(jù)權(quán)利要求1所述的靜態(tài)半導(dǎo)體存儲(chǔ)器件，其特征在于，在升高字線的電壓中，所述環(huán)形振蕩器的輸出頻率以縮短的周期開始，直到所述字線的所述電壓升高到預(yù)定電平，并且此后當(dāng)所述字線的所述電壓到達(dá)所述預(yù)定電平時(shí)，所述環(huán)形振蕩器的所述輸出頻率被設(shè)為延長(zhǎng)的周期。
3．根據(jù)權(quán)利要求1所述的靜態(tài)半導(dǎo)體存儲(chǔ)器件，其特征在于，所述環(huán)形振蕩電路產(chǎn)生提升電壓，而所述升壓電路根據(jù)從所述環(huán)形振蕩器輸出的提升電壓升高所述存儲(chǔ)單元的所述字線的所述電壓。
4．一種由低壓驅(qū)動(dòng)的半導(dǎo)體存儲(chǔ)器件，其中包括一存儲(chǔ)單元、一行解碼器、一列解碼器、一位線控制電路、一升壓電路、以及一環(huán)形振蕩電路，其特征在于所述存儲(chǔ)單元被用于存儲(chǔ)數(shù)據(jù)，所述行解碼器從一地址緩沖輸入中選擇所述存儲(chǔ)單元的一條字線，所述列解碼器選擇所述存儲(chǔ)單元的一條位線，所述位線控制電路執(zhí)行對(duì)所述存儲(chǔ)單元的數(shù)據(jù)寫入和自該存儲(chǔ)單元的數(shù)據(jù)讀出操作，以及所述升壓電路使所述存儲(chǔ)單元的字線電勢(shì)升高，另外所述環(huán)形振蕩電路產(chǎn)生提升電壓以便升高所述存儲(chǔ)單元字線的電勢(shì)，所述環(huán)形振蕩器響應(yīng)從內(nèi)部信號(hào)產(chǎn)生裝置輸出的一命令信號(hào)，以縮短周期操作直到達(dá)到所述提升電壓，并且在達(dá)到提升電壓之后以延長(zhǎng)周期操作。
5．根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述內(nèi)部信號(hào)可以由一計(jì)數(shù)裝置或一字線電壓監(jiān)控裝置所獲得。
6．根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述環(huán)形振蕩器電路可以包括一計(jì)數(shù)器和一傳輸門電路，其中所述計(jì)數(shù)器監(jiān)控所述環(huán)形振蕩器的周期，并且所述傳輸門電路響應(yīng)所述內(nèi)部信號(hào)產(chǎn)生裝置改變所述環(huán)形振蕩器的周期。
7．根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述傳輸門電路可以計(jì)數(shù)由反相器和“與非”門電路所確立的多個(gè)周期，并且切換所述環(huán)形振蕩器的周期。
8．根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，可以設(shè)置一升高電平檢測(cè)電路以取代所述計(jì)數(shù)器，所述升高電平檢測(cè)電路通過一電阻器輸出所述字線的所述升壓電平，并通過比較該字線的當(dāng)前電壓與一參考電壓確定一升壓電平。
9．根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，所述環(huán)形振蕩器可以執(zhí)行多個(gè)升壓操作直到字線提升電壓達(dá)到存儲(chǔ)單元寫入所需的電平，所述環(huán)形振蕩器以縮短的環(huán)形振蕩器輸出周期升高字線電勢(shì)，直到執(zhí)行所述多次升壓操作，以便快速地升高所述字線的所述電平，并且在獲得該升高電平之后以延長(zhǎng)的環(huán)形振蕩器周期進(jìn)行工作。
10．一種用于操作靜態(tài)半導(dǎo)體存儲(chǔ)器件的方法，其特征在于，該靜態(tài)半導(dǎo)體存儲(chǔ)器件由一低電壓所驅(qū)動(dòng)，并包括存儲(chǔ)單元、連接到存儲(chǔ)單元的字線、以及其中包括環(huán)形振蕩器和連接到的字線的字線升壓電路，所述方法包括響應(yīng)一內(nèi)部命令信號(hào)在高頻驅(qū)動(dòng)模式或低頻驅(qū)動(dòng)模式中切換工作的步驟。
11．根據(jù)權(quán)利要求10所述所用于操作靜態(tài)半導(dǎo)體存儲(chǔ)器件的方法，其特征在于，在所述字線的升壓中，所述環(huán)形振蕩器的輸出頻率被設(shè)為縮短的周期，直到所述字線的所述電壓升高到一預(yù)定電平，并且在所述字線電壓到達(dá)預(yù)定電平之后，環(huán)形振蕩器的輸出頻率被設(shè)為延長(zhǎng)的周期。
12．根據(jù)權(quán)利要求10所述所用于操作靜態(tài)半導(dǎo)體存儲(chǔ)器件的方法，其特征在于，所述環(huán)形振蕩器可以產(chǎn)生一提升電壓，而所述升壓電路可以根據(jù)從所述環(huán)形振蕩器輸出電勢(shì)升高存儲(chǔ)單元的字線電壓。
全文摘要
一種半導(dǎo)體存儲(chǔ)器件具有環(huán)形振蕩器，該環(huán)形振蕩器這樣構(gòu)成，使得其周期在到達(dá)提升電壓之前變短，在到達(dá)提升電壓之后變長(zhǎng)，升壓電路根據(jù)從環(huán)形振蕩器輸出的提升電壓升高存儲(chǔ)單元字線的電壓。環(huán)形振蕩器執(zhí)行多次升壓操作直到存儲(chǔ)單元陣列的字線上的提升電壓到達(dá)數(shù)據(jù)寫入所需電壓，在執(zhí)行多次升壓操作時(shí)使環(huán)形振蕩器輸出ROC的周期變短，在到達(dá)預(yù)定提升電壓之后使環(huán)形振蕩器輸出ROC的周期變長(zhǎng)，從而減少在該環(huán)形振蕩器中的交流電流。
文檔編號(hào)G11C8/08GK1237767SQ9910744
公開日1999年12月8日 申請(qǐng)日期1999年5月19日 優(yōu)先權(quán)日1998年5月20日
發(fā)明者稻葉秀雄 申請(qǐng)人:日本電氣株式會(huì)社