專利名稱：半導(dǎo)體存儲(chǔ)器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器電路，尤其是一種減少讀出放大器功耗，防止錯(cuò)誤操作并且可在高速度下工作的半導(dǎo)體存儲(chǔ)器電路。
近年來，在微計(jì)算機(jī)中使用的半導(dǎo)體存儲(chǔ)器電路(以后稱為“存儲(chǔ)器”)的容量每年都在增長(zhǎng)。
高速微計(jì)算機(jī)中存儲(chǔ)器容量的增長(zhǎng)導(dǎo)致了字線和位線的負(fù)載電容增加，使得工作速度降低。因此，為了保持所要求的工作速度，必須將一個(gè)存儲(chǔ)器分成一些存儲(chǔ)塊。
在

圖1中示出了一種常規(guī)的高速半導(dǎo)體存儲(chǔ)器電路，圖2所示是圖1所示半導(dǎo)體存儲(chǔ)器電路中的各存儲(chǔ)塊中的一個(gè)，圖3所示是存儲(chǔ)塊中所用的各個(gè)讀出放大器中的一個(gè)。
正如圖1至圖3中所示，在高速微計(jì)算機(jī)中使用的常規(guī)高速半導(dǎo)體存儲(chǔ)器電路由存儲(chǔ)塊601,602，由地址611最高有效位來選擇存儲(chǔ)塊601,602輸出的三態(tài)緩沖器603,604，以及用于控制三態(tài)緩沖器604的一個(gè)反向器605組成。
每一個(gè)存儲(chǔ)塊601,602包含有為將一個(gè)地址720譯碼以選擇一字線721的譯碼器712，響應(yīng)字線721的選擇以使位線722激活的多個(gè)存儲(chǔ)單元711，用于放大位線722上信號(hào)變化的讀出放大器陣列710，在預(yù)充電信號(hào)PRI=0的期間為鎖存讀出放大器710輸出信號(hào)的一個(gè)數(shù)據(jù)鎖存器709，為產(chǎn)生將提供給讀出放大器710的參考電壓RREF的一個(gè)參考電壓發(fā)生器708，以及一個(gè)反向器706。
每一個(gè)讀出放大器710包括多個(gè)nMOS晶體管807-811，多個(gè)pMOS晶體管802-806，一個(gè)“或非”(NOR)門801，以及一對(duì)反向器812,813。在圖2和圖3中，PRI表示預(yù)充電信號(hào)，RD表示讀出放大器斷開信號(hào)，S表示位線，RREF表示參考電壓，SOUT表示讀出放大器的輸出信號(hào)，OUT是存儲(chǔ)塊的輸出信號(hào)。
在常規(guī)存儲(chǔ)器中，圖1中所示的兩個(gè)存儲(chǔ)器601,602總是被操作的，并且在它們的數(shù)據(jù)輸出OUT0,OUT1中的一個(gè)是由地址611的最高有效位選擇。然而，由于無論該存儲(chǔ)器是否被選中，它們總是被操作的，常規(guī)存儲(chǔ)器遇到的問題是當(dāng)存儲(chǔ)塊的數(shù)量增加時(shí)功耗由此而增長(zhǎng)。為了使存儲(chǔ)器在高速度下工作存儲(chǔ)塊必須一直在操作。
存儲(chǔ)器的功耗可以通過斷開沒有被地址611最高有效位選擇的那些存儲(chǔ)塊來降低。如果那些存儲(chǔ)塊被斷開，那么存儲(chǔ)器不能在高速工作。下面將描述關(guān)于高速度工作失敗的原因。
在描述存儲(chǔ)器的整體操作之前，下面先參照?qǐng)D4描述每一個(gè)讀出放大器710的操作。為了操作讀出放大器710，一個(gè)由參考電壓發(fā)生器708產(chǎn)生的預(yù)先設(shè)定的參考電壓RREF施加到讀出放大器710。
下面將描述在讀出放大器斷開信號(hào)RD=0時(shí)的操作。
在預(yù)充電期間901，因?yàn)轭A(yù)充電信號(hào)PRI=1,NOR門801產(chǎn)生輸出“0”。pMOS晶體管805導(dǎo)通，增加了線814的電壓。這時(shí)，如果位線S是低電平，那么pMOS晶體管803就導(dǎo)通，接通nMOS晶體管809。對(duì)線814上的電荷流動(dòng)以對(duì)位線S充電。當(dāng)位線S的電壓升到某一電平時(shí)，nMOS晶體管808開始被接通，同時(shí)pMOS晶體管803開始被斷開。因此，當(dāng)位線S的電壓到達(dá)電源電壓之前，nMOS晶體管809被關(guān)斷，結(jié)束了位線S的預(yù)充電。這樣，位線S就被預(yù)充電到一個(gè)比電源電壓稍低的電壓，它的值是由pMOS和nMOS晶體管803,808的比例決定的(參看圖4中由905表示的預(yù)充電電壓曲線)。
由于pMOS晶體管805被開通，所以pMOS晶體管806被關(guān)斷。因?yàn)閚MOS晶體管811是被參考電壓RREF接通以及nMOS晶體管810一致是被接通的，所以一個(gè)輸入“0”加給反向器812，致使讀出放大器產(chǎn)生一個(gè)輸出信號(hào)SOUT“0”。在這期間內(nèi)，一個(gè)地址被確定，并且譯碼器712選擇一根字線721。讀出放大器以同樣的方式在預(yù)充電期間903內(nèi)工作。
下面將描述采樣期902,904。由于在采樣期間902,904中預(yù)充電信號(hào)PRI=0,NOR門801產(chǎn)生輸出“1”。因此pMOS晶體管805被關(guān)斷。假設(shè)當(dāng)一個(gè)字線被當(dāng)做地址譯碼的結(jié)果被選擇時(shí)，位線上的電壓會(huì)在期間902降低并且在期間904保持不變。
在期間902內(nèi)，位線上的電壓在期間902內(nèi)降低。pMOS晶體管803開始被開通，nMOS晶體管808開始被關(guān)斷。因此，nMOS晶體管809開始被開通，降低了線814的電壓。pMOS晶體管806隨后開始被開通，加到反向器812的輸入的電壓開始增加，導(dǎo)致讀出放大器產(chǎn)生一個(gè)輸出信號(hào)SOUT“1”。由于位線被預(yù)充電到一個(gè)比電源電壓稍低的電壓，所以位線可以高速放電，致使讀出放大器可以高速操作。在期間904，因?yàn)槲痪€上的電壓保持不變，讀出放大器的各個(gè)部分的電壓也保持不變。這樣讀出放大器產(chǎn)生與期間903一樣的輸出信號(hào)。
當(dāng)讀出放大器斷開信號(hào)RD=1時(shí)，nMOS晶體管807被開通，pMOS晶體管802被關(guān)斷。NOR門801產(chǎn)生輸出“0”。結(jié)果nMOS晶體管809被關(guān)斷，pMOS晶體管805被開通。與預(yù)充電信號(hào)PRI無關(guān)，線814被預(yù)充電，并且位線S被nMOS晶體管809斷開。因此由于nMOS晶體管811被參考電壓RREF開通以及nMOS晶體管810總是開通，故讀出放大器一直產(chǎn)生一個(gè)輸出信號(hào)SOUT“0”。這在任何期間都保持為真。從這些描述可以理解，當(dāng)讀出放大器斷開信號(hào)RD=0時(shí)讀出放大器被接通，當(dāng)讀出放大器斷開信號(hào)RD=1時(shí)其被斷開，與位線不連接，結(jié)果就是讀出放大器一直產(chǎn)生一個(gè)輸出信號(hào)SOUT“0”。
圖5給出了一種半導(dǎo)體存儲(chǔ)器的構(gòu)成電路，用于在常規(guī)方法中按地址最高有效位來斷開讀出放大器，并且存儲(chǔ)塊可以如圖6所示的那樣安排。在下面將參考圖5,6,7描述該半導(dǎo)體存儲(chǔ)器電路的操作。圖7是用地址最高有效位斷開讀出放大器操作的時(shí)序圖。在圖7中，實(shí)線表示的是錯(cuò)誤操作的波形圖，虛線表示的是理想操作的波形圖。
在圖6中所示的存儲(chǔ)塊與圖2中所示的存儲(chǔ)塊不同，一個(gè)存儲(chǔ)塊選擇信號(hào)CS是通過NAND(與非)門1107饋送，而不是通過反向器706，以便為讀出放大器1110產(chǎn)生讀出放大器斷開信號(hào)RD。
因?yàn)閰⒖茧妷喊l(fā)生器1108的轉(zhuǎn)換是耗時(shí)的，所以一個(gè)參考電壓接通信號(hào)REFON總是接通的。
下面將先描述在圖7中的地址最高有效位為“0”的期間1201-1204。期間1201是預(yù)充期，對(duì)存儲(chǔ)塊1002的存儲(chǔ)塊選擇信號(hào)CS是“1”，選擇存儲(chǔ)塊1002。NAND門1107產(chǎn)生一個(gè)輸出“0”，讀出放大器斷開信號(hào)RD為“0”。這時(shí)讀出放大器1110被預(yù)充電，然后位線1122被預(yù)充電到一個(gè)比電源電壓低的電壓。
另一方面，對(duì)存儲(chǔ)塊1001的存儲(chǔ)塊選擇信號(hào)CS是“0”，不選擇存儲(chǔ)塊1001。因此NAND門1107產(chǎn)生一個(gè)輸出“1”，并且讀出放大器斷開信號(hào)RD成為“1”，斷開讀出放大器1110。這時(shí)位線1122與讀出放大器1110斷開。這樣被斷開的位線1122有可能被耦合的其它信號(hào)和外部噪聲充電。
在期間1202內(nèi)，由于對(duì)存儲(chǔ)塊1002的存儲(chǔ)塊選擇信號(hào)CS是“1”，讀出放大器1110在采樣狀態(tài)，所以位線1122被放電。讀出放大器產(chǎn)生輸出信號(hào)SOUT“1”，并且存儲(chǔ)塊在期間1202結(jié)束之前立即產(chǎn)生輸出OUT“1”。對(duì)存儲(chǔ)塊1001的存儲(chǔ)塊選擇信號(hào)CS是“0”，讀出放大器1110繼續(xù)保持?jǐn)嚅_。這時(shí)，與在期間1201內(nèi)相同，位線1122有可能被充電。
在期間1203內(nèi)，讀出放大器1110與在期間1201一樣被預(yù)充電，而在期間1202存儲(chǔ)塊1002的輸出OUT0鎖存住讀出放大器輸出OUT并產(chǎn)生“1”。存儲(chǔ)塊1001產(chǎn)生一個(gè)輸出OUT1“0”。
在期間1204內(nèi)，讀出放大器1110以與在期間1202內(nèi)同樣方式操作。然而，由于位線1122保持不變，存儲(chǔ)塊產(chǎn)生一個(gè)輸出OUT“0”。
下面將描述圖7中地址最高有效位為“1”的期間1205-1208。期間1205是預(yù)充電期。對(duì)存儲(chǔ)塊1002連接的讀出放大器斷開信號(hào)RD=0，所以讀出放大器1110被預(yù)充電，斷開了位線1122。同時(shí)，如圖7所示，位線1122有可能被充電。在存儲(chǔ)塊1001中，位線1122有可能被預(yù)充電，但不會(huì)被再次預(yù)充，因?yàn)樗鼈円呀?jīng)在一個(gè)比預(yù)定電壓還高的一個(gè)電壓上。
在期間1206內(nèi)，存儲(chǔ)塊1002保持與期間1205一樣的狀態(tài)。在存儲(chǔ)塊1001內(nèi)，位線1122的電壓開始降低。然而，由于其他耦合信號(hào)和外部噪聲，位線1122已經(jīng)被充至一個(gè)比預(yù)定電壓還高的電壓上，故位線1122的放電時(shí)間將比它們沒有被預(yù)充電時(shí)要長(zhǎng)。這樣，讀出放大器輸出信號(hào)SOUT在一延時(shí)后發(fā)生改變，使得錯(cuò)誤的數(shù)據(jù)“0”被數(shù)據(jù)鎖存器1109鎖存。
在期間1207,1208內(nèi)，由于位線1122已被放電，讀出放大器1110正常操作。然而，在期間1209,1210中當(dāng)一個(gè)存儲(chǔ)塊的選擇發(fā)生改變后，讀出放大器1110會(huì)產(chǎn)生與以上描述同樣的錯(cuò)誤。
正如以上所述，具有上述結(jié)構(gòu)的用于通過地址最高有效位斷開讀出放大器的常規(guī)存儲(chǔ)器有著在存儲(chǔ)塊之間切換比較慢，往往會(huì)產(chǎn)生錯(cuò)誤操作的缺點(diǎn)。因此，不可能去使用象這樣的常規(guī)存儲(chǔ)器。
日本公開專利117178/82描述了一個(gè)存儲(chǔ)器電路，其被分成與各自的差分放大器相關(guān)的存儲(chǔ)塊，它們可在相對(duì)高的速度下分別激活讀出數(shù)據(jù)，并不受噪聲的影響。日本公開的專利106266/98描述了一種帶位線的半導(dǎo)體存儲(chǔ)器器件，該位線沒有和選擇器開關(guān)相連，而是與各自的讀出放大器相連，讀出放大器被選擇使能以選擇一個(gè)位線，使得晶體管的數(shù)目減少，線路布局的面積也減少了。同時(shí)工作的速度也增加了。在這些專利中描述的位線包括兩個(gè)互補(bǔ)的位線。存儲(chǔ)器電路除了RAM之外，例如ROM和FLASHEEPROM(快閃電可擦可編程只讀存儲(chǔ)器)使用一個(gè)位線來減小版圖的面積。即使在上述專利中描述的位線包括有單根位線，但這些專利中沒有解決關(guān)于在存儲(chǔ)塊之間切換太慢，會(huì)產(chǎn)生錯(cuò)誤操作這樣問題的方法。
本發(fā)明的目的是提供一種可減少讀出放大器能耗，避免錯(cuò)誤操作以及可在高速度下工作的半導(dǎo)體存儲(chǔ)器電路。
依照本發(fā)明的一個(gè)方面，這里提供了一種包含多個(gè)存儲(chǔ)塊和用于交替地選擇存儲(chǔ)塊的選擇電路的半導(dǎo)體存儲(chǔ)器電路，每一個(gè)存儲(chǔ)塊包含用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元，這些存儲(chǔ)單元處于多條字線和多條位線的交叉處；還包含用于放大位線上電壓變化的多個(gè)讀出放大器；用于根據(jù)選擇裝置的輸出來控制讀出放大器的工作狀態(tài)的讀出放大器控制裝置；以及用于對(duì)與讀出放大器連接的位線放電的放電裝置，這些讀出放大器是被讀出放大器控制裝置阻止工作的。
每一個(gè)存儲(chǔ)塊有一個(gè)數(shù)據(jù)鎖存器用于在預(yù)定期間鎖存讀出放大器的輸出。
讀出放大器控制裝置包括用于當(dāng)具有讀出放大器的存儲(chǔ)塊沒有被選中時(shí)向讀出放大器輸出讀出放大器斷開信號(hào)的一個(gè)邏輯電路。放電裝置包括由當(dāng)存儲(chǔ)塊中的一個(gè)沒被選中時(shí)，用于將位線接地的分別與位線相連的多個(gè)MOS晶體管。
依照本發(fā)明的另一個(gè)方面，這里提供了一個(gè)包含多個(gè)存儲(chǔ)塊和用于交替地選擇存儲(chǔ)塊的選擇裝置的半導(dǎo)體存儲(chǔ)器電路，每一個(gè)存儲(chǔ)塊包含用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元，這些存儲(chǔ)單元處于多條字線和多條位線的交叉處；還包含放大與其連接的一位線上電壓變化的一個(gè)讀出放大器；用于選擇和將一條位線連接到該讀出放大器的一個(gè)選擇器；用于根據(jù)選擇電路的輸出來控制讀出放大器的工作狀態(tài)的讀出放大器控制裝置；以及用于位線放電的放電裝置，放電裝置包括用于放電與未激活的讀出放大器連接的位線和與選擇器連接的位線的放電裝置，該未激活狀態(tài)由讀出放大器控制裝置控制，并且如果讀出放大器是工作的，該放電裝置用于對(duì)連接到選擇器的未選中的位線放電。
讀出放大器控制裝置包括用于當(dāng)存儲(chǔ)塊中的一個(gè)沒有被選中時(shí)輸出讀出放大器斷開信號(hào)的一個(gè)邏輯電路，在其中放電裝置包括多個(gè)MOS晶體管，這些晶體管分別與連接至存儲(chǔ)單元的位線和連接至讀出放大器的位線相連，以便當(dāng)這些位線沒被選擇時(shí)將它們接地。
按照本發(fā)明的上述結(jié)構(gòu)，一種在高速微計(jì)算機(jī)中使用的半導(dǎo)體存儲(chǔ)器電路包含多個(gè)存儲(chǔ)塊以及防止存儲(chǔ)塊的讀出放大器不需要的操作并將連接到讀出放大器的位線設(shè)置為低電平的電路。
施加存儲(chǔ)塊選擇信號(hào)以交替地選擇存儲(chǔ)塊中的一個(gè)，并且那些沒被選擇的存儲(chǔ)塊斷開在其中的讀出放大器。同時(shí)，在其中被斷開讀出放大器的存儲(chǔ)塊的位線被放電并維持在一個(gè)低電平。
由于在沒有被選擇到的存儲(chǔ)塊中的讀出放大器被斷開，功耗被減少許多。因?yàn)楫?dāng)讀出放大器被斷開的同時(shí)位線被固定在一個(gè)低電平，所以當(dāng)讀出放大器再次開始工作時(shí)不會(huì)產(chǎn)生錯(cuò)誤的操作。
本發(fā)明的以上和其它目的、特征和優(yōu)點(diǎn)通過以下根據(jù)本發(fā)明最佳實(shí)施例舉例說明的圖中的描述將變得更加清楚。
圖1是常規(guī)半導(dǎo)體存儲(chǔ)器電路模塊圖；圖2是在圖1所示常規(guī)半導(dǎo)體存儲(chǔ)器電路中存儲(chǔ)塊的方塊圖；圖3是圖2所示存儲(chǔ)塊中讀出放大器的電路圖；圖4是圖3所示讀出放大器的操作時(shí)序圖；圖5是一常規(guī)半導(dǎo)體存儲(chǔ)器電路的方塊圖，該存儲(chǔ)器的讀出放大器是由地址的最高有效位斷開的；圖6是圖5所示常規(guī)半導(dǎo)體存儲(chǔ)器電路中存儲(chǔ)塊的方塊圖7是在圖5所示常規(guī)半導(dǎo)體存儲(chǔ)器電路中讀出放大器操作序列的時(shí)序圖；圖8是本發(fā)明第一實(shí)施例半導(dǎo)體存儲(chǔ)器電路的方塊圖；圖9是圖8所示半導(dǎo)體存儲(chǔ)器電路中存儲(chǔ)塊的方塊圖；圖10是圖8所示第一實(shí)施例半導(dǎo)體存儲(chǔ)器電路中用最高有效位斷開讀出放大器的操作時(shí)序圖；圖11是本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器電路中存儲(chǔ)塊的方塊圖；圖12是圖11所示半導(dǎo)體存儲(chǔ)器電路的Y選擇器電路圖。
如圖8中所示，根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器電路包含用于與地址相對(duì)應(yīng)輸出數(shù)據(jù)的存儲(chǔ)塊101,102，根據(jù)地址111的最高有效位用于選擇存儲(chǔ)塊101,102的輸出的三態(tài)緩沖器103,104以及用于控制三態(tài)緩沖器104的一個(gè)反向器105。
如圖9中所示，每一個(gè)存儲(chǔ)塊101,102包括一個(gè)譯碼器212，多個(gè)存儲(chǔ)單元211，多個(gè)讀出放大器陣列210，一個(gè)數(shù)據(jù)鎖存器209，多個(gè)nMOS晶體管200-206，一個(gè)NAND門207，以及一個(gè)基準(zhǔn)電壓發(fā)生器208。
譯碼器212對(duì)地址220譯碼以選擇字線221。存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元211對(duì)應(yīng)于選擇的字線221以使相應(yīng)的位線222接通。讀出放大器210放大對(duì)應(yīng)位線222的電壓變化。數(shù)據(jù)鎖存器209在預(yù)充電信號(hào)PRI=0期間鎖存讀出放大器210的輸出。nMOS晶體管200至206將各自對(duì)應(yīng)的位線222放電。NAND門207產(chǎn)生讀出放大器斷開信號(hào)RD。參考電壓發(fā)生器208將參考電壓RREF提供給讀出放大器210。預(yù)充電信號(hào)PRI同時(shí)當(dāng)成數(shù)據(jù)鎖存器209的時(shí)鐘信號(hào)。參考電壓接通(ON)信號(hào)REFON提供給參考電壓發(fā)生器208和NAND門207。存儲(chǔ)塊選擇信號(hào)CS被供給NAND門207。
每一個(gè)存儲(chǔ)塊101,102的特征是讀出放大器斷開信號(hào)RD由參考電壓ON信號(hào)REFON和存儲(chǔ)塊選擇信號(hào)CS產(chǎn)生，并且nMOS晶體管200至206根據(jù)讀出放大器斷開信號(hào)RD將相應(yīng)的位線222放電。
圖9所示存儲(chǔ)塊中的每一個(gè)讀出放大器210與在圖3中所示的常規(guī)讀出放大器有相同的結(jié)構(gòu)。下面將不做詳細(xì)的描述。
根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器電路的操作將參考圖8和9以及圖10在下面做一描述，圖10示出了按地址的最高有效位斷開讀出放大器的操作順序的時(shí)序圖。由于在圖9所示的讀出放大器210與在圖3中所示的常規(guī)讀出放大器有相同的結(jié)構(gòu)，故讀出放大器210的操作順序與圖4中所示的操作順序相同，以下描述也將用圖3和圖4做參考。
由于參考電壓產(chǎn)生器208的切換是耗時(shí)的，所以在半導(dǎo)體存儲(chǔ)電路的操作過程的所有時(shí)間，參考電壓ON信號(hào)REFON是接通的。
下面先描述在圖10中地址111的最高有效位為“0”的期間301-304。期間301是預(yù)充電期，用于選擇存儲(chǔ)塊102的存儲(chǔ)塊選擇信號(hào)CS是“1”，選擇存儲(chǔ)塊102。故NAND門207產(chǎn)生一個(gè)輸出“0”。由于讀出放大器斷開信號(hào)RD為“0”，所有的nMOS晶體管200至206被關(guān)斷。這時(shí)讀出放大器210被預(yù)充電，位線222被預(yù)充電到一個(gè)比電源電壓低的預(yù)定電壓。
另一方面，對(duì)存儲(chǔ)塊101的存儲(chǔ)塊選擇信號(hào)CS是“0”，不選擇存儲(chǔ)塊101。因此NAND門207產(chǎn)生一個(gè)輸出“1”，使讀出放大器斷開信號(hào)RD變?yōu)椤?”，開通所有的nMOS晶體管200至206。所有位線222放電并固定至一低電平。由于讀出放大器斷開信號(hào)RD是“1”，讀出放大器210被斷開。
在期間302內(nèi)，由于對(duì)存儲(chǔ)塊102的存儲(chǔ)塊選擇信號(hào)CS是“1”，讀出放大器210在采樣狀態(tài)，位線222被放電。讀出放大器產(chǎn)生輸出信號(hào)SOUT“1”，并且存儲(chǔ)塊在期間302結(jié)束之前立即產(chǎn)生輸出OUT“1”。用于存儲(chǔ)塊101的存儲(chǔ)塊選擇信號(hào)CS是“0”，讀出放大器210以與期間301中相同的方式繼續(xù)保持?jǐn)嚅_。
在期間303內(nèi)，讀出放大器210與在期間301一樣被預(yù)充電。在期間304內(nèi)，讀出放大器210以與在期間302內(nèi)基本相同的方式操作。然而，由于位線222保持不變，存儲(chǔ)塊產(chǎn)生一個(gè)輸出OUT“0”。
在地址最高有效位為“1”的期間305-308內(nèi)，讀出放大器210以與在期間301-304內(nèi)同樣的方式操作，只是存儲(chǔ)塊101和存儲(chǔ)塊102被切換。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器電路和常規(guī)的半導(dǎo)體存儲(chǔ)器電路的不同之處將在下面根據(jù)圖7和圖10來比較。在常規(guī)的半導(dǎo)體存儲(chǔ)器電路中，盡管位線與讀出放大器斷開，位線有可能被其他耦合信號(hào)或外來噪聲充電。因此，位線會(huì)被充電到一個(gè)比事先預(yù)定電壓還高的一個(gè)電壓上，這有可能在采樣期間位線的放電時(shí)間會(huì)比沒被充電時(shí)的放電時(shí)間要長(zhǎng)。這樣，讀出放大器輸出信號(hào)SOUT在一延時(shí)后發(fā)生改變，使得錯(cuò)誤數(shù)據(jù)“0”被數(shù)據(jù)鎖存器鎖存。
根據(jù)本發(fā)明的第一實(shí)施例，由于與讀出放大器斷開的位線是被由存儲(chǔ)塊選擇信號(hào)CS操作的nMOS晶體管200至206放電，所以位線保持在一個(gè)低電平。由于在沒被選中的存儲(chǔ)塊中的讀出放大器被斷開，能耗被相應(yīng)降低。由于當(dāng)讀出放大器斷開時(shí)位線被固定在一個(gè)低電平上，所以當(dāng)讀出放大器再次開始操作時(shí)錯(cuò)誤操作不會(huì)發(fā)生。
根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器電路將在下面根據(jù)圖11進(jìn)行描述。根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器電路中的每一個(gè)存儲(chǔ)塊與在圖9中第一實(shí)施例有基本相同的結(jié)構(gòu)。根據(jù)第二實(shí)施例，位線422(S)被Y選擇器413分開。圖12是圖11所示半導(dǎo)體存儲(chǔ)器電路的Y選擇器413的電路圖。根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)器電路整體上與圖8中半導(dǎo)體存儲(chǔ)器電路一樣。
如圖11所示，根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)器電路中的存儲(chǔ)塊包含有用于對(duì)地址420譯碼以選擇一字線421的一個(gè)X譯碼器412，用于存儲(chǔ)數(shù)據(jù)以及對(duì)應(yīng)于選擇的字線421使相應(yīng)位線423 B1、B2激活的多個(gè)存儲(chǔ)單元411，用于選擇一位線423的一個(gè)Y選擇器413，其自連接存儲(chǔ)單元411的激活位線423(B1,B2)與連接到讀出放大器410的位線423連接，一個(gè)讀出放大器410用于放大位線422(S)的電壓變化，用于在當(dāng)預(yù)充電信號(hào)PRI=0時(shí)的期間鎖存讀出放大器輸出的一個(gè)數(shù)據(jù)鎖存器409，以及一個(gè)基準(zhǔn)電壓發(fā)生器408，一個(gè)NAND門407。
如圖12所示，Y選擇器13包括用于放電各自的位線B1,B2和S的nMOS晶體管501至503，用于選擇地將位線B1,B2連接至S的nMOS晶體管504,505的反向器508，以及產(chǎn)生使位線B1,B2產(chǎn)生放電的OR門506,507。
在圖12中，當(dāng)讀出放大器斷開信號(hào)RD=0和地址信號(hào)AD=1時(shí)，nMOS晶體管504被開通，將位線B1與位線S連接。由于OR門507產(chǎn)生一個(gè)輸出“1”,nMOS晶體管503被開通，位線B2放電。
當(dāng)讀出放大器斷開信號(hào)RD=0和地址信號(hào)AD=0時(shí)，反向器508產(chǎn)生一個(gè)輸出“1”。nMOS晶體管505被開通，將位線B2與位線S連接。由于OR門506產(chǎn)生一個(gè)輸出“1”,nMOS晶體管502被開通，位線B1放電。
當(dāng)讀出放大器斷開信號(hào)RD=1時(shí)，OR門506,507分別產(chǎn)生一個(gè)輸出“1”，位線S,B1,B2被放電。
在與Y選擇器相連的存儲(chǔ)塊中，被Y選擇器斷開的位線有可能被其他耦合信號(hào)或外來噪聲充起。根據(jù)第二實(shí)施例由于沒有被選擇到的位線增加了放電電路，該放電電路總是產(chǎn)生一個(gè)預(yù)充電壓，使得半導(dǎo)體存儲(chǔ)器電路可在高速下工作。
在以上實(shí)施例中，為簡(jiǎn)單起間，半導(dǎo)體存儲(chǔ)器電路被描述成只有兩個(gè)存儲(chǔ)塊并且一次只由地址最高有效位選擇其一。然而，該發(fā)明可用于任何大小的存儲(chǔ)器或者超過兩個(gè)存儲(chǔ)塊，并且只要是用地址譯碼來交替地選擇存儲(chǔ)塊均可獲得以上所述優(yōu)點(diǎn)。
在第二實(shí)施例中，兩條位線從存儲(chǔ)塊連接至Y選擇器。然而，即使多于兩條位線被連接，只要是這些位線可以被地址譯碼交替選擇，就可取得以上所述同樣的優(yōu)點(diǎn)。
正如以上所述，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器電路設(shè)計(jì)成放電沒被選中的存儲(chǔ)塊位線，使得存儲(chǔ)塊中的讀出放大器在不損害高速操作下可以根據(jù)一地址有選擇的導(dǎo)通和斷開。這樣，讀出放大器的電流損耗可被減少。
由于當(dāng)存儲(chǔ)塊沒被選中時(shí)位線被放電，故在存儲(chǔ)塊沒被選中時(shí)位線不會(huì)被其他耦合信號(hào)或外來噪聲充電。隨之當(dāng)存儲(chǔ)塊再被選中和開始操作時(shí)，位線被充至一個(gè)被預(yù)定的電壓。這樣，半導(dǎo)體存儲(chǔ)器電路避免了在操作中變慢以及避免錯(cuò)誤操作，因此可以在高速下工作。
可以理解，盡管在前面的描述中本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)已陳列，這僅僅是舉例說明，在不脫離所附的權(quán)利要求的范圍內(nèi)各部分的結(jié)構(gòu)能夠有所變化。
權(quán)利要求
1．一種具有多個(gè)存儲(chǔ)塊和用于交替地選擇存儲(chǔ)塊的選擇裝置的半導(dǎo)體存儲(chǔ)器電路，所述的每一個(gè)存儲(chǔ)塊包括用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元，所述的存儲(chǔ)單元處于多條字線和多條位線的交叉處，以及用于放大所述位線上電壓變化的讀出放大器，其特征在于每一個(gè)所述的存儲(chǔ)塊還包括根據(jù)所述的選擇裝置的輸出來控制讀出放大器的工作狀態(tài)的讀出放大器控制裝置，以及用于將與讀出放大器連接的位線放電的放電裝置，這些讀出放大器是被所述的讀出放大器控制裝置阻止工作的。
2．根據(jù)要求1所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于所述的每個(gè)存儲(chǔ)塊具有一個(gè)用于在預(yù)充電期間鎖存所述的讀出放大器輸出的數(shù)據(jù)鎖存器。
3．根據(jù)要求1所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于所述的讀出放大器控制裝置包括當(dāng)所述的存儲(chǔ)塊中的一個(gè)沒有被選中時(shí)用于輸出一個(gè)讀出放大器斷開信號(hào)到所述讀出放大器的一邏輯電路，其中所述的放電裝置包括當(dāng)存儲(chǔ)塊中的一個(gè)沒被選中時(shí)用于將所述位線接地的分別與所述位線相連的多個(gè)MOS晶體管。
4．根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于包括響應(yīng)一地址每一個(gè)用于輸出數(shù)據(jù)的兩個(gè)所述的存儲(chǔ)塊；用于根據(jù)地址最高有效位交替選擇所述存儲(chǔ)塊輸出的兩個(gè)三態(tài)緩沖器；以及用于產(chǎn)生一個(gè)存儲(chǔ)塊選擇信號(hào)以控制所述的三態(tài)緩沖器中之一的一個(gè)反向器；每個(gè)所述存儲(chǔ)塊包括用于地址譯碼的一個(gè)譯碼器；用于存儲(chǔ)數(shù)據(jù)的所述多個(gè)存儲(chǔ)單元；連接到所述存儲(chǔ)單元的所述多條位線；用于放大所述位線上電壓變化的所述多個(gè)讀出放大器；用于在一個(gè)預(yù)充電信號(hào)為“0”期間鎖存所述讀出放大器輸出的一個(gè)數(shù)據(jù)鎖存器；對(duì)所述的存儲(chǔ)塊選擇信號(hào)和參考電壓ON信號(hào)響應(yīng)用于輸出讀出放大器斷開信號(hào)的一個(gè)“與非”門；對(duì)所述的讀出放大器斷開信號(hào)向應(yīng)用于將位線接地的分別與所述位線相連的多個(gè)nMOS晶體管；以及用于為所述的讀出放大器提供參考電壓的一參考電壓發(fā)生器。
5．一種具有多個(gè)存儲(chǔ)塊和用于交替選擇所述存儲(chǔ)塊的選擇裝置的半導(dǎo)體存儲(chǔ)器電路，所述的每一個(gè)存儲(chǔ)塊包括用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元，所述的存儲(chǔ)單元處于多條字線和多條位線的交叉處，還包括用于放大與其連接的一位線上電壓變化的一讀出放大器，以及用于選擇和連接所述的位線之一到所述讀出放大器的一個(gè)選擇器，其特征在于每個(gè)所述的存儲(chǔ)塊還包括用于根據(jù)所述的選擇裝置的輸出控制讀出放大器的工作狀態(tài)的讀出放大器控制裝置，以及用于將與所述讀出放大器連接的所述位線放電的放電電路，這些讀出放大器是被所述的讀出放大器控制裝置和連接到所述的選擇器的所述的位線阻止工作的，如果所述的讀出放大器是工作的，該放電電路對(duì)連接到所述的選擇器的未選中的位線放電。
6．根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于所述每個(gè)存儲(chǔ)塊包括用于在預(yù)充電期間鎖存所述的讀出放大器輸出的一數(shù)據(jù)鎖存器。
7．根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于所述的讀出放大器控制裝置包括當(dāng)所述存儲(chǔ)塊之一沒有被選中時(shí)用于向所述讀出放大器輸出讀出放大器斷開信號(hào)的一邏輯電路，在其中所述的放電裝置包括分別連接到與所述多個(gè)存儲(chǔ)單元連接的多條位線的多個(gè)MOS晶體管，并且所述的一位線與所述的一讀出放大器連接，用于當(dāng)位線沒被選中時(shí)將所述的位線接地。
8．根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器電路，其特征在于每個(gè)所述的存儲(chǔ)塊包括用于將地址譯碼以選擇一條所述字線的一個(gè)X譯碼器；其中每一個(gè)響應(yīng)對(duì)字線的選擇使所述位線中的兩條激活的所述存儲(chǔ)單元；用于選擇連接到該存儲(chǔ)單元的所述兩個(gè)位線之一的Y選擇器；用于放大被所述Y選擇器選擇的位線上電壓變化的所述讀出放大器；用于在預(yù)充電信號(hào)為“0”期間鎖存所述讀出放大器輸出的所述數(shù)據(jù)鎖存器；一個(gè)參考電壓發(fā)生器；以及對(duì)一個(gè)選擇信號(hào)響應(yīng)用于輸出讀出放大器斷開信號(hào)到所述讀出放大器和所述Y選擇器的一個(gè)“與非”門；所述Y選擇器包括用于選擇地將與所述存儲(chǔ)單元相連的所述兩條位線連接到與所述讀出放大器相連的該位線的兩個(gè)nMOS晶體管；一個(gè)反相器；用于將三個(gè)所述位線放電的三個(gè)nMOS晶體管；以及用于產(chǎn)生一信號(hào)以選擇地放電與所述存儲(chǔ)單元相連的所述兩條位線的兩個(gè)“或”門。
全文摘要
一種減少讀出放大器功耗，防止錯(cuò)誤操作并可高速工作的半導(dǎo)體存儲(chǔ)器。由存儲(chǔ)塊構(gòu)成，存儲(chǔ)塊包括譯碼器，存儲(chǔ)單元，用于放大位線上電壓變化的讀出放大器，用于鎖存讀出放大器輸出的一數(shù)據(jù)鎖存器，用于將位線放電的nMOS晶體管，用于產(chǎn)生讀出放大器斷開信號(hào)RD的“與非”門，以及一參考電壓發(fā)生器。響應(yīng)存儲(chǔ)塊選擇信號(hào)CS，“與非”門產(chǎn)生讀出放大器斷開信號(hào)RD，該信號(hào)去接通nMOS晶體管以將沒被選擇的存儲(chǔ)塊的位線放電。
文檔編號(hào)G11C7/00GK1238561SQ9910755
公開日1999年12月15日 申請(qǐng)日期1999年5月25日 優(yōu)先權(quán)日1998年5月25日
發(fā)明者家永隆 申請(qǐng)人:日本電氣株式會(huì)社