基于stt-ram存儲(chǔ)單元錯(cuò)誤率分布的puf認(rèn)證方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于信息安全領(lǐng)域，涉及一種物理不可克隆(PUF)認(rèn)證方法，尤其涉及一種基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法。
【背景技術(shù)】
[0002]自旋矩傳輸隨機(jī)讀寫器(STT-RAM)是一種新型非易失(Non-volatile)存儲(chǔ)器。STT-RAM被認(rèn)為是未來SRAM的替代品之一，擁有高密度，低靜態(tài)功耗，低訪存時(shí)間等優(yōu)點(diǎn)。與此同時(shí)，物理不可克隆技術(shù)(PUF)正被廣泛建議應(yīng)用于設(shè)備認(rèn)證，而其他非易失性存儲(chǔ)已經(jīng)被提出用于制作PUF，但是普遍存在硬件開銷大或者延遲高等問題。
[0003]2011年，美國的Prabhu等人提出利用NAND Flash來進(jìn)行設(shè)備認(rèn)證。他們首先提取Flash中每個(gè)比特對干擾錯(cuò)誤(disturb error)的敏感程度，編程延遲等等，然后計(jì)算相關(guān)系數(shù)的辦法來區(qū)分和認(rèn)證芯片。這種辦法延遲長(15s)，且環(huán)境影響下可能會(huì)失效。
[0004]2012年，美國的Rajendran等人提出利用憶阻器(Memristor)來進(jìn)行設(shè)備認(rèn)證。他們首先用感應(yīng)器(sensor)采集每個(gè)單元節(jié)點(diǎn)的電壓，然后利用電壓信息進(jìn)行認(rèn)證芯片。這種辦法由于需要使用感應(yīng)器采集每個(gè)節(jié)點(diǎn)電壓，額外電路開銷較大，并且環(huán)境變化也會(huì)影響穩(wěn)定性。

【發(fā)明內(nèi)容】

[0005]為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種利用自旋矩傳輸隨機(jī)讀寫器(STT-RAM)存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法，在很小的硬件代價(jià)以及時(shí)間代價(jià)下，解決設(shè)備認(rèn)證的問題，提高認(rèn)證的可靠性。
[0006]本文定義如下術(shù)語:
[0007](I)Error-Least-State:表示本發(fā)明工作環(huán)境中，STT-RAM單元錯(cuò)誤率最低的環(huán)境。例如，在工作電壓0.9V-1.1V、工作溫度275K-325K的環(huán)境下，Error-Least-State表示最高工作電壓、最低工作溫度的環(huán)境，即(1.1V，275K)的環(huán)境。
[0008](2)Error-Most-State:表示本發(fā)明工作環(huán)境中，STT-RAM單元錯(cuò)誤率最高的環(huán)境。例如，在工作電壓0.9V-1.1V、工作溫度275K-325K環(huán)境下，Error-Most-State表示最低工作電壓、最高工作溫度的環(huán)境，即(0.9V，325K)的環(huán)境。
[0009](3)RWR測試:即讀寫讀測試，是一種檢測單元錯(cuò)誤率的方法。該方法首先讀取單元數(shù)據(jù)，反轉(zhuǎn)數(shù)據(jù)后寫回，再讀出數(shù)據(jù)檢測數(shù)據(jù)是否成功改變來檢測讀寫錯(cuò)誤。
[0010](4)EDP:即錯(cuò)誤率差分對(Error-rate Differential Pair)，表不 STT-RAM 陣列中滿足下列關(guān)系的兩個(gè)相鄰單元:在N輪RWR測試中，兩個(gè)單元發(fā)生錯(cuò)誤的次數(shù)之差大于等于一給定次數(shù)Nth。通過對IMB大小ITlJ的STT-RAM存儲(chǔ)陣列進(jìn)行仿真實(shí)驗(yàn)，證明N和Nth的取值應(yīng)該滿足N = Nth> = 3，本發(fā)明實(shí)施例中N = Nth= 3。
[0011]本發(fā)明的原理是，本發(fā)明基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法包括三個(gè)階段:預(yù)處理階段、注冊階段和驗(yàn)證階段。首先在預(yù)處理階段(Pre-process)記錄STT-RAM陣列中所有EDP的位置，然后在注冊階段(Enrollment Phase)輸入多個(gè)EDP位置，芯片電路利用這些EDP內(nèi)兩個(gè)單元錯(cuò)誤率相對大小來輸出參考輸出(ReferenceResponse)，在驗(yàn)證階段(Evaluat1n Phase)再次重現(xiàn)注冊階段，最后根據(jù)驗(yàn)證階段和注冊階段的輸出判斷芯片的真假。
[0012]本發(fā)明提供的技術(shù)方案是:
[0013]一種基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法，依次包括如下步驟:
[0014]I)在預(yù)處理階段執(zhí)行如下操作，得到多個(gè)EDP單元的地址:
[0015]1.1分別在Error-Least-State與Error-Most-State環(huán)境下，對于每個(gè)奇地址單元，設(shè)定該單元的地址為Addr，通過N輪RWR測試判斷地址為Addr與Addr+Ι兩個(gè)單元是否構(gòu)成EDP ；
[0016]1.2如果上述兩個(gè)單元構(gòu)成EDP，則得到該EDP的地址EDP_Addr和EDP_Addr+l ；
[0017]1.3將EDP_Addr輸出保存到數(shù)據(jù)庫；
[0018]2)在注冊階段執(zhí)行如下操作，得到參考輸出:
[0019]2.1取得Nse。個(gè)在預(yù)處理階段得到的數(shù)據(jù)庫中的EDP，計(jì)數(shù)器置為O ;其中，Nsec^偶數(shù)；N■的取值應(yīng)大于等于128，本發(fā)明中實(shí)施例中N.取值為128 ；
[0020]2.2對于每個(gè)EDP，判斷EDP_Addr與EDP_Addr+l地址的兩個(gè)單元在R輪RWR測試中，哪個(gè)單元發(fā)生錯(cuò)誤的次數(shù)更多；如果EDP_Addr+l比EDP_Addr發(fā)生錯(cuò)誤的次數(shù)多，計(jì)數(shù)器加I ;通過對IMB大小ITlJ的STT-RAM存儲(chǔ)陣列進(jìn)行仿真實(shí)驗(yàn)，證明R的取值應(yīng)該滿足R> = 4，本發(fā)明實(shí)施例中R = 4。
[0021]2.3當(dāng)遍歷Nse。個(gè)EDP后，將計(jì)數(shù)器中的數(shù)與Nse。的一半比大小，大于等于時(shí)輸出I否則輸出O ;
[0022]2.4將2.3輸出結(jié)果作為參考輸出，存到一個(gè)安全的數(shù)據(jù)庫中；
[0023]3)設(shè)結(jié)果不同次數(shù)為0，在驗(yàn)證階段執(zhí)行如下操作，得到結(jié)果不同的總次數(shù)，用于驗(yàn)證給定設(shè)備與注冊階段的設(shè)備是否相同:
[0024]3.1取得Nse。個(gè)在預(yù)處理階段得到的數(shù)據(jù)庫中的EDP，將計(jì)數(shù)器置為O ;確保這N se。個(gè)EDP作為一次整體的輸入在注冊階段被使用過；該N.取值與步驟2.1中的N ■取值相同，本發(fā)明實(shí)施例中取值為128 ；
[0025]3.2對于每個(gè)EDP，判斷EDP_Addr與EDP_Addr+l地址的兩個(gè)單元在R輪RWR測試中，哪個(gè)單元發(fā)生錯(cuò)誤的次數(shù)更多；如果EDP_Addr+l比EDP_Addr發(fā)生錯(cuò)誤的次數(shù)多，計(jì)數(shù)器加I ;該R取值與步驟2.2中的R取值相同，本發(fā)明實(shí)施例中取值為4 ；
[0026]3.3當(dāng)遍歷Nse。個(gè)EDP_Addr后，將計(jì)數(shù)器中的數(shù)與N se。的一半比大小，大于等于時(shí)輸出I否則輸出O ;
[0027]3.4將3.3的輸出結(jié)果與注冊階段步驟2.4的參考輸出結(jié)果作比較，如果二者結(jié)果不同則結(jié)果不同次數(shù)加I ;
[0028]3.5多次重復(fù)步驟3.1到3.4，得到結(jié)果不同的總次數(shù)；
[0029]3.6判斷步驟3.5中結(jié)果不同的總次數(shù)是否大于設(shè)定閾值，如大于則判斷設(shè)備沒通過認(rèn)證，否則設(shè)備通過認(rèn)證。
[0030]在本發(fā)明實(shí)施例中，上述基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法是在工作電壓0.9V-1.1V、工作溫度275K-325K環(huán)境下進(jìn)行的，其中，步驟1.1中的Error-Most-State表示最低工作電壓、最高工作溫度的環(huán)境，即(0.9V，325K)的環(huán)境；Error-Least-State表示最高工作電壓、最低工作溫度的環(huán)境，S卩(1.1V，275K)的環(huán)境。
[0031]上述基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法中，經(jīng)過仿真實(shí)驗(yàn)，步驟1.1是通過兩個(gè)單元發(fā)生錯(cuò)誤的次數(shù)之差是否大于等于Nth來判斷兩個(gè)位置的單元是否構(gòu)成EDP ;步驟1.1中的N和Nth的取值應(yīng)該滿足N = N th> = 3，本發(fā)明實(shí)施例中N =Nth= 3 ;步驟2.2中的R取值應(yīng)該滿足R> = 4，本發(fā)明實(shí)施例中R = 4 ;步驟3.2中的R取值與步驟2.2相同；步驟3.5中的多次為128次，步驟3.6中的閾值為23。在本發(fā)明實(shí)施例中，步驟2.1和步驟3.1中的N.取值為128。
[0032]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0033]通過本發(fā)明所提供的基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法，利用驗(yàn)證階段和注冊階段輸出的EDP內(nèi)兩個(gè)單元錯(cuò)誤率相對大小對硬件設(shè)備進(jìn)行認(rèn)證，提高了認(rèn)證的可靠性，加快了認(rèn)證速度，節(jié)省了硬件開銷。
【附圖說明】
[0034]圖1是本發(fā)明實(shí)施例中預(yù)處理階段的流程框圖。
[0035]圖2是本發(fā)明實(shí)施例中注冊階段的流程框圖。
[0036]圖3是本發(fā)明實(shí)施例中驗(yàn)證階段的流程框圖。
【具體實(shí)施方式】
[0037]下面結(jié)合附圖，通過實(shí)施例進(jìn)一步描述本發(fā)明，但不以任何方式限制本發(fā)明的范圍。
[0038]本實(shí)施例針對I個(gè)IMB大小ITlJ的STT-RAM進(jìn)行認(rèn)證，指定其工作環(huán)境為電壓范圍0.9V-1.1V，溫度范圍275K到325K。利用本發(fā)明提供的基于STT-RAM存儲(chǔ)單元錯(cuò)誤率分布的物理不可克隆認(rèn)證方法，本實(shí)施例的認(rèn)證工作分為三個(gè)階段一一預(yù)處理階段、注冊階段，驗(yàn)證階段。
[0039]A.在預(yù)處理階段，執(zhí)行如下操作:
[0040]Al.分別在 Error-Least-State 與 Error-Most-State 下，對于每個(gè)奇地址 Addr，判斷Addr與Addr+Ι兩個(gè)位置的單元是否構(gòu)成EDP。判斷EDP的方法是，在N輪RWR測試中，兩個(gè)單元發(fā)生錯(cuò)誤的次數(shù)之差大于等于Nth，本實(shí)施例中，N和Nth均取值為3 ;
[0041]A2.如果構(gòu)成EDP輸出Addr的值，否則繼續(xù)檢測