非揮發(fā)性存儲器中的位線電壓調(diào)整器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體涉及非揮發(fā)性存儲器，且更特別的是，涉及通過在寫入操作期間調(diào)整施加至目標(biāo)存儲器單元的位線(bitline)及該目標(biāo)存儲器單元或毗鄰存儲器單元的鄰近位線的電壓，使非揮發(fā)性存儲器的寫入干擾效應(yīng)最小化。
【背景技術(shù)】
[0002]半導(dǎo)體制程、數(shù)位系統(tǒng)架構(gòu)及無線基礎(chǔ)設(shè)施的進(jìn)展主要導(dǎo)致產(chǎn)生大量的電子產(chǎn)品，特別是消費(fèi)者產(chǎn)品，以致對于非揮發(fā)性存儲器的效能及密度的需求日益增加。和半導(dǎo)體工業(yè)的許多方面一樣，人們持續(xù)企圖及努力實(shí)現(xiàn)更高的裝置裝填密度以及增加單一晶粒、晶圓或半導(dǎo)體裝置上的存儲器單元數(shù)。同時，也想要增加裝置速度及效能。
[0003]常見非揮發(fā)性存儲器裝置包括由各自能夠儲存一或更多資料位元的許多個別存儲器單元構(gòu)成的虛擬接地存儲器陣列。典型的非揮發(fā)性存儲器架構(gòu)包括由個別電荷儲存晶體管單元構(gòu)成的存儲器陣列，它們通常為浮柵型晶體管或電荷捕捉層晶體管。在常見的陣列架構(gòu)中，存儲器單元通常排列成由橫列及直行組成的網(wǎng)格。傳統(tǒng)上，每個晶體管存儲器單元包含柵極、源極及漏極節(jié)點(diǎn)。在一些非揮發(fā)性存儲器中，橫列中的每個存儲器單元共享連接至各單元的柵極的共用字線。該陣列也包含通常與該字線垂直地裝設(shè)的許多位線。每條位線在陣列中連接至直行的各存儲器單元的源極/漏極節(jié)點(diǎn)，其中，鄰近單元共享位線。
[0004]在許多非揮發(fā)性存儲器裝置中，存儲器陣列經(jīng)組織成為可個別定址的單位、群組或分區(qū)供讀取、寫入及抹除操作通過地址解碼電路來存取。該非揮發(fā)性存儲器裝置常常包含適當(dāng)?shù)慕獯a及群組選擇電路，以及驅(qū)動器電路用以提供適當(dāng)?shù)碾妷褐琳徊僮鞯膯卧淖志€(wordline)及位線，這為本技藝所習(xí)知。
[0005]有些非揮發(fā)性存儲器(例如閃存(flash memory)) 一般是用熱電子注入來編程以及用傅勒-諾德翰穿隧(Fowler-Nordheim tunneling)來抹除。通常通過施加適當(dāng)?shù)碾妷褐翗?biāo)定存儲器單元的柵極、源極及漏極節(jié)點(diǎn)來執(zhí)行這些機(jī)制。在抹除或?qū)懭氩僮髌陂g，施加適當(dāng)?shù)碾妷褐辆w管節(jié)點(diǎn)以造成標(biāo)定晶體管單元的浮柵或電荷捕捉層存入或去除電荷。在讀取操作期間，施加適當(dāng)?shù)碾妷褐辆w管節(jié)點(diǎn)以造成電流流入標(biāo)定單元，其中，儲存于單元的資料的數(shù)值用電流的量表示。該存儲器裝置包含適當(dāng)?shù)碾娐芬愿袦y所得單元電流以便確定儲存于其中的資料，然后提供給裝置的資料匯流排端子供使用該存儲器裝置的系統(tǒng)中的其他裝置存取。
[0006]根據(jù)在標(biāo)定存儲器單元在存儲器陣列的橫列及直行中的位置來識別它的定位。周邊電路接收定址資訊，而解碼電路則用來選擇與目標(biāo)單元關(guān)連的適當(dāng)字線及位線。
[0007]為了初始化目標(biāo)單元的寫入操作，施加編程電壓(programming voltage)至親合至標(biāo)定晶體管存儲器單元的柵極的適當(dāng)字線。通常只有對應(yīng)至選定目標(biāo)單元的漏極節(jié)點(diǎn)的位線接收漏極偏壓編程電壓，同時對應(yīng)至目標(biāo)單元的源極節(jié)點(diǎn)的其他位線接收在接地電位或其附近的源極偏壓。在該寫入操作期間，習(xí)知電路使鄰近未標(biāo)定單元的所有其他位線與電壓源電氣去耦合使得可以說該等位線是“浮動的”。由于鄰近位線是浮動的，在同一橫列的鄰近存儲器單元理論上不傳導(dǎo)電流以及不被目標(biāo)單元的寫入操作影響。不過，由于連接至與目標(biāo)單元相同的字線，在同一橫列的鄰近單元都處于因施加至其柵極的電壓而引起的阻性狀態(tài)(resistive state)。此外，由于金屬位線之間的電容親合，在紙鄰單元的漏極、源極節(jié)點(diǎn)之間可能出現(xiàn)反向電位差而導(dǎo)致未標(biāo)定毗鄰單元有非所欲寫入干擾。寫入干擾為施加高電壓至位線以改變目標(biāo)存儲器單元的狀態(tài)的不幸副產(chǎn)品。
[0008]在有些存儲器陣列中，目標(biāo)位線與鄰近浮動位線之間的電容耦合以及位線至位線的泄露電流有效地“上拉”鄰近“浮動”位線在寫入操作期間經(jīng)驗(yàn)的電壓以緊緊跟隨施加至目標(biāo)單元位線的漏極偏壓。因此，未標(biāo)定單元的源極、漏極節(jié)點(diǎn)之間的任何電位差是微小數(shù)值因而通過未標(biāo)定單元的最小電流，通常不會在未標(biāo)定單元造成嚴(yán)重的寫入干擾條件。另夕卜，有些非揮發(fā)性存儲器裝置控制目標(biāo)位線的斜坡率以便更有效地“上拉”浮動位線的電壓藉此減少目標(biāo)單元位線、鄰近浮動位線之間的電位差。不過，這個技術(shù)在已為市場所需求的高密度存儲器陣列不太有效。
[0009]有些非揮發(fā)性存儲器裝置通過減少各個晶體管存儲器單元的物理尺寸以及增加更多橫列的單元至陣列來實(shí)現(xiàn)較高密度的虛擬接地存儲器陣列。因此，耦合至存儲器單元的源極/漏極節(jié)點(diǎn)的位線是以實(shí)際上更靠近地安置以及各條位線有因負(fù)載及長度增加而增加的電阻值。因此，較高密度陣列的位線有增加的電阻/電容時間常數(shù)(RC timeconstant)而誘發(fā)浮動鄰近位線的充電延遲。由于此延遲，浮動位線電壓會更慢地充電，并且在寫入操作期間不緊緊跟隨目標(biāo)位線電壓。因此，鄰近存儲器單元的源極及漏極節(jié)點(diǎn)之間經(jīng)驗(yàn)到增加的電位差可能造成未標(biāo)定鄰近單元的寫入條件而導(dǎo)致嚴(yán)重及非所欲寫入干擾效應(yīng)。此外，有較小物理尺寸的晶體管更敏感，因此即使先前毗鄰單元有容忍寫入條件可能隨著時間對充電產(chǎn)生嚴(yán)重的擾亂從而毗鄰單元的資料。因此，隨著非揮發(fā)性存儲器裝置實(shí)作成有較高的密度以及更小的晶粒大小結(jié)構(gòu)，寫入干擾問題變成更加嚴(yán)重以及更加難以處理。
[0010]亟須一種設(shè)備及方法用以致能高密度存儲器陣列以合意效能速度進(jìn)行寫入操作，同時保留鄰近單元的現(xiàn)有狀態(tài)。
【附圖說明】
[0011]以下參考附圖描述本發(fā)明的具體實(shí)施例。附圖中，相同或功能類似的元件用相同的元件符號表示。另外，元件符號最左側(cè)的數(shù)字是表示該元件符號首次出現(xiàn)的圖式。
[0012]圖1的橫截面圖示用于非揮發(fā)性存儲器陣列(例如，閃存)的η型通道浮柵場效晶體管。
[0013]圖2的橫截面圖示用于非揮發(fā)性存儲器陣列(例如，閃存)的η型通道電荷捕捉層場效晶體管。
[0014]圖3的示意圖部分圖示示范非揮發(fā)性虛擬接地存儲器陣列的晶體管存儲器單元橫列。
[0015]圖4圖示根據(jù)本發(fā)明的示范具體實(shí)施例的一般系統(tǒng)結(jié)構(gòu)的示意方塊圖。
[0016]圖5Α、圖5Β及圖5C各自圖示寫入脈沖、漏極偏壓信號及源極偏壓信號的示范電壓波形。
[0017]圖6的示意圖根據(jù)本發(fā)明的示范具體實(shí)施例圖示用于控制目標(biāo)位線電壓及鄰近位線電壓的位線驅(qū)動器電路。
[0018]圖7的時序圖圖示有關(guān)位線的各種數(shù)位控制信號及對應(yīng)電壓波形。
[0019]圖8的示意方塊圖根據(jù)本發(fā)明的示范具體實(shí)施例圖示用于控制目標(biāo)位線電壓及鄰近位線電壓的替代位線驅(qū)動器電路。
[0020]圖9的示意圖根據(jù)本發(fā)明的示范具體實(shí)施例部分圖示在同時寫入操作期間的晶體管存儲器單元橫列。
[0021]圖10的示意圖根據(jù)本發(fā)明的示范具體實(shí)施例圖示用于控制標(biāo)定存儲器單元的源極偏壓的位線驅(qū)動器電路。
[0022]圖11的時序圖圖示有關(guān)位線的各種數(shù)位控制信號及對應(yīng)電壓波形。
[0023]圖12及圖13的流程圖圖示根據(jù)本發(fā)明的方法。
[0024]應(yīng)注意，圖示于附圖的各種半導(dǎo)體結(jié)構(gòu)的橫截面圖不一定按照比例繪制，反而，如同本技藝的習(xí)慣，是繪制成可促進(jìn)讀者了解它們所圖示的結(jié)構(gòu)、制程步驟及操作。
【具體實(shí)施方式】
[0025]以下詳細(xì)說明參考附圖以圖解說明與本發(fā)明一致的示范具體實(shí)施例。詳細(xì)說明中提及“一示范具體實(shí)施例”、“示范具體實(shí)施例”、等等是表示所描述的示范具體實(shí)施例可包含特定特征、結(jié)構(gòu)或特性，但是每個示范具體實(shí)施例不一定包含該特定特征、結(jié)構(gòu)或特性。此外，此類短語不一定參考同一個示范具體實(shí)施例。此外，當(dāng)描述與示范具體實(shí)施例有關(guān)的特定特征、結(jié)構(gòu)或特性時，在熟諳此藝者的知識內(nèi)，可影響與其他示范具體實(shí)施例有關(guān)的特征、結(jié)構(gòu)或特性，無論是否有明確的描述。
[0026]提供描述于本文的示范具體實(shí)施例供圖解說明用，而且沒有限定性。其他的示范具體實(shí)施例有可能，而且在本發(fā)明的精神及范疇內(nèi)可做出該等示范具體實(shí)施例的修改。因此，本【【具體實(shí)施方式】】的意思不是要限制本發(fā)明。反而，本發(fā)明的范疇只用權(quán)利要求書及其均等物定義。
[0027]本【【具體實(shí)施方式】】會充分顯露本發(fā)明的一般性質(zhì)，使得通過應(yīng)用熟諳此藝者的知識可輕易地修改該等示范具體實(shí)施例及/或適合于各種應(yīng)用，無需過多的實(shí)驗(yàn)，而不脫離本發(fā)明的精神及范疇。因此，希望基于本文的教學(xué)及指導(dǎo)的此類改造及修改是在該等示范具體實(shí)施例的意思及眾多均等物內(nèi)。應(yīng)了解，本文的用語或技術(shù)是用來描述而不是限制，因此本專利說明書的技術(shù)或用語應(yīng)由熟諳此藝者按照本文的教學(xué)來解釋。
[0028]技術(shù)
[0029]術(shù)語晶片、晶粒、集成電路、半導(dǎo)體裝置及微電子裝置在電子學(xué)領(lǐng)域常?？苫Q。本發(fā)明可應(yīng)用于以上所有，因?yàn)樵擃I(lǐng)域廣泛了解這些術(shù)語。
[0030]關(guān)于晶片，常見經(jīng)由物理導(dǎo)電連接，可耦合功率、接地及各種信號于晶片與其他電路元件之間。這種連接點(diǎn)可稱為輸入、輸出、輸入/輸出(1/0)、端子、接線、針、墊、埠、介面或類似變體及組合。雖然常用電導(dǎo)體來做出晶片之間的連接，然而熟諳此藝者會明白，晶片與其他電路元件可換成用光學(xué)、機(jī)械、磁性、靜電及電磁介面來耦合。
[0031]多晶娃為由隨機(jī)定向微晶或疇(domain)構(gòu)成有無孔形式的娃。多晶娃常用化學(xué)氣相沉積由硅源氣體或其他方法形成以及結(jié)構(gòu)含有大角度的晶界、雙晶界或兩者。多晶硅在本領(lǐng)域常被稱作多晶硅，有時簡稱為poly。
[0032]如本文所使用的，F(xiàn)ET是指金屬氧化物半導(dǎo)體場效晶體管(MOSFET)。η型通道FET在此被稱為NFET。P型通道FET在此被稱為PFET。
[0033]浮柵晶體管是指將堆迭配置于通道區(qū)上方的FET，在此該堆迭有配置于FET的通道區(qū)上方的第一電介質(zhì)層，配置于第一電介質(zhì)層上方的第一導(dǎo)電材料，配置于該導(dǎo)電材料上方的第二電介質(zhì)層，以及配置于該第二電介質(zhì)層上方的第二導(dǎo)電材料。該第一電介質(zhì)層在此被稱為浮柵電介質(zhì)層。在歷史上，以及比較不準(zhǔn)確而言，該第一電介質(zhì)層被稱為通道氧化物。該第一導(dǎo)電材料被稱為浮柵。該第二電介質(zhì)層在此被稱為控制柵極電介質(zhì)層。在歷史上，該第二電介質(zhì)層被稱為多晶娃層間氧化物(interpoly oxide)，但是此術(shù)語會使人誤認(rèn)高k介電材料的浮柵晶體管為第二電介質(zhì)層以及由金屬、金屬合金、或金屬或金屬合金堆迭(HKMG)制成的控制柵極。該第二導(dǎo)電材料被稱為控制柵極。在此配置中，浮柵與任何其他電節(jié)點(diǎn)絕緣。
[0034]源極/漏極(S/