經(jīng)由內(nèi)插推斷與存儲器單元相關(guān)的閾值電壓分布的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及半導(dǎo)體存儲器及方法，且更特定地說，涉及經(jīng)由內(nèi)插推斷與存儲器單元相關(guān)的閾值電壓分布。
【背景技術(shù)】
[0002]存儲器裝置通常被提供作為計算機或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路及/或外部可抽換裝置。存在包含易失性及非易失性存儲器的許多不同類型的存儲器。易失性存儲器可需要電力來維持其信息且除了其它以外還可包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)及同步動態(tài)隨機存取存儲器(SDRAM)。非易失性存儲器可通過在沒有供電時保留存儲信息來提供永久信息且除了其它以外還可包含NAND閃存、NOR閃存、相變隨機存儲器存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)及磁性隨機存取存儲器(MRAM) ο
[0003]存儲器裝置可組合在一起以形成固態(tài)硬盤(SSD)。除了其它類型的非易失性及易失性存儲器以外，SSD還可包含非易失性存儲器(例如，NAND閃存及/或NOR閃存)及/或可包含易失性存儲器(例如，DRAM及/或SRAM)。例如，閃存裝置可包含將信息存儲在(例如)浮動?xùn)艠O的電荷存儲結(jié)構(gòu)中的存儲器單元，且可用作廣泛的電子應(yīng)用的非易失性存儲器。閃存裝置通常使用單晶體管存儲器單元，其實現(xiàn)高存儲器密度、高可靠性及低功耗。
[0004]陣列架構(gòu)中的存儲器單元可編程為所需狀態(tài)。例如，電荷可被置于存儲器單元的電荷存儲結(jié)構(gòu)(例如，浮動?xùn)艠O)上或從所述電荷存儲結(jié)構(gòu)移除以將所述單元編程為特定數(shù)據(jù)狀態(tài)。存儲器單元的電荷存儲結(jié)構(gòu)上的存儲電荷可指示所述單元的閾值電壓(Vt)。
[0005]例如，單階單元(SLC)可被編程為兩個不同數(shù)據(jù)狀態(tài)中的有向數(shù)據(jù)狀態(tài)，所述兩個不同數(shù)據(jù)狀態(tài)可由二進制單位I或O表示。一些閃存單元可被編程為兩個以上數(shù)據(jù)狀態(tài)中的有向數(shù)據(jù)狀態(tài)(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)。這些單元可被稱作多狀態(tài)存儲器單元、多單位單元或多階單元(MLC)。MLC可提供較高密度存儲器且不增加存儲器單元的數(shù)量，因為每一單元可表示一個以上位數(shù)(例如，一位以上)。
【附圖說明】
[0006]圖1說明根據(jù)本發(fā)明的多個實施例的非易失性存儲器陣列的一部分的示意圖。
[0007]圖2說明根據(jù)本發(fā)明的多個實施例的多個閾值分布、感測電壓及數(shù)據(jù)指派的圖。
[0008]圖3說明呈根據(jù)本發(fā)明的多個實施例的存儲器裝置的形式的設(shè)備的框圖。
[0009]圖4A到4B說明根據(jù)本發(fā)明的多個實施例的多個閾值電壓分布、感測電壓、數(shù)據(jù)指派及直方圖的圖。
[0010]圖5A到5C說明根據(jù)本發(fā)明的多個實施例的多個閾值電壓分布、感測電壓、數(shù)據(jù)指派及直方圖的圖。
【具體實施方式】
[0011]本發(fā)明包含用于經(jīng)由內(nèi)插推斷與存儲器單元相關(guān)的閾值電壓分布的設(shè)備及方法。多個實施例包含確定各自編程為多個數(shù)據(jù)狀態(tài)中的一者的一組存儲器單元的軟數(shù)據(jù)，其中所述軟數(shù)據(jù)包括多個不同軟數(shù)據(jù)值；確定與所述不同軟數(shù)據(jù)值中的每一者相關(guān)的存儲器單元的數(shù)量；及使用與所述不同軟數(shù)據(jù)值中的每一者相關(guān)的存儲器單元的所述經(jīng)確定數(shù)量經(jīng)由內(nèi)插過程推斷與所述組存儲器單元相關(guān)的閾值電壓分布的至少一部分。
[0012]硬數(shù)據(jù)可指存儲在一或多個存儲器單元中且響應(yīng)于(例如)讀取操作提供給主機的二進制數(shù)據(jù)值。在各個實例中，還可確定與讀取操作相關(guān)的軟數(shù)據(jù)。例如，在讀取操作期間，斜坡感測信號可施加于選定存儲器單元，且頁緩沖器可在選定存儲器單元導(dǎo)電(或停止導(dǎo)電，在下降斜坡讀取操作的情況下)時鎖存對應(yīng)于感測信號的振幅的數(shù)值。數(shù)值的最高有效位可對應(yīng)于硬數(shù)據(jù)(例如，選定單元的數(shù)據(jù)狀態(tài))，且數(shù)值的最低有效位可對應(yīng)于相關(guān)軟數(shù)據(jù)。例如，軟數(shù)據(jù)可指示硬數(shù)據(jù)(例如，關(guān)于所述單元存儲讀取硬數(shù)據(jù)的概率或所述單元存儲不同數(shù)據(jù)的概率的信息)的質(zhì)量及/或置信度。因此，除了其它好處以外，軟數(shù)據(jù)還可提供諸多好處，例如增加精確度及/或可靠度(例如，降低錯誤率)及/或增加存儲器壽命O
[0013]例如，在本發(fā)明的多個實施例中，與多個存儲器單元相關(guān)的軟數(shù)據(jù)可用來經(jīng)由如本文中將進一步描述的內(nèi)插過程推斷與多個存儲器單元相關(guān)的閾值電壓(Vt)分布(例如，Vt分布曲線)。與先前方法相比，使用內(nèi)插以推斷Vt分布可提供增加的Vt分布分辨率(例如，與200暈伏Vt分布分辨率相比，50暈伏Vt分布分辨率)。除了其它好處以外，提供增加的(例如，更精細的)Vt分布分辨率還可提供諸多好處，例如實現(xiàn)進一步信號處理(例如，谷值檢測)。
[0014]在本發(fā)明的以下詳述中，參考形成本發(fā)明的一部分且通過說明展示可如何實踐本發(fā)明的多個實施例的附圖。這些實施例經(jīng)足夠詳細描述以使得所屬領(lǐng)域的一般技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)了解可利用其它實施例且可在不違背本發(fā)明的范圍的情況下作出過程、電及/或結(jié)構(gòu)改變。
[0015]如本文中使用，“多個”事物可指一或多個此類事物。例如，多個存儲器單元可指一或多個存儲器單元。此外，如本文中尤其關(guān)于圖式中的參考數(shù)字使用的符號“M”及“N”指示本發(fā)明的多個實施例可包含因此指定的多個特定特征。
[0016]本文中的圖遵循編號慣例，其中第一位數(shù)或前面的位數(shù)對應(yīng)于圖號且剩余位數(shù)識別圖中的元件或組件。不同圖中的類似元件或組件可通過使用類似位數(shù)而識別。例如，100可參照圖1中的元件“00”，且類似元件可被參照為圖3中的300。如將明白，本文中的各個實施例中所示的元件可經(jīng)增加、交換及/或消除以提供本發(fā)明的多個額外實施例。此外，如將明白，圖中提供的元件的比例及相對尺度預(yù)期說明本發(fā)明的實施例且不應(yīng)采取限制意義。
[0017]圖1說明根據(jù)本發(fā)明的多個實施例的非易失性存儲器陣列100的一部分的示意圖。圖1的實施例說明NAND架構(gòu)非易失性存儲器陣列。然而，本文中描述的實施例不限于此實例。如圖1中所示，存儲器陣列100包含存取線(例如，字線105-1、...、105-N)及交叉數(shù)據(jù)線(例如，本地位線)107-1、107-2、107-3、...、107-M。為便于在數(shù)字環(huán)境中尋址，字線105-1、...、105-N及本地位線107-1、107-2、107-3、...、107-M的數(shù)目可為2的某個冪次(例如，256個字線乘以4，096個位線)。
[0018]存儲器陣列100 包含 NAND 串 109-1、109-2、109-3、...、109_M。每一 NAND 串包含各自通信地耦合到相應(yīng)字線105-1、...U05-N的非易失性存儲器單元111-1、...、111_N。每一 NAND串(及其組成存儲器單元)還與本地位線107-1、107-2、107-3、...、107_M相關(guān)。每一 NAND 串 109-1、109-2、109-3、...109-M 的非易失性存儲器單元 111-1、...、111_N 在源極選擇門(SGS)(例如，場效應(yīng)晶體管(FET)) 113與漏極選擇門(SGD)(例如，F(xiàn)ET) 119之間經(jīng)源極-漏極串聯(lián)連接。每一源極選擇門113經(jīng)配置以響應(yīng)于源極選擇線117上的信號將相應(yīng)NAND串選擇性地耦合到共同源極123，而每一漏極選擇門119經(jīng)配置以響應(yīng)于漏極選擇線115上的信號將相應(yīng)NAND串選擇性地耦合到相應(yīng)位線。
[0019]如圖1中說明的實施例中所示，源極選擇門113的源極連接到共同源極線123。源極選擇門113的漏極連接到對應(yīng)NAND串109-1的存儲器單元111-1的源極。漏極選擇門119的漏極在漏極接觸件121-1處連接到對應(yīng)NAND串109-1的位線107-1。漏極選擇門119的源極連接到對應(yīng)NAND串109-1的最后一個存儲器單元Ill-N(例如，浮動?xùn)艠O晶體管)的漏極。
[0020]在多個實施例中，非易失性存儲器單元111-1、...Ull-N的構(gòu)造包含源極、漏極、例如浮動?xùn)艠O的電荷存儲結(jié)構(gòu)，及控制柵極。非易失性存儲器單元111-1、...、111-N使其控制柵極分別耦合到字線105-1.....105-N。非易失性存儲器單元的“列”構(gòu)成NAND串
109-1、109-2、109-3、...、109_M，且分別耦合到給出本地位線 107-1、107-2、107-3、...、
107-M。非易失性存儲器單元的“行”是共同地耦合到給出字線105-1.....105-N的所述存儲器單元。術(shù)語“列”及“行”的使用并未意指暗示非易失性存儲器單元的特定線性(例如，垂直及/或水平)定向。除了所述串存儲器單元將并聯(lián)耦合在選擇門之間以外，NOR陣列架構(gòu)將類似地布局。
[0021]如所屬領(lǐng)域的一般技術(shù)人員將明白，耦合到選定字線(例如，105-1.....105-N)
的單元的子集可一起編程及/或感測(例如，讀取)為一頁存