具有功率節(jié)省的混合電壓非易失性存儲(chǔ)器集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于接收多個(gè)不同電壓的集成電路管芯，并且更特別地其中該管芯具有節(jié)省功率的能力。
【背景技術(shù)】
[0002]使用不同電壓的集成電路管芯在本領(lǐng)域中是眾所周知的。參考圖1，示出了現(xiàn)有技術(shù)的閃速(非易失性)存儲(chǔ)器集成電路管芯10的框圖。閃速存儲(chǔ)器電路管芯10包括閃速存儲(chǔ)器陣列100，其具有以多個(gè)行和列布置的多個(gè)閃速存儲(chǔ)單元。微控制器20通過地址總線、數(shù)據(jù)總線和控制總線來控制閃速陣列100 (flash array)的操作。最后，混合IP電路30通過混合信號(hào)總線來控制微控制器20和陣列100兩者。在典型操作中，微控制器20被供應(yīng)3.0伏的電壓源，而閃速陣列100被供應(yīng)1.8伏的電壓源。該1.8伏的源由混合IP電路30使用DC-DC轉(zhuǎn)換器基于外部供應(yīng)的3.0伏的源而生成。另外，外部供應(yīng)的3.0伏的源還被供應(yīng)給微控制器20。
[0003]參考圖2，示出了圖1中所示的閃速存儲(chǔ)器電路管芯10的一部分的示意性框級電路圖60。該電路圖具有通過結(jié)合線15而連接到結(jié)合焊盤41以便接收外部供應(yīng)3.0伏的管芯焊盤21。然后在管芯10中向1緩沖電路36且向其它眾所周知的電路供應(yīng)外部供應(yīng)的3.0伏，所述其它眾所周知的電路諸如TTL電路34 (將輸入信號(hào)電壓水平轉(zhuǎn)換成CMOS電壓水平)、P0R3V電路32 (檢測達(dá)到預(yù)定電壓水平的Vdd)、以及未示出的其它電路。這些電路要求3.0伏以用于操作。3.0伏源還被供應(yīng)給由其生成1.8伏的源的DC-DC電壓調(diào)節(jié)器30。1.8伏源然后被供應(yīng)給上文所述的管芯10的其它部分，諸如閃速存儲(chǔ)器陣列100。
[0004]應(yīng)注意的是在現(xiàn)有技術(shù)中，當(dāng)存儲(chǔ)器電路管芯10操作時(shí)，來自外部供應(yīng)的3.0伏的功率始終被供應(yīng)給要求3.0伏的管芯10的該部分并被DC-DC調(diào)節(jié)器變換并被供應(yīng)給1.8伏電路，即使并不是要求該功率的所有電路在操作。例如，在微控制器20已向閃速存儲(chǔ)器陣列100發(fā)送地址、數(shù)據(jù)和控制信號(hào)之后，也不需要為微控制器20加電，并且進(jìn)一步地，只需諸如在用于閃速存儲(chǔ)器的長芯片擦除操作期間對閃速陣列100供電。或者在某芯片操作期間(諸如在擦除或編程操作期間)不需要為閃速存儲(chǔ)器100內(nèi)部的某些電路塊(未示出)供電，讀取電路可以備用，并且在讀取操作期間，擦除和編程電路可以備用。減少和/或消除對不要求功率的管芯10中的電路部分的功率可能減少集成電路管芯10的總功率要求。

【發(fā)明內(nèi)容】

[0005]因此，在本發(fā)明中，集成電路管芯具有用于接收第一電壓的第一組管芯焊盤和用于接收第二電壓的第二組管芯焊盤，其小于第一電壓。第一電路組在第一電壓下可操作。第二電路組在第二電壓下可操作。電路檢測來自第二電壓的電流流動(dòng)。電壓調(diào)節(jié)器將第一電壓變換成第二電壓。在另一實(shí)施例中，在外部供應(yīng)第二電壓。在另一實(shí)施例中，第一電路組和第二電路組接收第二電壓。用于檢測來自第二電壓的電流流動(dòng)的電路響應(yīng)于電流流動(dòng)的檢測而控制電壓調(diào)節(jié)器。本發(fā)明包括用于最佳功率和最佳區(qū)域的混合電壓和混合氧化物感測。
【附圖說明】
[0006]圖1是現(xiàn)有技術(shù)的閃速存儲(chǔ)器電路管芯的框圖。
[0007]圖2是圖1中所示的現(xiàn)有技術(shù)的閃速存儲(chǔ)器電路的一部分的示意性電路圖。
[0008]圖3是本發(fā)明的電路的第一實(shí)施例的框級示意圖。
[0009]圖4是本發(fā)明的電路的第二實(shí)施例的框級示意圖。
[0010]圖5是本發(fā)明的電路的第三實(shí)施例的框級示意圖。
[0011]圖6是本發(fā)明的電路的第四實(shí)施例的框級示意圖。
[0012]圖7是本發(fā)明的電路的第五實(shí)施例的框級示意圖。
[0013]圖8是混合電源加電時(shí)序流程圖。
[0014]圖9是混合電源供電時(shí)序框圖和計(jì)時(shí)。
[0015]圖10是使用本發(fā)明的電路的讀出放大器(sense amplifier)的第一實(shí)施例的詳細(xì)電路圖。
[0016]圖11是使用本發(fā)明的電路的讀出放大器的第二實(shí)施例的詳細(xì)電路圖。
[0017]圖12是使用本發(fā)明的電路的讀出放大器的第三實(shí)施例的詳細(xì)電路圖。
[0018]圖13是使用本發(fā)明的電路的讀出放大器的第四實(shí)施例的詳細(xì)電路圖。
[0019]圖14是本發(fā)明的1緩沖器的實(shí)施例的詳細(xì)電路圖。
[0020]圖15是示出了使用本發(fā)明的電路的操作功率的表格。
【具體實(shí)施方式】
[0021]參考圖3，示出了本發(fā)明的電路62的第一實(shí)施例。電路62具有四個(gè)(內(nèi)部)管芯焊盤23、25、27、29。電路62具有一個(gè)結(jié)合焊盤:42。結(jié)合焊盤是諸如封裝焊盤(其連接到封裝引腳)之類的外部焊盤。管芯焊盤23和25通過結(jié)合線(52&54)而連接到結(jié)合焊盤42。管芯焊盤23和25接收3.0伏的第一電壓源Vddl，然而可以供應(yīng)在3.0V規(guī)格容限內(nèi)的任何電壓(諸如2.2V至4.0V)。管芯焊盤27接收1.8伏的第二電壓源Vdd2，其小于第一電壓源。在這種情況下由DC-DC調(diào)節(jié)器30供應(yīng)Vdd2。然而，再次地，可以提供在1.8V規(guī)格容限內(nèi)的任何電壓源(諸如1.2V至2.0V)。管芯焊盤29被浮置，因此在本實(shí)施例中，其通過方框46中的電阻器被使得下拉至地。
[0022]來自結(jié)合焊盤42的電壓被供應(yīng)給全部到此為止描述的1緩沖電路36、電荷泵電路38、以及其它眾所周知的電路(諸如TTL電路34、POR3V電路32)，其要求3.0伏以進(jìn)行操作。在此芯片配置中，還向由其生成1.8伏的源的DC-DC電壓調(diào)節(jié)器30供應(yīng)3.0伏。然后向上文所述的管芯10的其它部分供應(yīng)1.8伏源，諸如閃速存儲(chǔ)器陣列100。電流感測電路46在這種情況下未感測到電流流動(dòng)，其響應(yīng)于此而生成控制信號(hào)48。控制信號(hào)48被供應(yīng)給DC-DC電壓調(diào)節(jié)器30并用來控制調(diào)節(jié)器30的操作，如下文所描述的。電壓源Vdd2被供應(yīng)給要求使用電壓Vdd2操作的管芯10的內(nèi)部電路。
[0023]在具有本發(fā)明的電路62的管芯10的操作中，必須將管芯10設(shè)計(jì)成使得要求使用電壓源Vddl的電路絕不會(huì)與要求來自Vdd2的電壓的電路同時(shí)開啟。因此，3.0伏晶體管或其它電路元件僅在某時(shí)間點(diǎn)處操作，該時(shí)間點(diǎn)在vdd2操作之前，而晶體管及其它電路元件僅在其它時(shí)間點(diǎn)處操作。在那種情況下，假設(shè)只有要求Vddl的電路元件開啟，那么外部供應(yīng)Vddl向管芯10中的各種電路元件供應(yīng)電壓Vddl。在該時(shí)間期間，DC-DC電壓調(diào)節(jié)器30被啟用，因?yàn)殡娏鞲袦y元件46并未檢測到任何電流流動(dòng)(管芯焊盤29是漂浮的，因此沒有電流被供應(yīng)給電路46)。因此，控制信號(hào)48啟用DC-DC調(diào)節(jié)器30。當(dāng)要求Vdd2的電壓的管芯10的部分被激活時(shí)，由DC-DC調(diào)節(jié)器30供應(yīng)電壓Vdd2的源。
[0024]參考圖4，示出了本發(fā)明的第二實(shí)施例的電路圖63。類似于圖3中所示的實(shí)施例，電路63具有四個(gè)管芯焊盤23、25、27、29和兩個(gè)結(jié)合焊盤42和43。在此配置中，分別地，管芯焊盤23和25通過結(jié)合線52和54被連接到結(jié)合焊盤42且管芯焊盤27和29通過結(jié)合線56和58被連接到結(jié)合焊盤43。結(jié)合焊盤42接收3.0伏的Vddl的第一電壓源，然而可以供應(yīng)任何電壓。結(jié)合焊盤43接收小于第一電壓源的1.8伏的Vdd2的第二電壓源。然而再次地，可以供應(yīng)任何電壓源?，F(xiàn)在感測電路46檢測到電流流動(dòng)，因?yàn)楣苄竞副P29從結(jié)合焊盤43接收電壓。這又激活禁用DC-DC調(diào)節(jié)器30的控制信號(hào)48。在此實(shí)施例中，3V電路以來自Vddl結(jié)合焊盤42的3.0伏進(jìn)行操作且1.8伏電路以來自Vdd2結(jié)合焊盤43的1.8伏進(jìn)行操作。
[0025]來自結(jié)合焊盤42的電壓被供應(yīng)給全部到此為止描述的1緩沖電路36、電荷泵電路38以及其它眾所周知的電路，其要求3.0伏以進(jìn)行操作。向上文所述的管芯10的其它部分供應(yīng)1.8伏源，諸如閃速存儲(chǔ)器陣列100。
[0026]參考圖5，示出了本發(fā)明的第三實(shí)施例的電路圖64。類似于圖3中所示的實(shí)施例，電路64具有四個(gè)管芯焊盤23、25、27、29和一個(gè)結(jié)合焊盤44。在此配置中，所有管芯焊盤23、25、27、29分別地通過結(jié)合線52、54、56和58被連接到結(jié)合焊盤44。結(jié)合焊盤44在外部接收1.8伏的Vdd2的電壓源。電路46現(xiàn)在檢測到電流流動(dòng)，因?yàn)楣苄竞副P29從結(jié)合焊盤44接收電壓。這又激活禁用DC-DC調(diào)節(jié)器30的控制信號(hào)48。在此實(shí)施例中，所有電路以來自Vdd2結(jié)合焊盤44的1.8伏來操作。在這種情況下，TTL電路34、1BUF電路36和電荷泵38在1.8V供應(yīng)下操作。
[0027]參考圖6，示出了本發(fā)明的第四實(shí)施例的電路圖66。類似于圖3中所示的實(shí)施例，電路64具有四個(gè)管芯焊盤23、25、27和28和一個(gè)結(jié)合焊盤46。在此配置中，管芯焊盤23和25通過結(jié)合線52和54被連接到結(jié)合焊盤46。結(jié)合焊盤46從Vddl接收3.0伏的電壓源。
[0028]來自結(jié)合焊盤46的電壓被供應(yīng)給全部到此為止描述的1緩沖電路36、電荷泵電路38及其它眾所周知的電路，其要求3.0伏以進(jìn)行操作。在此芯片配置中，還向由其生成1.8伏的源的DC-DC電壓調(diào)節(jié)器30供應(yīng)3.0伏。然后向上文所述的管芯10的其它部分供應(yīng)1.8伏源，諸如閃速存儲(chǔ)器陣列100。還向由其生成