基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)及其方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種檢測(cè)系統(tǒng)及其方法，尤其是指一種基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)及其方法。【
背景技術(shù)：
】[0002]請(qǐng)參考「圖1」所示，「圖1」繪示為公知非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)示意圖。[0003]公知非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)被劃分為第一節(jié)點(diǎn)(node)11以及第二節(jié)點(diǎn)12，在第一節(jié)點(diǎn)11中包含一個(gè)中央處理器111以及二個(gè)獨(dú)立的存儲(chǔ)器112，第二節(jié)點(diǎn)12中亦包含一個(gè)中央處理器121以及二個(gè)獨(dú)立的存儲(chǔ)器122，上述的節(jié)點(diǎn)數(shù)量、中央處理器數(shù)量以及存儲(chǔ)器數(shù)量?jī)H為舉例說(shuō)明之，并不以此局限本發(fā)明的應(yīng)用范疇，事實(shí)上可已有多個(gè)節(jié)點(diǎn)，每一個(gè)節(jié)點(diǎn)內(nèi)包含一個(gè)中央處理器以及多個(gè)獨(dú)立的存儲(chǔ)器。[0004]在實(shí)際運(yùn)作中，第一節(jié)點(diǎn)11中的中央處理器111與存儲(chǔ)器112相互連接，藉此使得第一節(jié)點(diǎn)11中的中央處理器111可以直接訪(fǎng)問(wèn)第一節(jié)點(diǎn)11中的存儲(chǔ)器112，第二節(jié)點(diǎn)12中的中央處理器121與存儲(chǔ)器122相互連接，藉此使得第二節(jié)點(diǎn)12中的中央處理器121可以直接訪(fǎng)問(wèn)第二節(jié)點(diǎn)12中的存儲(chǔ)器122。[0005]第一節(jié)點(diǎn)11通過(guò)第一節(jié)點(diǎn)11中的中央處理器111與第二節(jié)點(diǎn)12通過(guò)第二節(jié)點(diǎn)12中的中央處理器121進(jìn)行連接，藉以使得第一節(jié)點(diǎn)11中的中央處理器111對(duì)第二節(jié)點(diǎn)12中的中央處理器121發(fā)送存儲(chǔ)器訪(fǎng)問(wèn)請(qǐng)求時(shí)，第一節(jié)點(diǎn)11中的中央處理器111即可通過(guò)第二節(jié)點(diǎn)12中的中央處理器121進(jìn)行第二節(jié)點(diǎn)12中存儲(chǔ)器122的訪(fǎng)問(wèn)。[0006]第一節(jié)點(diǎn)11通過(guò)第一節(jié)點(diǎn)11中的中央處理器111與第二節(jié)點(diǎn)12通過(guò)第二節(jié)點(diǎn)12中的中央處理器121進(jìn)行連接，藉以使得第二節(jié)點(diǎn)12中的中央處理器121對(duì)第一節(jié)點(diǎn)11中的中央處理器111發(fā)送存儲(chǔ)器訪(fǎng)問(wèn)請(qǐng)求時(shí)，第二節(jié)點(diǎn)12中的中央處理器121即可通過(guò)第一節(jié)點(diǎn)11中的中央處理器111進(jìn)行第一節(jié)點(diǎn)11中存儲(chǔ)器112的訪(fǎng)問(wèn)。[0007]第一節(jié)點(diǎn)11中的中央處理器111訪(fǎng)問(wèn)存儲(chǔ)器112的時(shí)間理所當(dāng)然會(huì)小于第一節(jié)點(diǎn)11中的中央處理器111通過(guò)第二節(jié)點(diǎn)12中的中央處理器121訪(fǎng)問(wèn)存儲(chǔ)器122的時(shí)間，第二節(jié)點(diǎn)12中的中央處理器121訪(fǎng)問(wèn)存儲(chǔ)器122的時(shí)間理所當(dāng)然會(huì)小于第二節(jié)點(diǎn)12中的中央處理器121第一節(jié)點(diǎn)11中的中央處理器111訪(fǎng)問(wèn)存儲(chǔ)器112的時(shí)間。[0008]在存儲(chǔ)器的檢測(cè)上，對(duì)于節(jié)點(diǎn)中的中央處理器使用其他節(jié)點(diǎn)中的存儲(chǔ)器與節(jié)點(diǎn)中的中央處理器使用自己節(jié)點(diǎn)中的存儲(chǔ)器的時(shí)間落差。[0009]亦即在存儲(chǔ)器的檢測(cè)上由于無(wú)法得知節(jié)點(diǎn)中的中央處理器到底使用其他節(jié)點(diǎn)中的存儲(chǔ)器或是使用自己節(jié)點(diǎn)中的存儲(chǔ)器，故無(wú)法得知存儲(chǔ)器的檢測(cè)結(jié)果是否需要進(jìn)行修正，而造成存儲(chǔ)器檢測(cè)結(jié)果不精確且效率不佳的問(wèn)題。[0010]綜上所述，可知現(xiàn)有技術(shù)中長(zhǎng)期以來(lái)一直存在現(xiàn)有基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)中檢測(cè)結(jié)果不精確且效率不佳的問(wèn)題，因此有必要提出改進(jìn)的技術(shù)手段，來(lái)解決此一問(wèn)題。【
發(fā)明內(nèi)容】[0011]有鑒于現(xiàn)有技術(shù)存在現(xiàn)有基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)結(jié)果不精確且效率不佳的問(wèn)題，本發(fā)明遂揭露一種基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)及其方法，其中:[0012]本發(fā)明所揭露的基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)(NonUniformMemoryAccessArchitecture，NUMA)的存儲(chǔ)器檢測(cè)系統(tǒng)，其包含:對(duì)應(yīng)模塊、范圍模塊、指定模塊、檢測(cè)模塊以及記錄模塊。[0013]對(duì)應(yīng)模塊是用以取得每一個(gè)中央處理器(CentralProcessUnit，CPU)與物理存儲(chǔ)器之間的對(duì)應(yīng)關(guān)系；范圍模塊是用以取得每一個(gè)物理存儲(chǔ)器的物理存儲(chǔ)器范圍；指定模塊是用以依據(jù)中央處理器與物理存儲(chǔ)器的對(duì)應(yīng)關(guān)系指定中央處理器訪(fǎng)問(wèn)的物理存儲(chǔ)器范圍；檢測(cè)模塊是用以提供中央處理器分別進(jìn)行各自物理存儲(chǔ)器范圍的存儲(chǔ)器檢測(cè)；及記錄模塊是用以記錄存儲(chǔ)器的檢測(cè)結(jié)果。[0014]本發(fā)明所揭露的基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)(NonUniformMemoryAccessArchitecture,NUMA)的存儲(chǔ)器檢測(cè)方法,其包含下列步驟:[0015]首先,取得每一個(gè)中央處理器(CentralProcessUnit,CPU)與物理存儲(chǔ)器之間的對(duì)應(yīng)關(guān)系；接著，取得每一個(gè)物理存儲(chǔ)器的物理存儲(chǔ)器范圍；接著，依據(jù)中央處理器與物理存儲(chǔ)器的對(duì)應(yīng)關(guān)系指定中央處理器訪(fǎng)問(wèn)的物理存儲(chǔ)器范圍；接著，提供中央處理器分別進(jìn)行各自物理存儲(chǔ)器范圍的存儲(chǔ)器檢測(cè)；最后，記錄存儲(chǔ)器的檢測(cè)結(jié)果。[0016]本發(fā)明所揭露的系統(tǒng)以及方法如上，與現(xiàn)有技術(shù)之間的差異在于本發(fā)明取得每一個(gè)中央處理器與物理存儲(chǔ)器之間的對(duì)應(yīng)關(guān)系，再取得每一個(gè)物理存儲(chǔ)器的物理存儲(chǔ)器范圍，進(jìn)而指定中央處理器訪(fǎng)問(wèn)的物理存儲(chǔ)器范圍，以依據(jù)物理存儲(chǔ)器范圍的存儲(chǔ)器檢測(cè)。[0017]通過(guò)上述的技術(shù)手段，本發(fā)明可以達(dá)成提供基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)中檢測(cè)結(jié)果精確且效率增進(jìn)的技術(shù)功效?！靖綀D說(shuō)明】[0018]圖1繪示為公知非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)示意圖。[0019]圖2繪示為本發(fā)明基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)的系統(tǒng)方塊圖。[0020]圖3繪示為本發(fā)明基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)方法的方法流程圖。[0021]圖4繪示為本發(fā)明基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)的系統(tǒng)架構(gòu)示意圖。[0022]【符號(hào)說(shuō)明】[0023]11第一節(jié)點(diǎn)[0024]111中央處理器[0025]112存儲(chǔ)器[0026]12第二節(jié)點(diǎn)[0027]121中央處理器[0028]122存儲(chǔ)器[0029]21對(duì)應(yīng)模塊[0030]22范圍模塊[0031]23指定模塊[0032]24檢測(cè)模塊[0033]25記錄模塊[0034]30存儲(chǔ)器[0035]31第一存儲(chǔ)器芯片[0036]32第二存儲(chǔ)器芯片[0037]33第三存儲(chǔ)器芯片[0038]34第四存儲(chǔ)器芯片[0039]41第一中央處理器[0040]42第二中央處理器[0041]43第三中央處理器[0042]44第四中央處理器【具體實(shí)施方式】[0043]以下將配合圖式及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，藉此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題并達(dá)成技術(shù)功效的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。[0044]以下首先要說(shuō)明本發(fā)明所揭露的基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)(NonUniformMemoryAccessArchitecture,NUMA)的存儲(chǔ)器檢測(cè)系統(tǒng),并請(qǐng)參考「圖2」所示，「圖2」繪示為本發(fā)明基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)的系統(tǒng)方塊圖。[0045]本發(fā)明所揭露的基于非統(tǒng)一存儲(chǔ)器訪(fǎng)問(wèn)架構(gòu)的存儲(chǔ)器檢測(cè)系統(tǒng)，其包含:對(duì)應(yīng)模塊21、范圍模塊22、指定模塊23、檢測(cè)模塊24以及記錄模塊25。[0046]在進(jìn)行存儲(chǔ)器的檢測(cè)前，首先由對(duì)應(yīng)模塊21取得每一個(gè)中央處理器與物理存儲(chǔ)器之間的對(duì)應(yīng)關(guān)系，對(duì)應(yīng)模塊21是通過(guò)系統(tǒng)管理基本輸入輸出系統(tǒng)(SystemManagementB1S,SMB1S)以取得每一個(gè)中央處理器與物理存儲(chǔ)器之間的對(duì)應(yīng)關(guān)系，物理存儲(chǔ)器即是實(shí)際存儲(chǔ)器的芯片。[0047]舉例來(lái)說(shuō)，假設(shè)存儲(chǔ)器上具有第一存儲(chǔ)器芯片、第二存儲(chǔ)器芯片、第三存儲(chǔ)器芯片以及第四存儲(chǔ)器芯片，對(duì)應(yīng)模塊21通過(guò)系統(tǒng)管理基本輸入輸出系統(tǒng)即可取得第一中央處理器與第一存儲(chǔ)器芯片對(duì)應(yīng)、第二中央處理器與第三存儲(chǔ)器芯片對(duì)應(yīng)、第三中央處理器與第二存儲(chǔ)器芯片對(duì)應(yīng)以及第四中央處理器與第四存儲(chǔ)器芯片對(duì)應(yīng)，在此僅為舉例說(shuō)明之，并不以此局限本發(fā)明的應(yīng)用范疇。[0048]接著，范圍模塊22取得每一個(gè)物理存儲(chǔ)器的物理存儲(chǔ)器范圍，范圍模塊22是通過(guò)高級(jí)配置和電源管理接口(AdvancedConfigurat1nandPowerManagementInterface,ACPI)中的靜態(tài)資源關(guān)聯(lián)表(staticresourceaffinitytable,ARATtable)以取得每一個(gè)物理存儲(chǔ)器的物理存儲(chǔ)器范圍，物理存儲(chǔ)器范圍即是實(shí)際存儲(chǔ)器的讀寫(xiě)腳位。[0049]承上述舉例，范圍模塊22通過(guò)高級(jí)配置和電源管理接口中的靜態(tài)資源關(guān)聯(lián)表即可取得第一存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000000”至“0X00003F”、第二存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000040”至“0x00007F”、第三存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000080”至“OxOOOOBF"以及第四存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“OxOOOOCO”至“OxOOOOFF”。[0050]接著，指定模塊23即可依據(jù)中央處理器與物理存儲(chǔ)器的對(duì)應(yīng)關(guān)系指定中央處理器訪(fǎng)問(wèn)的物理存儲(chǔ)器范圍。[0051]承上述舉例，第一中央處理器與第一存儲(chǔ)器芯片對(duì)應(yīng)，且第一存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000000”至“0X00003F”，指定模塊即可將第一中央處理器指定訪(fǎng)問(wèn)物理存儲(chǔ)器范圍即為“0x000000”至“0x00003F”。[0052]第二中央處理器與第三存儲(chǔ)器芯片對(duì)應(yīng)，且第三存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000080”至“OxOOOOBF”，指定模塊即可將第二中央處理器指定訪(fǎng)問(wèn)物理存儲(chǔ)器范圍即為“0x000080”至“OxOOOOBF”。[0053]第三中央處理器與第二存儲(chǔ)器芯片對(duì)應(yīng)，且第二存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0x000040”至“0x00007F”，指定模塊即可將第三中央處理器指定訪(fǎng)問(wèn)物理存儲(chǔ)器范圍即為“0x000040”至“0x00007F”。[0054]第四中央處理器與第四存儲(chǔ)器芯片對(duì)應(yīng)，且第四存儲(chǔ)器芯片的物理存儲(chǔ)器范圍即為“0X0000C0”至“0X0000FF”，指定模塊即可將第當(dāng)前第1頁(yè)1 2