能通過(guò)各種路徑輸入信號(hào)的層疊半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)的制作方法
【專利說(shuō)明】能通過(guò)各種路徑輸入信號(hào)的層疊半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年3月10日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2014-0027735的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此如同全文列出。
技術(shù)領(lǐng)域
[0003]各種實(shí)施例通常涉及半導(dǎo)體裝置，并且更具體地涉及具有多個(gè)層疊芯片的半導(dǎo)體裝置和具有該半導(dǎo)體裝置的半導(dǎo)體系統(tǒng)。
【背景技術(shù)】
[0004]為了增強(qiáng)對(duì)半導(dǎo)體裝置內(nèi)給定空間的利用，已經(jīng)提出了在單個(gè)封裝體中層疊且封裝多個(gè)芯片的三維(3D)半導(dǎo)體裝置。通過(guò)垂直地層疊兩個(gè)芯片或更多芯片，3D半導(dǎo)體裝置實(shí)現(xiàn)了給定空間內(nèi)的最大集成。
[0005]3D半導(dǎo)體裝置可以具有層疊的多個(gè)芯片(相同類型的芯片)。這些芯片還可以通過(guò)電線、金屬線或邊緣布線彼此耦接。多個(gè)芯片還可以通過(guò)使用“硅穿通孔”(ThroughSilicon Via, TSV)彼此耦接。通過(guò)使用“通孔”垂直地穿透多個(gè)層疊的芯片，TSV可以用來(lái)電耦接所有的層疊芯片。以這種方式，多個(gè)芯片可以作為單個(gè)半導(dǎo)體裝置進(jìn)行操作。半導(dǎo)體裝置的封裝尺寸可能依賴于或者可能受到用來(lái)耦接芯片的耦接方法的類型(即電線、金屬線、邊緣布線或TSV)的影響。

【發(fā)明內(nèi)容】

[0006]在一個(gè)實(shí)施例中，半導(dǎo)體裝置可以包括:控制信號(hào)接收部，其適于通過(guò)響應(yīng)于輸入路徑選擇信號(hào)而從層疊芯片測(cè)試部、控制信號(hào)接口部和測(cè)試設(shè)置部中的一個(gè)接收命令信號(hào)和地址信號(hào)來(lái)設(shè)置與存儲(chǔ)器芯片的操作有關(guān)的信息。
[0007]在一個(gè)實(shí)施例中，半導(dǎo)體裝置可以包括:邏輯芯片；以及與邏輯芯片層疊的存儲(chǔ)器芯片，其中，邏輯芯片包括:控制信號(hào)接口部，其適于從邏輯芯片測(cè)試部或控制器芯片中的任一個(gè)接收命令信號(hào)和地址信號(hào)。半導(dǎo)體裝置還可以包括與控制信號(hào)接口部耦接且適于從控制信號(hào)接口部接收命令信號(hào)和地址信號(hào)的測(cè)試設(shè)置部，以及其中存儲(chǔ)器芯片包括控制信號(hào)接收部，控制信號(hào)接收部適于通過(guò)響應(yīng)于輸入路徑選擇信號(hào)而從層疊芯片測(cè)試部、控制信號(hào)接口部和測(cè)試設(shè)置部中的一個(gè)接收命令信號(hào)和地址信號(hào)來(lái)設(shè)置與存儲(chǔ)器芯片的操作有關(guān)的信息。
[0008]在一個(gè)實(shí)施例中，半導(dǎo)體裝置可以包括:邏輯芯片；以及與邏輯芯片層疊的存儲(chǔ)器芯片，其中邏輯芯片包括測(cè)試設(shè)置部，測(cè)試設(shè)置部適于儲(chǔ)存用于設(shè)置與存儲(chǔ)器芯片的操作有關(guān)的信息的命令信號(hào)和地址信號(hào)，以及其中存儲(chǔ)器芯片包括:適于彼此獨(dú)立操作的第一溝道區(qū)和第二溝道區(qū)。半導(dǎo)體裝置還可以包括溝道選擇部，溝道選擇部適于響應(yīng)于溝道選擇信號(hào)來(lái)將測(cè)試設(shè)置部耦接至第一溝道區(qū)或第二溝道區(qū)中的任一個(gè)，以及其中，第一溝道區(qū)和第二溝道區(qū)包括第一控制信號(hào)接收部和第二控制信號(hào)接收部，第一控制信號(hào)接收部和第二控制信號(hào)接收部適于基于命令信號(hào)和地址信號(hào)分別設(shè)置與第一溝道區(qū)和第二溝道區(qū)中的對(duì)應(yīng)一個(gè)的操作有關(guān)的信息。
【附圖說(shuō)明】
[0009]圖1是圖不表不根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的實(shí)例的不意圖；
[0010]圖2是圖示表示根據(jù)一個(gè)實(shí)施例的層疊半導(dǎo)體裝置的實(shí)例的示意圖；
[0011]圖3是圖示表示根據(jù)一個(gè)實(shí)施例的層疊半導(dǎo)體裝置的實(shí)例的框圖；
[0012]圖4是圖示表示圖3中所示的控制信號(hào)接收部的實(shí)例的框圖；
[0013]圖5是圖示表示根據(jù)一個(gè)實(shí)施例的層疊半導(dǎo)體裝置的實(shí)例的框圖；
[0014]圖6圖示了表示使用根據(jù)以上參照?qǐng)D1至圖5論述的實(shí)施例的半導(dǎo)體裝置的系統(tǒng)的實(shí)例的框圖。
【具體實(shí)施方式】
[0015]在下文中，以下將通過(guò)實(shí)施例的各種實(shí)例參照附圖描述半導(dǎo)體裝置。
[0016]參見圖1，半導(dǎo)體系統(tǒng)I可以包括襯底110和控制器芯片120。半導(dǎo)體系統(tǒng)I還可以包括層疊半導(dǎo)體裝置130。襯底110可以是硅襯底。襯底110可以通過(guò)凸塊111電耦接至控制器芯片120和每個(gè)層疊半導(dǎo)體裝置130。襯底110可以具有信號(hào)路徑。這些信號(hào)路徑可以包括例如金屬層和設(shè)置在其上的硅穿通孔。襯底110的信號(hào)路徑可以使控制器芯片120和層疊半導(dǎo)體裝置130電耦接。襯底110可以是提供用于控制器芯片120與層疊半導(dǎo)體裝置130的數(shù)據(jù)通信的各種信號(hào)路徑的中介體。
[0017]控制器芯片120和層疊半導(dǎo)體裝置130可以通過(guò)多個(gè)總線112通信。多個(gè)總線112可以包括數(shù)據(jù)總線、時(shí)鐘總線和數(shù)據(jù)選通總線。多個(gè)總線112還可以包括命令總線、地址總線等。控制器芯片120可以通過(guò)多個(gè)總線提供數(shù)據(jù)、時(shí)鐘、數(shù)據(jù)選通信號(hào)、命令信號(hào)以及地址信號(hào)，因此層疊半導(dǎo)體裝置130可以儲(chǔ)存數(shù)據(jù)。為了接收從層疊半導(dǎo)體裝置130輸出的數(shù)據(jù)，控制器芯片120可以提供數(shù)據(jù)、時(shí)鐘、命令和地址。層疊半導(dǎo)體裝置130的每個(gè)可以通過(guò)接收從控制器芯片120通過(guò)多個(gè)總線112輸出的信號(hào)來(lái)儲(chǔ)存數(shù)據(jù)或?qū)?chǔ)存的數(shù)據(jù)輸出至控制器芯片120。
[0018]控制器芯片120可以是存儲(chǔ)控制器或主機(jī)處理器。控制器芯片120可以包括中央處理器(CPU)、圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、一個(gè)或更多個(gè)處理核、單核處理器、雙核處理器、多核處理器、微處理器、主機(jī)處理器、控制器、多個(gè)處理器或控制器、芯片、微芯片、邏輯電路、集成電路(IC)或應(yīng)用特定的1C。
[0019]層疊半導(dǎo)體裝置130可以是具有多個(gè)層疊存儲(chǔ)器芯片的層疊存儲(chǔ)裝置。層疊半導(dǎo)體裝置130可以包括像動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)這樣的易失性隨機(jī)存取存儲(chǔ)裝置。另夕卜，層疊半導(dǎo)體裝置130可以包括以下非易失性隨機(jī)存取存儲(chǔ)裝置中的一個(gè)或組合:相變隨機(jī)存取存儲(chǔ)器(PCRAM)、電阻式隨機(jī)存取存儲(chǔ)器(ReRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FeRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)和自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)。
[0020]半導(dǎo)體系統(tǒng)I可以提供在單個(gè)封裝體中。半導(dǎo)體系統(tǒng)I可以實(shí)施為系統(tǒng)級(jí)封裝(SIP)、芯片上系統(tǒng)、倒裝芯片封裝和/或多芯片封裝。
[0021]圖2是圖示表示根據(jù)一個(gè)實(shí)施例的層疊半導(dǎo)體裝置2的實(shí)例的示意圖。層疊半導(dǎo)體裝置2可以對(duì)應(yīng)于以上參照?qǐng)D1描述的層疊半導(dǎo)體裝置130。參見圖2，層疊半導(dǎo)體裝置2可以包括邏輯芯片210。層疊半導(dǎo)體裝置2還可以包括多個(gè)存儲(chǔ)器芯片220和230。多個(gè)存儲(chǔ)器芯片220和230可以順序?qū)盈B在邏輯芯片210之上。邏輯芯片210與多個(gè)存儲(chǔ)器芯片220和230中的每個(gè)可以通過(guò)穿通孔241和凸塊242彼此電耦接。
[0022]邏輯芯片210可以在圖1中所示的控制器芯片120和多個(gè)存儲(chǔ)器芯片220和230之間路由數(shù)據(jù)通信。邏輯芯片210可以將從控制器芯片120發(fā)送的數(shù)據(jù)、時(shí)鐘、命令信號(hào)和地址信號(hào)傳輸至多個(gè)存儲(chǔ)器芯片220和230。邏輯芯片210還可以將從多個(gè)存儲(chǔ)器芯片220和230發(fā)送的數(shù)據(jù)傳輸至控制器芯片120。邏輯芯片210可以包括邏輯芯片測(cè)試部211和存儲(chǔ)器接口部212。邏輯芯片210還可以包括測(cè)試設(shè)置部213?？梢蕴峁┻壿嬓酒瑴y(cè)試部211以用于邏輯芯片210和層疊半導(dǎo)體裝置2的測(cè)試。邏輯芯片測(cè)試部211可以由外部測(cè)試設(shè)備(未示出)直接訪問(wèn)。邏輯芯片測(cè)試部211可以從外部測(cè)試設(shè)備接收用于邏輯芯片210和層疊半導(dǎo)體裝置2的測(cè)試的控制信號(hào)。邏輯芯片測(cè)試部211可以包括用于外部測(cè)試設(shè)備對(duì)邏輯芯片測(cè)試部211的直接訪問(wèn)的直接訪問(wèn)引腳或焊墊。另外，邏輯芯片測(cè)試部211可以包括用于測(cè)試邏輯芯片210和層疊半導(dǎo)體裝置2的多個(gè)邏輯電路。邏輯芯片測(cè)試部211可以包括內(nèi)置自測(cè)試電路。自測(cè)試可以包括但不局限于對(duì)硅穿通孔和凸塊之間的連接性的測(cè)試、邊界掃描測(cè)試、老化應(yīng)力測(cè)試、以及數(shù)據(jù)壓縮測(cè)試。存儲(chǔ)器接口部212可以接收從控制器芯片120發(fā)送的用于層疊半導(dǎo)體裝置2的操作的所有控制信號(hào)。另外，存儲(chǔ)器接口部212可以將層疊半導(dǎo)體裝置2的操作結(jié)果輸出至控制器芯片120。
[0023]測(cè)試設(shè)置部213可以儲(chǔ)存關(guān)于測(cè)試類型、數(shù)據(jù)模式、命令信號(hào)、地址信號(hào)等的信息以便測(cè)試多個(gè)存儲(chǔ)器芯片220和230。測(cè)試設(shè)置部213可以基于儲(chǔ)存的信息來(lái)操作，使得可以對(duì)多個(gè)存儲(chǔ)器芯片220和230執(zhí)行期望的測(cè)試。測(cè)試設(shè)置部213可以是用于對(duì)多個(gè)存儲(chǔ)器芯片220和230執(zhí)行測(cè)試的標(biāo)準(zhǔn)接口，例如IEEE 1500。
[0024]參見圖2，多個(gè)存儲(chǔ)器芯片220和230中的每個(gè)可以包括存儲(chǔ)體控制電路221和231以及存儲(chǔ)體222和232。多個(gè)存儲(chǔ)器芯片220和230還可以包括層疊芯片測(cè)試部223和233。存儲(chǔ)體控制電路221和231可以接收從存儲(chǔ)器接口部212發(fā)送的數(shù)據(jù)輸入和輸出操作所需的信號(hào)。存儲(chǔ)體控制電路221和231可以將數(shù)據(jù)儲(chǔ)存至存儲(chǔ)體222和232中或者可以輸出儲(chǔ)存在存儲(chǔ)體222和232中的數(shù)據(jù)。存儲(chǔ)體222和232可以包括多個(gè)存儲(chǔ)單元，以及提供用于儲(chǔ)存從存儲(chǔ)器接口部212輸入的數(shù)據(jù)的儲(chǔ)存器。
[0025]可以提供層疊芯片測(cè)試部223和233以用于測(cè)試多個(gè)存儲(chǔ)器芯片220和230中的每個(gè)?？梢蕴峁盈B芯片測(cè)試部223和233以便在多個(gè)存儲(chǔ)器芯片220和230尚未與邏輯芯片或另一存儲(chǔ)器芯片層疊的晶片級(jí)測(cè)試多個(gè)存儲(chǔ)器芯片220和230。層疊芯片測(cè)試部223和233可以由外部測(cè)試設(shè)備直接訪問(wèn)。層疊芯片測(cè)試部223和233可以從外部測(cè)試設(shè)備接收用于測(cè)試多個(gè)存儲(chǔ)器芯片220和230的控制信號(hào)。當(dāng)多個(gè)存儲(chǔ)器芯片220和230通過(guò)穿通孔241與邏輯芯片210和另一存儲(chǔ)器芯片層疊時(shí)，層疊芯片測(cè)試部223和233可以響應(yīng)于層疊使能信號(hào)而禁止。能夠通知多個(gè)存儲(chǔ)器芯片220和230與另一芯片層疊的任何信號(hào)可以用作層疊使能信號(hào)。例如，在多個(gè)存儲(chǔ)器芯片220和230層疊在邏輯芯片210之上之后，可以在邏輯芯片210中內(nèi)部地產(chǎn)生層疊使能信號(hào)，或者可以從控制器芯片120輸入。
[0026]圖3是圖示根據(jù)一個(gè)實(shí)施例的層疊半導(dǎo)體裝置3的框圖。參見圖3，層疊半導(dǎo)體裝置3可以包括邏輯芯片和存儲(chǔ)器芯片。即使圖3圖示了一個(gè)存儲(chǔ)器芯片層疊在邏輯芯片之上，但是實(shí)施例也不局限于這種方式，以及可以包括層疊在邏輯芯片之上的兩