用于存儲(chǔ)裝置讀取的設(shè)備和方法
【專利說明】
【背景技術(shù)】
[0001]在存儲(chǔ)裝置中，例如憶阻器，當(dāng)電流以一個(gè)方向流過存儲(chǔ)裝置時(shí)，電阻增加，當(dāng)電流以相反方向流過時(shí)，電阻減小。當(dāng)電流停止時(shí)，憶阻器保持最后的電阻。另外，當(dāng)電荷再次開始流動(dòng)時(shí)，憶阻器的電阻恢復(fù)為憶阻器最后活動(dòng)時(shí)的值?？蓪⒋祟惔鎯?chǔ)裝置組成一個(gè)陣列結(jié)構(gòu)，該陣列結(jié)構(gòu)包括多個(gè)以諸如行和列格式配置的存儲(chǔ)裝置。該陣列中的每個(gè)存儲(chǔ)裝置都可以獨(dú)立尋址，以讀取或?qū)懭朐摯鎯?chǔ)裝置。例如，一個(gè)行和列可以獨(dú)立尋址，以讀取或?qū)懭雽?yīng)的存儲(chǔ)裝置。
【附圖說明】
[0002]本公開的特征以示例方式被圖示且不限于以下附圖，附圖中相同的數(shù)字指示相同的元件，其中:
[0003]圖1圖示根據(jù)本公開的一個(gè)示例的存儲(chǔ)裝置讀取設(shè)備的架構(gòu)；
[0004]圖2圖示根據(jù)本公開的一個(gè)示例的用于存儲(chǔ)裝置讀取的方法；以及
[0005]圖3圖示根據(jù)本公開的一個(gè)示例的計(jì)算機(jī)系統(tǒng)。
【具體實(shí)施方式】
[0006]為了簡化及說明目的，主要參考示例來描述本公開。在以下描述中，為提供對本公開的透徹理解，陳述了多個(gè)具體細(xì)節(jié)。然而，顯而易見，本公開的實(shí)施可不受這些具體細(xì)節(jié)限制。在其他實(shí)例中，已經(jīng)詳細(xì)描述了一些方法和結(jié)構(gòu)，以便不會(huì)不必要地使本公開不清
/H- ο
[0007]貫穿本公開，術(shù)語“一”意在指示至少一個(gè)特定元件。這里使用的術(shù)語“包含”表示包含但不限于，術(shù)語“包括”表示包括但不限于。術(shù)語“基于”表示至少部分基于。
[0008]環(huán)形振蕩器可連接在存儲(chǔ)裝置的行和列之間，例如憶阻器陣列，以讀取通過行和列尋址的憶阻器中存儲(chǔ)的比特。環(huán)形振蕩器顯示可用來確定通過行和列尋址的憶阻器中的比特值的特征振蕩周期。一種測量振蕩周期的技術(shù)可包括使用環(huán)形振蕩器的輸出來計(jì)時(shí)計(jì)數(shù)器足夠的循環(huán)，以區(qū)分可以是10%或更少差異的頻率。例如，基于區(qū)分不同頻率所需的循環(huán)數(shù)量，該技術(shù)可用相對較長時(shí)間來確定振蕩周期。測量振蕩周期的另一技術(shù)可包括使用通過固定時(shí)鐘計(jì)時(shí)的計(jì)數(shù)器，固定時(shí)鐘具有比環(huán)形振蕩器顯著高的頻率。該計(jì)數(shù)器可在環(huán)形振蕩器輸出的邊沿開始，且在固定數(shù)量的邊沿之后停止。然而，計(jì)數(shù)器會(huì)增加復(fù)雜性，且總體的讀取/寫入過程需要額外的功率消耗。
[0009]本文公開了一種存儲(chǔ)裝置讀取設(shè)備和用于存儲(chǔ)裝置讀取的方法，且提供來以最小延遲測量環(huán)形振蕩器的振蕩周期。根據(jù)一個(gè)示例，存儲(chǔ)裝置讀取設(shè)備可包括時(shí)間-數(shù)字電路(即，時(shí)間-數(shù)字模塊的)，該時(shí)間-數(shù)字電路用于測量環(huán)形振蕩器的振蕩周期。所測量的振蕩周期可用于確定存儲(chǔ)器陣列例如憶阻器陣列中的通過行和列尋址的憶阻器中的比特值。時(shí)間-數(shù)字電路可包括一串緩沖器和寄存器(例如，一組鎖存器或觸發(fā)器)。環(huán)形振蕩器輸出可被饋送到該一串緩沖器以及寄存器的時(shí)鐘輸入。該一串緩沖器的長度可被選擇使得該一串緩沖器的最快可能傳播延遲至少是設(shè)計(jì)用來測量的時(shí)間-數(shù)字電路的最長周期的一半。優(yōu)先編碼器電路可被應(yīng)用到寄存器輸出，且產(chǎn)生的二進(jìn)制值可表示環(huán)形振蕩器周期的測量值。時(shí)間-數(shù)字電路的使用使環(huán)形振蕩器振蕩周期測量中的任何延遲最小化。
[0010]根據(jù)一個(gè)示例，一種用于存儲(chǔ)裝置讀取的方法可包括接收輸入信號，該輸入信號是聯(lián)接到多個(gè)存儲(chǔ)裝置中的一存儲(chǔ)裝置的環(huán)形振蕩器的輸出，以及通過時(shí)間-數(shù)字電路測量環(huán)形振蕩器的振蕩周期。
[0011]圖1圖示根據(jù)一個(gè)示例的存儲(chǔ)裝置讀取設(shè)備100的架構(gòu)。參考圖1，設(shè)備100被描繪為包括存儲(chǔ)器陣列控制模塊101，用以控制存儲(chǔ)器陣列102和設(shè)備100的多種其他操作。存儲(chǔ)器陣列102可包括多個(gè)數(shù)據(jù)存儲(chǔ)裝置103，例如憶阻器。數(shù)據(jù)存儲(chǔ)裝置103中的每個(gè)數(shù)據(jù)存儲(chǔ)裝置103都可以通過行地址線104和列地址線105獨(dú)立尋址。行開關(guān)模塊106可通過行地址線104將設(shè)備100的各種部件聯(lián)接到存儲(chǔ)裝置103中的選定的存儲(chǔ)裝置103。類似的，列開關(guān)模塊107可通過列地址線105將設(shè)備100的各種部件聯(lián)接到存儲(chǔ)裝置103中的選定的存儲(chǔ)裝置103。環(huán)形振蕩器108具有可用來確定通過行地址線104和列地址線105尋址的特定存儲(chǔ)裝置103中的比特值的特征振蕩周期。環(huán)形振蕩器108的輸出109可被饋送到時(shí)間-數(shù)字模塊110，該時(shí)間-數(shù)字模塊110包括時(shí)間-數(shù)字電路。例如，環(huán)形振蕩器108的輸出109可被饋送到時(shí)間-數(shù)字模塊110的一串緩沖器111。緩沖器111中的每個(gè)緩沖器111的輸出可被饋送到一串觸發(fā)器112中對應(yīng)的觸發(fā)器。觸發(fā)器112可用環(huán)形振蕩器108的振蕩信號來計(jì)時(shí)，該振蕩信號包括在輸出109中。優(yōu)先編碼器113可確定與環(huán)形振蕩器108的周期對應(yīng)的二進(jìn)制值?？墒褂帽容^器114比較與環(huán)形振蕩器108的振蕩周期對應(yīng)的二進(jìn)制值和存儲(chǔ)在閾值寄存器115中的值。比較器114的比較輸出可在116輸出。
[0012]使用各種數(shù)字邏輯電路，例如片上系統(tǒng)(SOC)、專用集成電路(ASIC)等，可將設(shè)備100及其各種組件實(shí)現(xiàn)在硬件中。此外或可替代的，設(shè)備100和在設(shè)備100中執(zhí)行各種其他功能的各種組件可包括存儲(chǔ)在非瞬態(tài)計(jì)算機(jī)可讀介質(zhì)上的機(jī)器可讀指令。另外，或可替代的，設(shè)備100及其各種組件可包括硬件或機(jī)器可讀指令和硬件的組合。
[0013]存儲(chǔ)器陣列控制模塊101可控制存儲(chǔ)器陣列102和設(shè)備100的各種其他操作。例如，存儲(chǔ)器陣列控制模塊101可在存儲(chǔ)器陣列102中存儲(chǔ)數(shù)據(jù)值，從存儲(chǔ)器陣列102讀取數(shù)據(jù)值，控制行開關(guān)模塊106和列開關(guān)模塊107的操作，從設(shè)備100的源接收數(shù)據(jù)值和向設(shè)備100的源提供數(shù)據(jù)值等。存儲(chǔ)器陣列控制模塊101可將數(shù)據(jù)值存儲(chǔ)(即，寫入或編程)到數(shù)據(jù)存儲(chǔ)裝置103，例如，通過格式化來增加或減小選定的數(shù)據(jù)存儲(chǔ)裝置103的非易失性電阻的直流(DC)脈沖。存儲(chǔ)器陣列控制模塊101也可通過環(huán)形振蕩器108檢索(S卩，讀取)存儲(chǔ)在數(shù)據(jù)存儲(chǔ)裝置103中的數(shù)據(jù)值。
[0014]基于其電氣特性，數(shù)據(jù)存儲(chǔ)裝置103可存儲(chǔ)至少兩個(gè)不同的數(shù)據(jù)值。例如，數(shù)據(jù)存儲(chǔ)裝置103可包括諸如電阻、電容、電感或其組合的電氣特性。每個(gè)數(shù)據(jù)存儲(chǔ)裝置103可基于其電阻的非易失性調(diào)整而存儲(chǔ)一個(gè)比特的二進(jìn)制數(shù)據(jù)值(例如，O或I)。數(shù)據(jù)存儲(chǔ)裝置103也可存儲(chǔ)其他類型的數(shù)據(jù)值(例如，基三(base-three)，基八(base-eight)等)。存儲(chǔ)器陣列102可包括多個(gè)數(shù)據(jù)存儲(chǔ)裝置103，例如憶阻器。在圖1的示例中，存儲(chǔ)器陣列102被圖示為包括12個(gè)數(shù)據(jù)存儲(chǔ)裝置103。然而，本領(lǐng)域技術(shù)人員通過本公開可理解，存儲(chǔ)器陣列102可包括任意數(shù)量的數(shù)據(jù)存儲(chǔ)裝置103。數(shù)據(jù)存儲(chǔ)裝置103中的每個(gè)數(shù)據(jù)存儲(chǔ)裝置都可通過行地址線104和列地址線105中的一條行地址線104和一條列地址線105獨(dú)立尋址以寫入數(shù)據(jù)值或讀取存儲(chǔ)的數(shù)據(jù)值。
[0015]行開關(guān)模塊106可通過行地址線104將裝置100的各種部件聯(lián)接到存儲(chǔ)裝置103中的選定的存儲(chǔ)裝置103。類似的，列開關(guān)模塊107可通過列地址線105將裝置100的各種部件聯(lián)接到存儲(chǔ)裝置103中的選定的存儲(chǔ)裝置103。行和列開關(guān)模塊106和107分別可包括場效應(yīng)晶體管(FET)、通過FET、通過柵、二極管、雙極型晶體管、機(jī)電式開關(guān)或其他裝置。
[0016]環(huán)形振蕩器108顯示可用來確定通過行地址線104和列地址線105尋址的特定存儲(chǔ)裝置103中存儲(chǔ)的比特值的特征振蕩周期。環(huán)形振蕩器108可通過奇數(shù)個(gè)邏輯反向門限定或包括奇數(shù)個(gè)邏輯反向門，該邏輯反向門以串聯(lián)電路布置聯(lián)接。環(huán)形振蕩器108還可包括輸入節(jié)點(diǎn)117和輸出節(jié)點(diǎn)118。環(huán)形振蕩器108還可包括輸出109，在輸出節(jié)點(diǎn)118處，該輸出109被饋送到包括時(shí)間-數(shù)字電路的時(shí)間-數(shù)字模塊110。環(huán)形振蕩器108可聯(lián)接到分別通過行和列開關(guān)模塊106和107選定的存儲(chǔ)裝置103。當(dāng)通過輸入節(jié)點(diǎn)117、輸出節(jié)點(diǎn)118、行開關(guān)模塊106和列開關(guān)模塊107聯(lián)接到環(huán)形振蕩器108時(shí)，特定的存儲(chǔ)裝置103可限定部分反饋路徑或回路。在關(guān)于環(huán)形振蕩器108的反饋回路中，選定的存儲(chǔ)裝置103可以以串聯(lián)布置配置。一旦通過行開關(guān)模塊106和列開關(guān)模塊107聯(lián)接選定的存儲(chǔ)裝置103和環(huán)形振蕩器108，則可形成反饋回路。例如，通過行地址線104和列地址線105，環(huán)形振蕩器108可選擇性地聯(lián)接到存儲(chǔ)裝置103，以便建立反饋回路。
[0017]環(huán)形振蕩器108可包括可用來確定通過行地址線104和列地址線105尋址的特定存儲(chǔ)裝置103中存儲(chǔ)的比特值的振蕩周期。通常，可測量環(huán)形振蕩器108的振蕩周期來確定通過行地址線104和列地址線105尋址的存儲(chǔ)裝置103處于高或低電阻狀態(tài)。例如，環(huán)形振蕩器108可包括與聯(lián)接至其的存儲(chǔ)裝置103中的一個(gè)存儲(chǔ)裝置103中存儲(chǔ)的數(shù)據(jù)值(例如，一個(gè)比特)對應(yīng)的振蕩周期。
[0018]環(huán)形振蕩器108的輸出109可被饋送到時(shí)間-數(shù)字模塊110的一串緩沖器111。一串緩沖器111中的每個(gè)緩沖器的輸出都可以被饋送到一串觸發(fā)器112中的對應(yīng)的觸發(fā)器?？墒褂铆h(huán)形振蕩器108的輸出109的未緩存振蕩信號來計(jì)時(shí)觸發(fā)器112中的每個(gè)觸發(fā)器112。一串緩沖器111中的每個(gè)緩沖器111都可包括傳播延遲。例如，如果將緩沖器111的輸出集合視為并行總線，且該并行總線在輸出109的上升沿計(jì)時(shí)，則一串觸發(fā)器112的第一觸發(fā)器記錄上升沿之前的值，即零。在考慮另外的緩沖器111和對應(yīng)的觸發(fā)器112時(shí)，在給定點(diǎn)，緩沖器111的總延遲超過輸出109周期的一半。一串觸發(fā)器112中的某個(gè)觸發(fā)器和該串之后的觸發(fā)器112判定在輸出109前一個(gè)下降沿之前呈現(xiàn)的值，即一。到一串緩沖器111