存儲器及其讀取電路的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種存儲器及其讀取電路。
【背景技術】
[0002]存儲器是數(shù)字集成電路中重要的組成部分，它更是構建基于微處理器的應用系統(tǒng)不可缺少的一部分。近年來，人們將各種存儲器嵌入在處理器內(nèi)部以提高處理器的集成度與工作效率，因此，存儲器陣列及其外圍電路的性能在很大程度上決定了整個系統(tǒng)的工作效率。
[0003]讀取電路是存儲器的外圍電路的重要組成部分，讀取電路通常被用來在對存儲器的存儲單元進行讀操作時對存儲單元位線Line)上的微小信號進行采樣變換并進行放大，從而確定存儲單元內(nèi)的存儲信息。
[0004]讀取電路的工作機制是通過將存儲器的存儲單元位線上的電流/電壓與基準電流/電壓比較而讀取存儲單元中的數(shù)據(jù)。更具體地說，讀取電路在存儲器中的作用主要體現(xiàn)在以下方面:
[0005]首先是放大作用，它將位線電流/電壓與基準電流/電壓的微小信號差放大為標準的邏輯“O”和“1”，然后輸出；
[0006]其次，讀取電路能夠通過加快位線狀態(tài)轉換，補償存儲單元的扇出驅動能力，從而改善性能、提高速度；
[0007]讀取電路還能夠有效減小位線上的電壓幅值，進而減小位線充放電功耗。
[0008]讀取電路的工作分為兩個階段，一是預充電階段，即對選中的存儲單元的位線預充電，二是比較階段，即將選中的存儲單元的位線電流/電壓與基準電流/電壓比較。在預充電階段中，將位線的電位提升至能夠在存儲單元中產(chǎn)生足夠大小的位線電流的水平；而在比較階段中，將位線電流/電壓與基準電流/電壓進行比較并輸出標準邏輯電平，從而起到放大位線信號的作用，便于讀取數(shù)據(jù)。
[0009]但現(xiàn)有技術的讀取電路至少存在如下缺陷:
[0010]讀取過程包括預充電階段，預充電階段需要一定的充電時間，影響存儲器的讀取速率；并且，預充電階段需要能耗。

【發(fā)明內(nèi)容】

[0011]本發(fā)明技術方案所解決的技術問題是，如何提高存儲器讀取電路的讀取速率。
[0012]為了解決上述技術問題，本發(fā)明技術方案提供了一種存儲器的讀取電路，包括:
[0013]預加載單元，適于根據(jù)讀取操作的信號、對被選中的位線加載預置電壓；
[0014]檢測節(jié)點，適于產(chǎn)生檢測電壓，所述檢測電壓與讀取電流和參考電流的差值相關，所述讀取電流來自被加載預置電壓的位線；
[0015]比較單元，適于比較所述檢測電壓和參考電壓以輸出讀取結果，所述參考電壓小于所述預置電壓且大于所述預置電壓的二分之一。
[0016]可選的，所述預加載單元包括:第一 P型場效應晶體管；
[0017]所述第一 P型場效應晶體管的源極連接至所述預置電壓，柵極適于連接至所述讀取操作的信號，漏極適于連接至所述檢測節(jié)點。
[0018]可選的，所述比較單元包括:比較放大器；
[0019]所述比較放大器的正端連接至所述參考電壓，負端連接至所述檢測節(jié)點。
[0020]可選的，所述比較單元還包括:壓降單元；所述壓降單元包括:
[0021]第一節(jié)點，連接至所述預置電壓；
[0022]第二節(jié)點，連接至地；
[0023]第三節(jié)點，適于對所述預置電壓進行壓降以輸出所述參考電壓。
[0024]可選的，所述壓降單元還包括:所述壓降單元還包括:第一 N型場效應晶體管及補償電容；
[0025]所述第一 N型場效應晶體管柵漏相連，且其漏極連接至所述第一節(jié)點，源極連接至所述第三節(jié)點；
[0026]所述補償電容的一端連接至所述第三節(jié)點，另一端連接至所述第二節(jié)點。
[0027]可選的，所述讀取電路還包括:電流鏡單元；
[0028]所述電流鏡單元包括成電流鏡結構的第二 P型場效應晶體管及第三P型場效應晶體管，所述第二 P型場效應晶體管和第三P型場效應晶體管的源極分別連接至電源電壓，第三P型場效應晶體管適于在讀取操作期間產(chǎn)生源極至漏極的預置電流，所述第二 P型場效應晶體管適于鏡像所述預置電流并產(chǎn)生源極至漏極的所述參考電流；所述第二 P型場效應晶體管的漏極連接至所述檢測節(jié)點。
[0029]可選的，所述電流鏡單元還包括:控制單元；
[0030]所述控制單元包括第三N型場效應晶體管，所述第三N型場效應晶體管的漏極連接至所述第三P型場效應晶體管的漏極，源極連接至地，柵極適于連接至所述讀取操作的信號。
[0031]可選的，所述電流鏡單元還包括:控制單元；
[0032]所述控制單元包括源漏相連的第三N型場效應晶體管和第四N型場效應晶體管，其中，第三N型場效應晶體管的漏極連接至所述第三P型場效應晶體管的漏極，第四N型場效應晶體管的源極連接至地，所述第三N型場效應晶體管的柵極適于連接至所述讀取操作的信號，第四N型場效應晶體管的柵極適于連接至所述控制單元的使能信號。
[0033]可選的，所述參考電壓與所述預置電壓的差值范圍為0.3V?0.4V。
[0034]為了解決上述技術問題，本發(fā)明技術方案還提供了一種存儲器，包括:
[0035]存儲陣列；
[0036]行譯碼單元，適于在讀取操作期間將字線電壓加載到選中的字線上；
[0037]列譯碼單元，適于在讀取操作期間選擇目標存儲單元使用的位線，所述目標存儲單元使用被選中的字線；以及，
[0038]如上所述的讀取電路；
[0039]所述檢測節(jié)點適于通過所述列譯碼單元獲取所述讀取電流。
[0040]可選的，所述列譯碼單元包括:第一連接節(jié)點及第二連接節(jié)點；
[0041]所述第一連接節(jié)點連接至所述目標存儲單元的位線，所述第二連接節(jié)點連接至所述檢測節(jié)點。
[0042]本發(fā)明技術方案的有益效果至少包括:
[0043]本發(fā)明技術方案能夠通過預加載單元直接快速地對選中的位線加載預置電壓，而免去了現(xiàn)有技術中預充電的階段，這使得讀取電路能夠直接對被選中的位線電流進行讀取，并直接進行讀取電路的比較階段，從而提高了存儲器的讀取速率。
[0044]本發(fā)明技術方案使用預加載單元對被選中位線預加載電壓，替代了現(xiàn)有技術對被選中位線的預充電過程，由于預加載電壓的瞬間性，可近似只考慮讀取過程中比較階段的耗時，從而大大減少讀取時間；另外，所述參考電壓與預置電壓的關系可使得讀取電路比較階段的比較速率更快，并節(jié)省能耗。本發(fā)明技術方案還能夠適應于低壓源應用壞境。
[0045]在本發(fā)明技術方案的可選方案中，所述參考電壓是由所述壓降單元對所述預置電壓進行壓降后實現(xiàn)的；所述壓降單元還包括補償電容，所述補償電容用于提高輸出參考電壓的穩(wěn)定性。
[0046]在本發(fā)明技術方案的可選方案中，所述控制單元基于所述讀取操作的信號還可以對讀取電路的比較時段進行控制，從而建立位線預加載電壓的周期性。
【附圖說明】
[0047]圖1為本發(fā)明技術方案提供的一種存儲器的讀取電路的結構示意圖；
[0048]圖2為本發(fā)明技術方案所提供讀取電路的一種具體結構示意圖；
[0049]圖3為本發(fā)明技術方案所提供讀取電路的波形分析圖；
[0050]圖4為本發(fā)明技術方案所提供讀取電路的另一種具體結構示意圖；
[0051]圖5為本發(fā)明技術方案所提供讀取電路的又一種具體結構示意圖；
[0052]圖6為本發(fā)明技術方案所提供讀取電路的再一種具體結構示意圖；
[0053]圖7為本發(fā)明技術方案所提供讀取電路的再一種具體結構示意圖。
【具體實施方式】
[0054]為了使本發(fā)明的目的、特征和效果能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細說明。
[0055]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
[0056]對于常規(guī)存儲器來說，其包括如圖1所示的存儲陣列10。
[0057]圖1中示意了僅部分存儲陣列:
[0058]存儲單元100、101、…、1n ;
[0059]字線WL0、WL1、.'WLn;
[0060]位線BL0、BL1、…、BLn;以及，