一種信號(hào)放大器、磁存儲(chǔ)器的讀取電路及其操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體，集成電路芯片設(shè)計(jì)技術(shù)領(lǐng)域，更具體地，涉及一種信號(hào)放大器、磁存儲(chǔ)器的讀取電路及其操作方法。
【背景技術(shù)】
[0002]自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存儲(chǔ)器(STT-MRAM)是一項(xiàng)跨學(xué)科的復(fù)雜系統(tǒng)開(kāi)發(fā)的綜合工程，學(xué)科跨度大，工程復(fù)雜性高，它概括了物理，材料學(xué)科，電子工程和半導(dǎo)體科學(xué)，以及磁性學(xué)科等多門(mén)學(xué)科領(lǐng)域。
[0003]磁隨機(jī)存儲(chǔ)器是由特殊的磁性材料制成極小尺寸的磁元體，并將磁元體集成到半導(dǎo)體工藝中制成磁隨機(jī)存儲(chǔ)芯片，如圖1(a)和圖1(b)所示，第一代磁隨機(jī)存儲(chǔ)器(Magnetic Random Access Memory，MRAM)是由多個(gè)磁元體組成，每個(gè)磁元體附近有兩根導(dǎo)線(xiàn)，在寫(xiě)操作時(shí)，電流通過(guò)導(dǎo)線(xiàn)產(chǎn)生兩個(gè)磁場(chǎng)，該磁元體在磁場(chǎng)作用下改變磁體中磁極方向，通過(guò)導(dǎo)線(xiàn)的較大的電流可以有兩個(gè)相反的方向，使得磁體中呈現(xiàn)兩個(gè)不同磁極方向，從而達(dá)到兩種不同的磁阻值狀態(tài):低磁阻狀態(tài)為“0”，高磁阻狀態(tài)為“I”；由于磁場(chǎng)會(huì)對(duì)臨近的磁元體產(chǎn)生作用，使得這些磁元體狀態(tài)不穩(wěn)定，隨著半導(dǎo)體工藝的提高，每個(gè)存儲(chǔ)單元的尺寸越來(lái)越小，基于這些磁元體的存儲(chǔ)單元更加不穩(wěn)定。
[0004]自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存儲(chǔ)器(Spin Torque Transfer Magnetic RandomAccess Memory，STT-MRAM)同樣基于磁元體，但它們的此材料與結(jié)構(gòu)與第一代不同，第二代磁存儲(chǔ)器(STT-MRAM)依靠自旋動(dòng)量轉(zhuǎn)移寫(xiě)入信息，它完全不同于傳統(tǒng)的第一代存儲(chǔ)器(MRAM)，它是將一個(gè)更小的電流直接流過(guò)這個(gè)磁元體(Magnetic Tunnel Junct1n,MTJ)使其改變狀態(tài)，電流通過(guò)MTJ的方向不同是其呈現(xiàn)“O”和“I”狀態(tài)，由于沒(méi)有磁場(chǎng)的干擾，磁元體狀態(tài)更加穩(wěn)定，每個(gè)存儲(chǔ)單元的尺寸可以越來(lái)越小。同時(shí)也簡(jiǎn)化的電路設(shè)計(jì)和減小功耗，寫(xiě)入每個(gè)數(shù)據(jù)位所需的功耗比MRAM低一個(gè)數(shù)量級(jí)。
[0005]與閃存(FLASH MEMORY)相比，STT-MRAM的寫(xiě)入/讀取性能更佳，因?yàn)樗膶?xiě)入數(shù)據(jù)時(shí)不要求高電壓，耗電量低，寫(xiě)入/讀取時(shí)間極短，同時(shí)保持閃存所具有的非揮發(fā)特性，既能夠在關(guān)掉電源后仍可以保持所存儲(chǔ)內(nèi)容的完整性，此外，由于改變磁化方向的次數(shù)沒(méi)有限制，因此寫(xiě)入次數(shù)也為無(wú)限次；STT-MRAM擁有靜態(tài)隨機(jī)存儲(chǔ)器(Static Random AccessMemory，SRAM)的高速讀取寫(xiě)入能力和動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory,DRAM)的高集成度，而且可以無(wú)限次地重復(fù)擦寫(xiě)。STT-MRAM無(wú)需動(dòng)態(tài)刷新，能夠在非激活狀態(tài)下關(guān)閉，可以大幅降低系統(tǒng)功耗。STT-MRAM具有高速存取功能。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了一種信號(hào)放大器、磁存儲(chǔ)器的讀取電路，及其操作方法，其目的在于能在高速完成讀出操作，從而減少讀取時(shí)間；同時(shí)，讀出數(shù)據(jù)完成并鎖存后以供下一級(jí)相關(guān)電路使用，及時(shí)關(guān)閉相應(yīng)的磁存儲(chǔ)模塊，減少功耗。
[0007]本發(fā)明提供的信號(hào)放大器包括多路開(kāi)關(guān)、選擇器、第一開(kāi)關(guān)、完成甄別器、第一預(yù)置器、第二開(kāi)關(guān)、第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6 ;第一晶體管Ml的一端與所述第一開(kāi)關(guān)的第一輸出端Cl連接，所述第一晶體管Ml的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開(kāi)關(guān)的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號(hào)放大器的正相輸入端IN ;所述第二晶體管M2的一端與所述第一開(kāi)關(guān)的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第四晶體管M4的另一端與所述多路開(kāi)關(guān)的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號(hào)放大器的反相輸入端INB ;所述第五晶體管M5的一端與所述第二開(kāi)關(guān)的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開(kāi)關(guān)的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接；所述選擇器的第一輸入端、所述多路開(kāi)關(guān)的第一控制端k2、所述第一開(kāi)關(guān)的控制端kl和所述第一預(yù)置器的使能端en連接后作為所述信號(hào)放大器的信號(hào)使能端EN ;所述選擇器的第二輸入端、所述多路開(kāi)關(guān)的第二控制端k3和所述完成甄別器的輸出端ο連接后作為所述信號(hào)放大器的Done端；所述第三晶體管M3的一端、所述第五晶體管M5的一端、所述第一預(yù)置器的輸出正端ο和所述完成甄別器的第一輸入端enl連接后作為信號(hào)放大器的第一輸出端Dout ;所述第二晶體管M2的另一端、所述第五晶體管M6的一端、所述第一預(yù)置器的輸出負(fù)端ob和所述完成甄別器的第二輸入端en2連接后作為信號(hào)放大器的第二輸出端Doutb ;其中當(dāng)所述第一晶體管Ml的控制端與所述第二晶體管M2的另一端連接時(shí)，所述第二晶體管M2的控制端與所述第一晶體管Ml的另一端連接；或者所述第一晶體管Ml的控制端和所述第二晶體管M2的控制端均連接鉗位電壓Vrf。
[0008]作為本發(fā)明的一個(gè)實(shí)施例，第一晶體管Ml、所述第二晶體管M2、所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和/或所述第六晶體管M6為MOS管。當(dāng)?shù)谝痪w管Ml和所述第二晶體管M2均為PMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為NMOS管；當(dāng)所述第一晶體管Ml和所述第二晶體管M2均為NMOS管時(shí)；所述第三晶體管M3、所述第四晶體管M4、第五晶體管M5和所述第六晶體管M6均為PMOS管。
[0009]在本發(fā)明實(shí)施例中，當(dāng)?shù)谝痪w管Ml和第二晶體管M2均為NMOS管時(shí)，鉗位電壓Vrf大于Vtl，(Vtl為NMOS管的門(mén)檻電壓)；當(dāng)?shù)谝痪w管Ml和第二晶體管M2均為PMOS管時(shí)，鉗位電壓Vrf小于(VDD-Vt2) ; (Vt2為PMOS管的門(mén)檻電壓)；鉗位電壓Vrf的具體值可以根據(jù)晶體管的具體尺寸和工藝確定；Vt為晶體管的門(mén)檻電壓。使用該電路時(shí)，數(shù)據(jù)被瑣存后，電路中仍有工作電流。
[0010]作為本發(fā)明的一個(gè)實(shí)施例，第一預(yù)置器包括PMOS管MplUPMOS管Mp 12和PMOS管Mpl3 ；PM0S管Mpll的控制端、PMOS管Mpl2的控制端和PMOS管Mpl3的控制端連接后作為所述第一預(yù)置器的EN端；PM0S管Mpll的一端連接電壓源Vol，PM0S管Mpl2的另一端連接電壓源Vol，PMOS管Mpll的另一端和PMOS管Mpl3的一端連接后作為所述第一預(yù)置器的輸出負(fù)端Ob ；PM0S管Mpl2的一端和PMOS管Mpl3的另一端連接后作為所述第一預(yù)置器的輸出正端O ;電壓源Vol的電位為O彡Vol彡VDD0
[0011]當(dāng)輸入控制信號(hào)EN為O伏時(shí)，PMOS管Mpll、PMOS管Mpl2和PMOS管Mpl3都導(dǎo)通，第一預(yù)置器的兩個(gè)輸出端O和Ob都與電壓源Vol相通，其電位為Vol，同時(shí)兩個(gè)輸出端O和Ob也通過(guò)PMOS管Mpl3相連；當(dāng)控制信號(hào)EN為VDD時(shí)，PMOS管Mpl1、PMOS管Mpl2和PMOS管Mpl3都斷開(kāi)，沒(méi)有電流通過(guò)三個(gè)PMOS管，同時(shí)兩個(gè)輸出端O和Ob與電壓源Vol斷開(kāi)，互相獨(dú)立。
[0012]作為本發(fā)明的另一個(gè)實(shí)施例，第一預(yù)置器包括NMOS管Mn 11、NMOS管Mn 12、NMOS管Mnl3和反相器；NM0S管Mnll的控制端、所述NMOS管Mnl2的控制端和所述NMOS管Mpl3的控制端連接后連接至所述反相器的輸出端，所述反相器INV的輸入端作為所述第一預(yù)置器的EN端；所述NMOS管Mnll的一端連接電壓源Vol，所述NMOS管Mnl2的另一端連接電壓源Vol，NM0S管Mpll的另一端和所述NMOS管Mnl3的一端連接后作為第一預(yù)置器的輸出負(fù)端Ob ;所述NMOS管Mpl2的一端和所述NMOS管Mnl3的另一端連接后作為所述第一預(yù)置器的輸出正端O。
[0013]本發(fā)明提供的信號(hào)放大器為一級(jí)放大和鎖存多功能電路，其簡(jiǎn)化了電路使得所占用的電路面積減小，使得信號(hào)放大和讀取時(shí)間減少；由于增加了讀取完成甄別功能，當(dāng)信號(hào)放大功能完成后自動(dòng)鎖存輸出數(shù)據(jù)，同時(shí)，產(chǎn)生放大完成信號(hào)Done，放大后的數(shù)據(jù)被鎖存在放大器輸出端，使得相應(yīng)的存儲(chǔ)模塊在數(shù)據(jù)放大完成后可以關(guān)閉以節(jié)省功耗，被鎖存的數(shù)據(jù)鎖可以供下一級(jí)電路使用，直到外部控制信號(hào)SEAN為O伏放大器才恢復(fù)預(yù)置狀態(tài)以便后面的讀寫(xiě)操作。
[0014]本發(fā)明還提供了一種磁存儲(chǔ)器的讀取電路，包括信號(hào)放大器、可控?cái)?shù)據(jù)電流源、可控參考電流源、第二預(yù)置器、位線(xiàn)限流器和參考限流器；所述可控?cái)?shù)據(jù)電流源的輸入端用于連接讀取啟動(dòng)信號(hào)RDEN，所述可控?cái)?shù)據(jù)電流源的電源端連接電源VDD ;所述可控參考電流源的輸入端用于連接讀取啟動(dòng)信號(hào)RDEN，所述可控參考電流源的的電源端連接電源VDD ;所述第二預(yù)置器的使能端用于連接讀取啟動(dòng)信號(hào)RDEN，所述第二預(yù)置器的輸出正端與所述可控?cái)?shù)據(jù)電流源的輸出端連接，輸出負(fù)端與所述可控參考電流源的輸出端連接；所述位線(xiàn)限流器的輸入端連接至所述可控?cái)?shù)據(jù)電流源的輸出端，所述位線(xiàn)限流器的控制端用于連接限流控制信號(hào)CLMP，所述位線(xiàn)限流器的輸出端用于連接待讀取的磁存儲(chǔ)器中各個(gè)位選器的輸入端；所述參考限流器的輸入端連接至所述可控參考電流源的輸出端，所述參考限流器的控制端用于連接限流控制信號(hào)CLMP，所述參考限流器的輸出端用于連接待讀取的磁存儲(chǔ)器中參選器的輸入端；所述信號(hào)放大器的正相輸入端In連接至所述可控?cái)?shù)據(jù)電流源的輸出端，所述信號(hào)放大器的使能端En用于連接讀操作控制信號(hào)SAEN，所述信號(hào)放大器的反相輸入端Inb連接至所述可控參考電流源的輸出端，所述信號(hào)放大器的讀取完成端Done用于輸出讀取完成信號(hào)，所述信號(hào)放大器的輸出端用于輸出讀取的信號(hào)。
[0015]作為本發(fā)明的一個(gè)實(shí)施例，信號(hào)放大器包括多路開(kāi)關(guān)、選擇器、第一開(kāi)關(guān)、完成觀別器、第一預(yù)置器、第二開(kāi)關(guān)、第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和第六晶體管M6 ;所述第一晶體管Ml的一端與所述第一開(kāi)關(guān)的第一輸出端Cl連接，所述第一晶體管Ml的另一端與所述第二晶體管M2的控制端連接，所述第一晶體管Ml的另一端還與所述第三晶體管M3的一端連接；所述第三晶體管M3的另一端與所述多路開(kāi)關(guān)的第一輸出端c3連接，所述第三晶體管M3的控制端作為所述信號(hào)放大器的正相輸入端IN ;所述第二晶體管M2的一端與所述第一開(kāi)關(guān)的第二輸出端c2連接，所述第二晶體管M2的另一端與所述第四晶體管M4的一端連接，所述第二晶體管M2的另一端還與所述第一晶體管Ml的控制端連接；所述第四晶體管M4的另一端與所述多路開(kāi)關(guān)的第二輸出端c4連接，所述第四晶體管M4的控制端作為所述信號(hào)放大器的反相輸入端INB ;所述第五晶體管M5的一端與所述第二開(kāi)關(guān)的第一輸出端c5連接，所述第五晶體管M5的另一端與所述第六晶體管M6的控制端連接，所述第六晶體管M6的一端與所述第二開(kāi)關(guān)的第二輸出端c6連接，所述第六晶體管M6的另一端與所述第五晶體管M5的控制端連接；所述選擇器的第一輸入端、所述多路開(kāi)關(guān)的第一控制端k2、所述第一開(kāi)關(guān)的控制端kl和所述第一預(yù)置器的使能端en連接后作為所述信號(hào)放大器的信號(hào)使能端EN ;所述選擇器的第二輸入端、所述多路開(kāi)關(guān)的第二控制端k3和所述完成甄別器的輸出端ο連接后作為所述信號(hào)放大器的Done端；所述第三晶體管M3的一端、所述第五晶體管M5的另一端、所述第一預(yù)置器的輸出正端ο和所述完成甄別器的第一輸入端enl連接后作為信號(hào)放大器的第一輸出端Dout ;所述第二晶體管M2的另一端、所述第五晶體管M6的另一端、所述第一預(yù)置器的輸出負(fù)端ob和所述完成甄別器的第二輸入端en2連接后作為信號(hào)放大器的第二輸出端