半導(dǎo)體存儲裝置及其操作方法
【專利說明】半導(dǎo)體存儲裝置及其操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2014年4月22日提交的申請?zhí)枮?0-2014-0048324的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實施例總體涉及半導(dǎo)體集成電路，而(在一個或更多實施例中)更具體地涉及半導(dǎo)體存儲裝置及其操作方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件表示用于儲存數(shù)據(jù)且輸出儲存在其中的數(shù)據(jù)的半導(dǎo)體器件。多年來，對高速系統(tǒng)的需求已經(jīng)驅(qū)動了高速、高帶寬半導(dǎo)體存儲裝置的發(fā)展。
[0005]例如，現(xiàn)代半導(dǎo)體存儲器件與系統(tǒng)時鐘同步，使得存儲器控制器能夠嚴(yán)格控制半導(dǎo)體存儲器件。
[0006]當(dāng)存儲器控制器發(fā)出命令時，半導(dǎo)體存儲器件可以在執(zhí)行之前內(nèi)部地保持所述命令預(yù)定持續(xù)時間以改善其操作的效率。

【發(fā)明內(nèi)容】

[0007]根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體存儲裝置可以包括:延遲控制部，配置成通過對CL信息和AL信息執(zhí)行減法操作來產(chǎn)生多個控制信號；以及延遲部，配置成響應(yīng)于所述多個控制信號而確定延遲量、將輸入信號延遲確定出的延遲量且將延遲的輸入信號作為延遲信號輸出。
[0008]根據(jù)本發(fā)明的一個實施例，半導(dǎo)體存儲裝置可以包括:粗延遲部分，配置成具有與時鐘的一個或多個預(yù)定周期相對應(yīng)的延遲量；微延遲部分，配置成具有比所述時鐘的所述預(yù)定周期小的延遲量；以及延遲控制部，配置成通過對CL信息和AL信息執(zhí)行減法操作來確定所述粗延遲部分和所述微延遲部分中的每個的延遲量。
[0009]在本發(fā)明的一個實施例中，一種半導(dǎo)體存儲裝置的操作方法可以包括:接收CL信息和AL信息；對所述CL信息和所述AL信息解碼；對解碼的CL信息和解碼的AL信息執(zhí)行減法操作；基于所述減法操作的結(jié)果來產(chǎn)生控制信號；響應(yīng)于所述控制信號而確定延遲量；以及將輸入信號延遲所述延遲量，且輸出延遲的輸入信號。
[0010]在本發(fā)明的一個實施例中，電子系統(tǒng)可以包括:減法部分，配置成從第二碼(表示第二延時元素)中減去第一碼(表示第一延時元素)；以及延遲部，配置成響應(yīng)于減法操作的結(jié)果而調(diào)節(jié)要執(zhí)行的命令信號的延遲量。
【附圖說明】
[0011]結(jié)合附圖描述特征、方面和實施例，在附圖中:
[0012]圖1是說明根據(jù)本公開的一個實施例的半導(dǎo)體存儲裝置的框圖；
[0013]圖2是說明圖1中所示的延遲部的電路圖；
[0014]圖3是說明根據(jù)本公開的一個實施例的半導(dǎo)體存儲裝置的操作方法的延時表；以及
[0015]圖4是說明根據(jù)本公開的一個實施例的半導(dǎo)體存儲裝置的操作方法的流程圖。
【具體實施方式】
[0016]在圖1中示出了根據(jù)本公開的一個實施例的半導(dǎo)體存儲裝置的一個實例。
[0017]參見圖1，根據(jù)本公開的一個實施例的半導(dǎo)體存儲裝置可以包括延遲控制部100和延遲部200。
[0018]延遲控制部100可以通過響應(yīng)于列地址選通(在下文中稱作為“CAS”)延時(CL)信息CL_inf和附加延時(AL)信息AL_inf而執(zhí)行減法操作來產(chǎn)生第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4〈0:1>。例如，延遲控制部100可以通過從CL信息CL_inf中減去AL信息AL_inf來產(chǎn)生第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4<0:l>o
[0019]延遲部200可以響應(yīng)于第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4<0:1>而確定延遲量、將輸入信號CMD延遲延遲量且將延遲的輸入信號CMD作為延遲信號CMD_d輸出。例如，輸入信號CMD可以是從半導(dǎo)體存儲裝置的外部輸入的外部命令。例如，輸入信號CMD可以是通過將外部命令加載到半導(dǎo)體存儲裝置中而已經(jīng)被啟動的內(nèi)部命令。延遲部200可以響應(yīng)于第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4<0:1>而基于時鐘CLK確定延遲量。例如，可以在延遲部200中確定的一定數(shù)量的時鐘周期之后輸出延遲信號CMD_d。
[0020]延遲控制部100可以包括第一解碼器110和第二解碼器120、減法部分130和控制信號發(fā)生部分140。
[0021]第一解碼器110可以通過對CL信息CL_inf解碼來產(chǎn)生CL碼CL_code。
[0022]第二解碼器120可以通過對AL信息AL_inf解碼來產(chǎn)生AL碼AL_Code。第一解碼器110和第二解碼器120可以被配置成使得CL碼CL_code和AL碼AL_code可以具有相同數(shù)量的比特。
[0023]減法部分130可以通過從CL碼CL_code減去AL碼AL_code來產(chǎn)生減法碼SUB_code。例如，當(dāng)CL碼CL_code具有十進(jìn)制7的值且AL碼AL_code具有十進(jìn)制2的值時，減法部分130可以產(chǎn)生具有十進(jìn)制5的值的減法碼SUB_code。
[0024]控制信號發(fā)生部分140可以響應(yīng)于減法碼SUB_Code而產(chǎn)生第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4〈0:1>。例如，控制信號發(fā)生部分140可以產(chǎn)生第一控制信號至第四控制信號CTRL1、CTRL2、CTRL3和CTRL4〈0:1>使得延遲部200的延遲量可以隨著減法碼SUB_code的碼值的增大而增大。
[0025]參見圖2，延遲部200可以包括信號輸入部分210、粗延遲部分220、微延遲部分230、缺省延遲部分240和延遲時鐘發(fā)生部分250。
[0026]信號輸入部分210可以響應(yīng)于時鐘CLK而接收輸入信號CMD。例如，信號輸入部分210可以接收時鐘CLK，其中時鐘CLK可以被延遲時鐘發(fā)生部分250延遲。例如，可以將信號輸入部分210接收的時鐘CLK延遲所述延遲時鐘發(fā)生部分250的最大延遲量。
[0027]信號輸入部分210可以包括第一觸發(fā)器FFl。第一觸發(fā)器FFl可以在其輸入節(jié)點接收輸入信號CMD，且在其時鐘輸入節(jié)點接收時鐘CLK (可以被延遲時鐘發(fā)生部分250延遲)。例如，可以將信號輸入部分210接收的時鐘CLK延遲所述延遲時鐘發(fā)生部分250的最大延遲量。
[0028]粗延遲部分220可以包括開關(guān)單元221、第一預(yù)定周期延遲單元222、第一信號選擇單元223、第二預(yù)定周期延遲單元224和第二信號選擇單元225。
[0029]開關(guān)單元221可以響應(yīng)于第一控制信號CTRLl而確定是否將信號輸入部分210的輸出信號輸入至第一預(yù)定周期延遲單元222。例如，當(dāng)?shù)谝豢刂菩盘朇TRLl被使能時，開關(guān)單元221可以將信號輸入部分210的輸出信號輸入至第一預(yù)定周期延遲單元222。當(dāng)?shù)谝豢刂菩盘朇TRLl被禁用時，開關(guān)單元221可以防止信號輸入部分210的輸出信號被輸入至第一預(yù)定周期延遲單元222。開關(guān)單元221可以包括開關(guān)SW。
[0030]第一預(yù)定周期延遲單元222可以將開關(guān)單元221的輸出信號延遲預(yù)定延遲量(其可以對應(yīng)于時鐘CLK的一個或多個周期)。例如，第一預(yù)定周期延遲單元222可以將開關(guān)單元221的輸出信號延遲對應(yīng)于時鐘CLK的四個周期的延遲量。
[0031]第一預(yù)定周期延遲單元222可以包括串聯(lián)耦接的第二觸發(fā)器FF2至第五觸發(fā)器FF5。例如，第二觸發(fā)器FF2可以接收開關(guān)單元221的輸出信號，第三觸發(fā)器FF3可以接收第二觸發(fā)器FF2的輸出信號，第四觸發(fā)器FF4可以接收第三觸發(fā)器FF3的輸出信號，以及第五觸發(fā)器FF5可以接收第四觸發(fā)器FF4的輸出信號。第二觸發(fā)器FF2至第五觸發(fā)器FF5中的每個可以接收時鐘CLK (其被延遲小于輸入至信號輸入部分210的時鐘CLK的延遲量的延遲量)。
[0032]第一信號選擇單元223可以響應(yīng)于第二控制信號CTRL2而選擇且輸出第一輸入節(jié)點O的輸入信號和第二輸入節(jié)點I的輸入信號中之一。例如，當(dāng)?shù)诙刂菩盘朇TRL2被使能時，第一信號選擇單元223可以選擇且輸出第一輸入節(jié)點O的輸入信號。當(dāng)?shù)诙刂菩盘朇TRL2被禁用時，第一信號選擇單元223可以選擇且輸出第二輸入節(jié)點I的輸入信號。第一信號選擇單元223可以在第一輸入節(jié)點O接收信號輸入部分210的輸出信號，且在第二輸入節(jié)點I接收第一預(yù)定周期延遲單元222的輸出信號。第一信號選擇單元223可以包括第一多路復(fù)用器MUXl。
[0033]第二預(yù)定周期延遲單元224可以將第一信號選擇單元223的輸出信號延遲對應(yīng)于時鐘CLK的預(yù)定周期的延遲量。例如，第二預(yù)定周期延遲單元224可以將第一信號選擇單元223的輸出信號延遲對應(yīng)于時鐘CLK的四個周期的延遲量。
[0034]第二預(yù)定周期延遲