地址發(fā)生電路和具有該地址發(fā)生電路的存儲(chǔ)器件的制作方法
【專利說(shuō)明】地址發(fā)生電路和具有該地址發(fā)生電路的存儲(chǔ)器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求在2014年7月21日提出的申請(qǐng)?zhí)枮?0-2014-0091900的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，通過(guò)引用在此并入其全部?jī)?nèi)容。
技術(shù)領(lǐng)域
[0003]本專利文件涉及地址發(fā)生電路以及具有該地址發(fā)生電路的存儲(chǔ)器件。
【背景技術(shù)】
[0004]存儲(chǔ)器件的存儲(chǔ)器單元包括作為開關(guān)的晶體管以及用于儲(chǔ)存電荷的電容器。根據(jù)儲(chǔ)存在該存儲(chǔ)器單元的電容器中的電荷(即該電容器的終端電壓)，數(shù)據(jù)可以被確定成高(對(duì)應(yīng)于邏輯1)或低(對(duì)應(yīng)于邏輯2)。
[0005]由于數(shù)據(jù)以電荷累積在該電容器中的方式來(lái)保持，原則上沒有功耗。然而，由于儲(chǔ)存在電容器中的初始電荷會(huì)因?yàn)橛蒑0S晶體管的PN結(jié)或類似者造成的泄漏電流而遺失，所以可能使得數(shù)據(jù)遺失。為防止這樣的數(shù)據(jù)遺失，在該數(shù)據(jù)遺失之前，儲(chǔ)存在該存儲(chǔ)器單元中的數(shù)據(jù)必須被讀取，以及電容器必須根據(jù)該讀取信息電容器被再充電。此種操作必須周期性地重復(fù)以保持所述數(shù)據(jù)。如此的再充電操作被稱為刷新操作。
[0006]圖1為在存儲(chǔ)器件中的單元陣列的一部分的電路圖。圖1示例性地示出，該單元陣列包括位線BL和相鄰設(shè)置的三個(gè)字線WLK-1，WLK和WLK+1。
[0007]在圖1中的單元陣列中，與HIGH_ACT —起的WLK代表激活次數(shù)或激活頻率為高的字線，以及WLK-1與WLK+1代表與該字線WLK相鄰設(shè)置的字線。此外，CELL_K_1，CELL_K和CELL_K+1代表分別與所述字線WLK-1，WLK和WLK+1相耦接的存儲(chǔ)器單元。所述存儲(chǔ)器單元CELL_K-1, CELL_K和CELL_K+1分別地包括單元晶體管TR_K_1, TR_K和TR_K+1與單元電容器 CAP_K-1, CAP_K 和 CAP_K+1。
[0008]在圖1中，當(dāng)字線WLK被激活或被預(yù)充電(去激活)時(shí)，由于字線WLK與所述字線WLK-1和WLK+1之間的耦接，使得所述字線WLK-1和WLK+1的電壓增大或減小，從而影響儲(chǔ)存在所述單元電容器CAP_K-1，CAP_K和CAP_K+1中的電荷。因此，當(dāng)字線WLK頻繁地被激活-預(yù)充電或頻繁地在激活狀態(tài)與預(yù)充電狀態(tài)之間切換時(shí)，由于儲(chǔ)存在所述單元電容器CAP_K-1和CAP_K+1中的電荷的改變，儲(chǔ)存在所述存儲(chǔ)器單元CELL_K-1和CELL_K+1中的數(shù)據(jù)可能會(huì)損壞。
[0009]此外，因?yàn)樽志€在激活狀態(tài)與預(yù)充電狀態(tài)之間切換所產(chǎn)生的電磁波，可能使電子流入至或逃離被包括在與相鄰的字線相互耦接的存儲(chǔ)器單元中的單元電容器中，從而損壞所述存儲(chǔ)器單元的數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0010]各種實(shí)施例涉及能通過(guò)鎖存地址而產(chǎn)生用于目標(biāo)刷新操作的地址的地址發(fā)生電路以及具有該地址發(fā)生電路的存儲(chǔ)器件。
[0011]此外，各種實(shí)施例涉及通過(guò)根據(jù)是否執(zhí)行冗余操作來(lái)維持或更新被鎖存的地址的值而具有數(shù)量減少的鎖存器的地址發(fā)生電路和具有該地址發(fā)生電路的存儲(chǔ)器件，所述鎖存器用于產(chǎn)生用于目標(biāo)刷新操作的地址。
[0012]在一實(shí)施例中，地址發(fā)生電路可以包括:第一鎖存單元，適于鎖存通過(guò)反相輸入地址的一部分所獲得的地址；第二鎖存單元，適于鎖存第一鎖存單元的部分反相的輸入地址，并且適于在目標(biāo)刷新周期期間的第一刷新操作之后來(lái)鎖存加/減地址；第三鎖存單元，適于在目標(biāo)刷新周期之外的周期期間鎖存第一鎖存單元的部分反相的輸入地址；以及加法/減法單元，適于通過(guò)向/從第二鎖存單元中被鎖存的地址加上/減去預(yù)定值來(lái)產(chǎn)生加/減地址。
[0013]在一實(shí)施例中，存儲(chǔ)器件可以包括:單元陣列，包括多個(gè)字線以及多個(gè)冗余字線；第一鎖存單元，適于鎖存通過(guò)反相輸入地址的一部分所獲得的地址；第二鎖存單元，適于鎖存第一鎖存單元的部分反相的輸入地址，并且適于在目標(biāo)刷新周期期間的第一刷新操作之后來(lái)鎖存加/減地址；第三鎖存單元，適于在目標(biāo)刷新周期之外的周期期間鎖存第一鎖存單元的部分反相的輸入地址；加法/減法單元，適于通過(guò)向/從第二鎖存單元中被鎖存的地址加上/減去預(yù)定值來(lái)產(chǎn)生加/減地址；以及控制單元，適于刷新對(duì)應(yīng)于計(jì)數(shù)地址的字線或冗余字線，并且適于在目標(biāo)刷新周期期間刷新與第二鎖存單元中被鎖存的地址和第三鎖存單元中被鎖存的地址相對(duì)應(yīng)的字線或冗余字線，其中當(dāng)單元陣列被刷新時(shí)，計(jì)數(shù)地址會(huì)改變。
[0014]在一實(shí)施例中，存儲(chǔ)器件可以包括:多個(gè)存儲(chǔ)體，各自包括多個(gè)字線以及多個(gè)冗余字線；多個(gè)第一鎖存單元，各自適于鎖存通過(guò)反相對(duì)應(yīng)于存儲(chǔ)體的輸入地址的一部分所獲得的地址；多個(gè)第二鎖存單元，各自適于鎖存對(duì)應(yīng)的第一鎖存單元的部分反相的輸入地址，并且適于在目標(biāo)刷新操作期間的第一刷新操作之后來(lái)鎖存加/減地址；多個(gè)第三鎖存單元，各自適于在目標(biāo)刷新周期之外的周期期間鎖存對(duì)應(yīng)的第一鎖存單元的部分反相的輸入地址；加法/減法單元，適于通過(guò)在目標(biāo)刷新周期的目標(biāo)刷新操作期間依序選擇所述多個(gè)第二鎖存單元并且向或從被選中的第二鎖存單元的被鎖存的地址加上或減去預(yù)定值，以產(chǎn)生加/減地址；以及控制單元，適于刷新所述多個(gè)存儲(chǔ)體中對(duì)應(yīng)于計(jì)數(shù)地址的字線或冗余字線，并且適于在目標(biāo)刷新周期期間刷新所述多個(gè)存儲(chǔ)體中與對(duì)應(yīng)的第二鎖存單元的被鎖存的地址和對(duì)應(yīng)的第三鎖存單元的被鎖存的地址相對(duì)應(yīng)的字線或冗余字線，其中當(dāng)單元陣列被刷新時(shí)，計(jì)數(shù)地址會(huì)改變。
[0015]在一實(shí)施例中，地址發(fā)生電路可以包括:第一鎖存單元，適于鎖存通過(guò)反相輸入地址的一部分而獲得的地址和對(duì)應(yīng)于輸入地址的冗余控制信號(hào)；第二鎖存單元，適于鎖存第一鎖存單元的部分反相的輸入地址和冗余控制信號(hào)，適于在目標(biāo)刷新周期期間的第一刷新操作之后來(lái)鎖存加/減地址，以及適于當(dāng)被鎖存的冗余控制信號(hào)被使能時(shí)維持部分反相的輸入地址；以及加法/減法單元，適于通過(guò)向/從第二鎖存單元中被鎖存的地址加上/減去預(yù)定值來(lái)產(chǎn)生加/減地址。
[0016]在一實(shí)施例中，存儲(chǔ)器件可以包括:單元陣列，包括多個(gè)字線以及多個(gè)冗余字線；第一鎖存單元，適于鎖存通過(guò)反相輸入地址的一部分而獲得的地址和對(duì)應(yīng)于輸入地址的冗余控制信號(hào)；第二鎖存單元，適于鎖存第一鎖存單元的部分反相的輸入地址和冗余控制信號(hào)，適于當(dāng)鎖存冗余控制信號(hào)被禁止時(shí)在目標(biāo)刷新周期期間的第一刷新操作之后來(lái)鎖存加/減地址，以及適于當(dāng)被鎖存的冗余控制信號(hào)使能時(shí)維持部分反相的輸入地址；加法/減法單元，適于通過(guò)向/從第二鎖存單元中被鎖存的地址加上/減去預(yù)定值而產(chǎn)生加/減地址；以及控制單元，適于刷新對(duì)應(yīng)于計(jì)數(shù)地址的字線或冗余字線，并且適于在目標(biāo)刷新周期期間刷新與第二鎖存單元中被鎖存的地址相對(duì)應(yīng)的字線或冗余字線，其中當(dāng)單元陣列被刷新時(shí)，計(jì)數(shù)地址會(huì)改變。
[0017]在一實(shí)施例中，存儲(chǔ)器件可以包括:多個(gè)存儲(chǔ)體，各自包括多個(gè)字線以及多個(gè)冗余字線；多個(gè)第一鎖存單元，各自適于鎖存通過(guò)反相對(duì)應(yīng)于存儲(chǔ)體的輸入地址的一部分而獲得的地址和冗余控制信號(hào)，其中當(dāng)對(duì)應(yīng)于輸入地址的字線被替代時(shí)，冗余控制信號(hào)被使能；多個(gè)第二鎖存單元，各自適于鎖存對(duì)應(yīng)的第一鎖存單元的部分反相的輸入地址和冗余控制信號(hào)，適于當(dāng)被鎖存的冗余控制信號(hào)被禁止時(shí)在目標(biāo)刷新操作期間的第一刷新操作之后來(lái)鎖存加/減地址，以及適于當(dāng)被鎖存的冗余控制信號(hào)被使能時(shí)維持部分反相的輸入地址；加法/減法單元，適于通過(guò)向或從第二鎖存單元中被鎖存的地址加上或減去預(yù)定值而產(chǎn)生加/減地址；以及控制單元，適于刷新在所述多個(gè)存儲(chǔ)體中對(duì)應(yīng)于計(jì)數(shù)地址的字線或冗余字線，并且適于在目標(biāo)刷新周期期間刷新與所述多個(gè)存儲(chǔ)體中對(duì)應(yīng)的第二鎖存單元的被鎖存的地址相對(duì)應(yīng)的字線或冗余字線，其中當(dāng)單元陣列被刷新時(shí)，計(jì)數(shù)地址會(huì)改變。
【附圖說(shuō)明】
[0018]圖1為在存儲(chǔ)器件中的單元陣列的一部分的電路圖。
[0019]圖2為根據(jù)本發(fā)明一實(shí)施例的地址發(fā)生電路的框圖。
[0020]圖3為圖1中所示的第一鎖存單元的電路圖。
[0021]圖4為圖1中所示的第二鎖存單元的電路圖。
[0022]圖5為圖1中所示的第三鎖存單元的電路圖。
[0023]圖6為根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器件的框圖。
[0024]圖7為圖6中所示的控制單元的框圖。
[0025]圖8為圖6中所示的存儲(chǔ)器件的操作的時(shí)序圖。
[0026]圖9為根據(jù)本發(fā)明一實(shí)施例的地址發(fā)生電路的框圖。
[0027]圖10為根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器件的框圖。
[0028]圖11為圖10中所示的控制單元的框圖。
[0029]圖12為根據(jù)本發(fā)明一實(shí)施例的地址發(fā)生電路的框圖。
[0030]圖13為圖12中所示的第一鎖存單元的電路圖。
[0031]圖14為圖12中所示的第二鎖存單元的電路圖。
[0032]圖15為圖12中所示的鎖存控制單元的框圖。
[0033]圖16為根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器件的框圖。
[0034]圖17為圖16中所示的控制單元的框圖。
[0035]圖18為根據(jù)本發(fā)明一實(shí)施例的地址發(fā)生電路的框圖。
[0036]圖19為圖18中所示的鎖存控制單元的框圖。
[0037]圖20為根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器件的框圖。
[0038]圖21為圖20中所示的控制單元的框圖。
【具體實(shí)施方式】
[0039]本發(fā)明的各種實(shí)施例將通過(guò)參考附圖來(lái)在下文中更詳細(xì)的說(shuō)明。然而，本發(fā)明的實(shí)施例可以以用不同的形式來(lái)實(shí)現(xiàn)，并不應(yīng)被解釋為以此所述的實(shí)施例為限。而是提供所述實(shí)施例使得公開更為完整，并向本發(fā)明所屬技術(shù)領(lǐng)域中本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在此公開文件中，同樣的附圖標(biāo)記在本發(fā)明的各附圖和實(shí)施例中代表相同的部分。
[0040]圖2為根據(jù)本發(fā)明一實(shí)施例的地址發(fā)生電路的框圖。
[0041]參考圖2，地址發(fā)生電路可以包括鎖存控制單元210、第一鎖存單元220、第二鎖存單元230、第三鎖存單元240與加法/減法單元250。
[0042]鎖存控制單元210可以產(chǎn)生信號(hào)LAT1至LAT3以及UP，用以控制第一鎖存單元220至第三鎖存單元240。當(dāng)鎖存信號(hào)LAT被使能時(shí)，鎖存控制單元210可以使能第一控制信號(hào)LAT1。鎖存控制單元210可以維持第二控制信號(hào)LAT2與第三控制信號(hào)LAT3的使能，以及在目標(biāo)刷新信號(hào)TR被使能的周期中，鎖存控制單元210可以禁止第二控制信號(hào)LAT2與第三控制信號(hào)LAT3。在目標(biāo)刷新信號(hào)TR使能時(shí)的周期中，鎖存控制單元210可以在第二刷新信號(hào)REF2第一次被使能之后使能更新信號(hào)UP。
[0043]當(dāng)?shù)谝豢刂菩盘?hào)LAT1被使能時(shí)，第一鎖存單元220可以將輸入地址ΙΑ〈0:Ν>的一部分(例如，輸入地址ΙΑ〈0:Ν>的最低有效位(least significant bit, LSB))反相，將部分反相的輸入地址ΙΑ〈0:Ν>鎖存，以及輸出被鎖存的地址作為第一輸出地址0UTl<0:N>o例如，當(dāng)輸入地址ΙΑ〈0:Ν>為“00000000000”，第一鎖存單元220可以鎖存并輸出 “00000000001，，。
[0044]在第二控制信號(hào)LAT2被使能的周期中，第二鎖存單元230可以接收第一輸出地址OUT 1〈0:N>、鎖存被接收的地址以及輸出被鎖存的地址作為第二輸出地址0UT2〈0:N>o在第二控制信號(hào)LAT2被禁止的周期中，第二鎖存單元230可以維持其中的鎖存值而不接收第一輸出地址0UT1〈0:N>。當(dāng)更新信號(hào)UP被使能時(shí)，第二鎖存單元230可以接收并鎖存自加法/減法單元250所輸出的加/減地址ASA〈0:N>。
[0045]在第三控制信號(hào)LAT3被使能時(shí)的周期中，第三鎖存單元240可以接收第一輸出地址0UT1〈0:N>、鎖存被接收的地址以及輸出被鎖存的地址作為第三輸出地址0UT3〈0:N>。在第三控制信號(hào)LAT3被禁止時(shí)的周期中，第三鎖存單元240可以維持鎖存值而不接收第一輸出地址 0UT1〈0:N>。
[0046]加法/減法單元250可以接收第二輸出地址0UT2〈0:N>，并且向或從第二輸出地址0UT2<0:N>加上或減去預(yù)定值，以產(chǎn)生加/減地址ASA〈0:N>。當(dāng)?shù)诙敵龅刂?UT2〈0:N>的一部分(例如，LSB 0UT2<N>)具有第一值(例如，0)時(shí)，加法/減法單元250可以將預(yù)定值(例如，2)加至第二輸出地址0UT2〈0:N>。當(dāng)?shù)诙敵龅刂?UT2〈0:N>的部分具有第二值(例如，1)時(shí)，加法/減法單元250可以自第二輸出地址0UT2〈0:N>中減去該預(yù)定值。
[0047]在存儲(chǔ)器件中的目標(biāo)刷新操作期間，第二輸出地址0UT2〈0:N>可以為用于字線的目標(biāo)地址。在存儲(chǔ)器件中第三輸出地址0UT3〈0:N>可以被用于控制的冗余操作。在目標(biāo)刷新周期的第一刷新操作期間，第二輸出地址0UT2〈0:N>可以為自第一鎖存單元220所輸出的部分反相的輸入地址ΙΑ〈0:Ν>，并且在目標(biāo)刷新周期的第二刷新操作期間，第二輸出地址0UT2〈0: N>可以為加/減地址ASA〈0: N>。
[0048]圖3為圖1中所示的第一鎖存單元的電路圖。
[0049]參考圖3，第一鎖存單元220可以包括多個(gè)輸入單元310_0至310_N與多個(gè)鎖存器320_0 至 320_N。
[0050]例如當(dāng)?shù)谝豢刂菩盘?hào)LAT1被使能至高電平時(shí)，各輸入單元310_0至310_N可以使所述輸入地址位ΙΑ〈0>至IA〈N>中的對(duì)應(yīng)位通過(guò)，以及例如當(dāng)?shù)谝豢刂菩盘?hào)LAT1被禁止至低電平時(shí)，各輸入單元310_0至310_N可以阻止對(duì)應(yīng)位。所述輸入單元310_0至310_N可以分別地包括反相器IV1_0至IV1_N，所述反相器響應(yīng)于第一控制信號(hào)LAT1而開啟/關(guān)閉。
[0051]在第一控制信號(hào)LAT1被禁止的周期中，所述鎖存器320_0至320_N可以接收并鎖存經(jīng)由對(duì)應(yīng)的輸入單元310_0至310_N而通過(guò)的位ΙΑ〈0>至IA〈N>，并且維持所述鎖存值。所述鎖存器320_0至320_N可以包括反相器IV2_0至IV2_N以及反相器IV3_0至IV3_N，所述反相器在第一控制信號(hào)LAT1被禁止的周期中開啟。
[0052]接收LSB IA<N>的鎖存器320_N可以包括附加反相器IV_A，用以反相且鎖存被接收的值。鎖存器320_N可以接收對(duì)應(yīng)位IA〈N>，以及反相且鎖存被接收的值。
[0053]圖4為圖1中所示的第二鎖存單元的電路圖。
[0054]參考圖4，第二鎖存單元230可以包括多個(gè)第一輸入單元410_0至410_N、多個(gè)第二輸入單元420_0至420_N與多個(gè)鎖存器430_0至430_N。
[0055]例如當(dāng)?shù)诙刂菩盘?hào)LAT2被使能至高電平時(shí)，各第一輸入單元410_0至410_N可以使第一輸出地址的位0UT1〈0>至0UT1〈N>中的對(duì)應(yīng)位通過(guò)，以及例如當(dāng)?shù)诙刂菩盘?hào)LAT2被禁止至低電平時(shí)，各第一輸入單元410_0至410_N可以阻止對(duì)應(yīng)位。第一輸入單元410_0至410_N可以包括反相器IV1_0至IV1_N，所述反相器響應(yīng)于第二控制信號(hào)LAT2而開啟/關(guān)閉。
[00