有源驅動器和具有該有源驅動器的半導體器件的制作方法
【專利說明】有源驅動器和具有該有源驅動器的半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求于2014年5月28日提交的韓國專利申請第10-2014-0064723號的優(yōu)先權，其整體內容通過引用合并與此。
技術領域
[0003]本發(fā)明的各種示例性實施例涉及有源驅動器和具有該有源驅動器的半導體器件，更具體地，涉及輸出半導體器件的內部電壓的有源驅動器。
【背景技術】
[0004]半導體器件包括用于向其內部電路供給穩(wěn)定電源和地電壓的內部電壓生成器。
[0005]當半導體器件沒有執(zhí)行數(shù)據(jù)輸入和輸出操作時，內部電壓生成器操作在待機模式(待機狀態(tài))下，并且當半導體器件正在執(zhí)行數(shù)據(jù)輸入和輸出操作時，內部電壓生成器操作在激活模式下。因此，內部電壓生成器通常包括有源驅動器和待機驅動器二者。
[0006]當從待機模式變?yōu)榧せ钅Ｊ綍r，由于有源驅動器的結構和操作特性，有源驅動器的輸出電壓電平可能在回彈到正常電平之前臨時下降。電源中的這種不需要的電壓下降可能導致半導體器件內的操作問題。因此期望找到對該問題的解決方案。
【發(fā)明內容】
[0007]本發(fā)明的示例性實施例涉及具有提高的響應速度的有源驅動器和具有該有源驅動器的半導體器件。
[0008]本發(fā)明的一個實施例提供了一種有源驅動器，其包括:鏡像電路，適于利用外部電壓產(chǎn)生驅動電壓和灌入電壓(sink voltage);第一重置電路，適于在待機模式下輸出邏輯高電平的驅動電壓；第二重置電路，適于在從待機模式變?yōu)榧せ钅Ｊ綍r響應于灌入電壓而使驅動電壓轉變?yōu)檫壿嫷碗娖?；以及輸出電路，適于在從待機模式變?yōu)榧せ钅Ｊ綍r響應于驅動電壓而輸出外部電壓作為內部電壓。
[0009]本發(fā)明的另一實施例提供了一種半導體器件，其包括:內部電路，數(shù)據(jù)儲存于其中；以及內部電壓生成器，適于在從待機模式變?yōu)榧せ钅Ｊ綍r向內部電路供給內部電壓，其中內部電壓生成器包括:鏡像電路，適于利用外部電壓產(chǎn)生驅動電壓和灌入電壓；第一重置電路，適于在待機模式下輸出邏輯高電平的驅動電壓；第二重置電路，適于在從待機模式變?yōu)榧せ钅Ｊ綍r響應于灌入電壓而使驅動電壓轉變?yōu)檫壿嫷碗娖綘顟B(tài)；以及輸出電路，適于在從待機模式變?yōu)榧せ钅Ｊ綍r響應于驅動電壓而輸出外部電壓作為內部電壓。
【附圖說明】
[0010]圖1是用于描述根據(jù)本發(fā)明的示例性實施例的半導體器件的框圖；
[0011]圖2是用于詳細描述圖1的有源驅動器的電路圖；
[0012]圖3是用于描述操作根據(jù)本發(fā)明的示例性實施例的有源驅動器的方法的時序圖；
[0013]圖4是用于描述包括根據(jù)本發(fā)明的示例性實施例的半導體器件的固態(tài)驅動器的框圖；
[0014]圖5是用于描述包括根據(jù)本發(fā)明的示例性實施例的半導體器件的存儲器系統(tǒng)的框圖；以及
[0015]圖6是用于描述包括根據(jù)本發(fā)明的示例性實施例的半導體器件的計算系統(tǒng)的示意性框圖。
【具體實施方式】
[0016]將參照示出本發(fā)明的示例性實施例的附圖更全面地描述本發(fā)明。然而，本發(fā)明可以通過不同的形式實施并且不應被解釋為限于這里闡述的實施例。下文將充分詳細地描述本發(fā)明的示例性實施例以使本領域技術人員能夠實踐本發(fā)明。
[0017]圖1是用于描述根據(jù)本發(fā)明的示例性實施例的半導體器件的框圖。
[0018]參照圖1，半導體器件1000可以包括其中儲存數(shù)據(jù)的內部電路600以及被配置成向內部電路600供給內部電壓的內部電壓生成器100、200、300、400和500。
[0019]內部電路600可以包括其中儲存數(shù)據(jù)的存儲器單元陣列，以及被配置成編程、讀取或擦除存儲器單元陣列的數(shù)據(jù)的電路。
[0020]內部電壓生成器100、200、300、400和500可以包括激活信號生成器100、待機信號生成器200、多路復用器(MUX) 300、有源驅動器400和待機驅動器500。
[0021]當半導體器件1000處于激活模式時，激活信號生成器100可以輸出激活信號SIG_A，并且當半導體器件1000處于待機模式時，待機信號生成器200可以輸出待機信號SIG_S。
[0022]MUX 300可以響應于激活信號SIG_A和待機信號SIG_S分別輸出激活參考電壓VREF或待機參考電壓VFB。此外，MUX 300可以輸出用于驅動有源驅動器400和待機驅動器500的各種信號。
[0023]有源驅動器400和待機驅動器500可以響應于從MUX 300輸出的各種信號而輸出激活模式和待機模式所需的內部電壓VDC。
[0024]在以上描述的內部電壓生成器的部件之中，有源驅動器400將被詳細描述如下。
[0025]圖2是用于詳細描述圖1的有源驅動器的電路圖。
[0026]參照圖2，有源驅動器400可以包括鏡像電路410、第一重置電路420、第二重置電路430和輸出電路440。
[0027]鏡像電路410可以接收外部電壓VCCE，并且基于激活參考電壓VREF和待機參考電壓VFB而輸出接收到的外部電壓VCCE作為恒定的驅動電壓DRVP。下文將詳細描述鏡像電路 410。
[0028]鏡像電路410可以包括連接在第一節(jié)點N01 (被施加外部電壓VCCE)和第七節(jié)點N07(連接到接地端子)之間的第一至第八開關S01至S08，并且可以被配置成執(zhí)行鏡像操作。第一開關S01可以響應于驅動使能信號DRVEN而連接或斷開第一節(jié)點N01和第二節(jié)點N02，并且可以包括P溝道金屬氧化物半導體(PM0S)晶體管。第二開關S02可以響應于施加到第二節(jié)點N02的第一激活電壓PGL而連接或斷開第一節(jié)點N01和第八節(jié)點N08，并且可以包括PM0S晶體管。第三開關S03可以響應于施加到第二節(jié)點N02的第一激活電壓PGL而連接或斷開第一節(jié)點N01和第四節(jié)點N04，并且可以包括PM0S晶體管。第二節(jié)點N02和第四節(jié)點N04可以彼此連接。因此，第一激活電壓PGL可以共同施加到第二和第四節(jié)點N02和N04。第四開關S04可以響應于激活參考電壓VREF而連接或斷開第四節(jié)點N04和第七節(jié)點N07，并且可以包括N溝道金屬氧化物半導體(NMOS)晶體管。
[0029]第五開關S05可以響應于驅動使能信號DRVEN而連接或斷開第一節(jié)點N01和第三節(jié)點N03，并且可以包括PM0S晶體管。第六開關S06可以響應于施加到第三節(jié)點N03的第二激活電壓PGR而連接或斷開第一節(jié)點N01和第六節(jié)點N06，并且可以包括PM0S晶體管。第七開關S07可以響應于施加到第三節(jié)點N03的第二激活電壓PGR而連接或斷開第一節(jié)點N01和第九節(jié)點N09，并且可以包括PM0S晶體管。第三節(jié)點N03和第六節(jié)點N06可以彼此連接。因此，第二激活電壓PGR可以共同施加到第三和第六節(jié)點N03和N06。第八開關S08可以響應于待機參考電壓VFB而連接或斷開第三節(jié)點N03和第七節(jié)點N07，并且可以包括NM0S晶體管。
[0030]驅動使能信號DRVEN可以在待機模式下維持在“低”電平，并且可以在變?yōu)榧せ钅Ｊ綍r轉變?yōu)椤案摺彪娖?。此外，在待機模式下，激活參考電壓VREF和待機參考電壓VFB可以維持在“低”電平，但是激活參考電壓VREF可以具有略高于待機參考電壓VFB的電平。當從待機模式變?yōu)榧せ钅Ｊ綍r，激活參考電壓VREF和待機參考電壓VFB可以同時轉變?yōu)椤案摺彪娖?。然而，激活參考電壓VREF可能在待機參考電壓VFB之前達到“高”電平，因為在“低”電平下激活參考電壓VREF具有高于待機參考電壓VFB的電平。
[0031]第一重置電路420可以包括第十二開關S12，其被配置成響應于驅動使能信號DRVEN而連接或斷開第一節(jié)點N01和第九節(jié)點N09，并且可以包括PM0S晶體管。在待機模式下，第一重置電路420可以將作為第九節(jié)點N09的電壓的驅動電壓DRVP重置為“高”電平。
[0032]第二重置電路430可以包括被配置成響應于第八節(jié)點N08的電壓而使第九節(jié)點N09的電位放電的第九至第^ 開關S09至S11。第九開關S09可以響應于施加到第十節(jié)點N10的灌入電壓SINK而連接或斷開第八節(jié)點N08和接地端子，并且可以包括NM0S晶體管。第十節(jié)點N10可以連接到第八節(jié)點N08。由于灌入電壓SINK被施加到第十節(jié)點N10和第八節(jié)點N08，第九開關S09可以是具有在從第八節(jié)點N08朝向接地端子的方向上的正向偏置的二極管。第十一開關S11可以響應于翻轉的驅動使能信號DRVEN_N而連接或斷開第十節(jié)點N10和接地端子，并且可以包括NM0S晶體管。翻轉的驅動使能信號DRVEN_N可以具有驅動使能信號DRVEN的翻轉的電平。
[0033]輸出電路4