半導(dǎo)體存儲裝置及其編程方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體存儲裝置及其編程方法，涉及半導(dǎo)體存儲裝置的輸入輸出 數(shù)據(jù)的錯誤檢測校正，尤其涉及一種與非（NAND)型快閃存儲器（FlashMemory)的輸入數(shù)據(jù) 的錯誤檢測及校正。
【背景技術(shù)】
[0002] 快閃存儲器、動態(tài)隨機(jī)存取存儲器值ynamic Random Access Memory, DRAM)等 半導(dǎo)體存儲器因集成度逐年增加，從而難W制造無故障或缺陷的存儲元件。因此，在存 儲芯片上，采取用來在外觀上補(bǔ)救制造步驟中產(chǎn)生的存儲元件的物理性缺陷的兀余方案 Cre化ndancy scheme)。例如，在某兀余方案中，通過設(shè)置兀余存儲器來補(bǔ)救存在物理性缺陷 的存儲元件。而且，在半導(dǎo)體存儲器中，除了兀余存儲器的物理性補(bǔ)救W外，還使用錯誤檢 測校正電路巧CCiError Qiecking Correction)作為軟錯誤（soft error)對策。
[0003] 在NAND型快閃存儲器中，由于重復(fù)進(jìn)行數(shù)據(jù)的編程（program)或擦除而因隧道絕 緣膜（tunnelinsulatingfilm)劣化導(dǎo)致電荷保持特性變差，或因被隧道絕緣膜捕獲的電荷 導(dǎo)致產(chǎn)生闊值變動，從而引起位錯誤化iterror)。專利文獻(xiàn)1是裝載錯誤檢測校正電路作 為送種位錯誤對策。尤其，在接近區(qū)塊選擇晶體管化lockselectingtransistor)的存儲 單元（cell)中，存在因光刻（lithogra地y)造成的圖案的不均、形成擴(kuò)散層時的離子注入 的不均而導(dǎo)致位錯誤率變高的傾向，故存儲著可用來補(bǔ)救更多送種位錯誤率的ECC碼。
[0004] 而且，在NAND型快閃存儲器中，不僅存在一個存儲單元中存儲1位數(shù)據(jù)的NAND型 快閃存儲器，而且還有存在一個存儲單元中存儲多位（multibit)數(shù)據(jù)的NAND型快閃存儲 器。專利文獻(xiàn)2公開有送種多位數(shù)據(jù)的錯誤校正的方案。進(jìn)而，專利文獻(xiàn)3公開有如下快 閃存儲器，即，將ECC奇偶校驗巧rrorCheckingCorrectionparity)附加至被輸入的數(shù)據(jù) 而產(chǎn)生ECC碼，并將所產(chǎn)生的ECC碼寫入至物理區(qū)塊，且在由物理區(qū)塊讀出的頁面（page) 數(shù)據(jù)存在錯誤時，利用ECC碼校正錯誤，將所校正的錯誤數(shù)為闊值W上的物理區(qū)塊W警示 區(qū)塊登記在表中，在數(shù)據(jù)寫入時使選擇警示區(qū)塊的優(yōu)先級下降。
[0005]【【背景技術(shù)】文獻(xiàn)】
[000引【專利文獻(xiàn)】
[0007]【專利文獻(xiàn)1】日本專利特開2010-152989號公報
[0008]【專利文獻(xiàn)2】日本專利特開2008-165805號公報
[0009]【專利文獻(xiàn)3】日本專利特開2010-79486號公報

【發(fā)明內(nèi)容】

[0010] 【本發(fā)明要解決的課題】
[0011] 片上（onchip)裝載ECC電路的NAND型快閃存儲器是將被輸入的數(shù)據(jù)保持于頁面 緩沖器（pagebuffer)，并將保持于頁面緩沖器的數(shù)據(jù)傳輸至ECC電路，將在ECC電路中通 過ECC運算產(chǎn)生的錯誤校正碼（錯誤碼）回寫至頁面緩沖器，其后，將頁面緩沖器的數(shù)據(jù)在 存儲器陣列（memory array)的所選擇的頁面中進(jìn)行編程。然而，如果對被編程的所有頁面 數(shù)據(jù)進(jìn)行ECC運算，郝么該處理將極其消耗時間。NAND型快閃存儲器是W頁面為單位進(jìn)行 編程，因此，如果伴隨高集成化，每一頁面的位數(shù)增加，則將導(dǎo)致與其成比例的ECC電路的 運算所需的時間增加。送種情況有可能成為縮短編程時間的障礙。
[0012] 【解決課題的手段】
[0013] 本發(fā)明是解決所述W往的課題，提供一種可一面維持?jǐn)?shù)據(jù)的可靠性一面實現(xiàn)編程 時間縮短的半導(dǎo)體存儲裝置及其編程方法。
[0014] 本發(fā)明的半導(dǎo)體存儲裝置包括；存儲器陣列；數(shù)據(jù)保持元件，保持從所述存儲器 陣列讀出的數(shù)據(jù)、或保持寫入至所述存儲器陣列的數(shù)據(jù)；錯誤檢測校正元件，進(jìn)行數(shù)據(jù)的錯 誤檢測校正；傳輸元件，將數(shù)據(jù)從所述數(shù)據(jù)保持元件傳輸至所述錯誤檢測校正元件；寫入 元件，將由所述錯誤檢測校正元件產(chǎn)生的錯誤校正碼寫入至所述數(shù)據(jù)保持元件；W及檢測 元件，檢測輸入至所述數(shù)據(jù)保持元件的數(shù)據(jù)是否具有特定的位串，在檢測到所述特定的位 串時，所述傳輸元件禁止與所述特定的位串對應(yīng)的數(shù)據(jù)進(jìn)行傳輸，且所述寫入元件將預(yù)先 規(guī)定的錯誤校正碼寫入至所述數(shù)據(jù)保持元件。
[0015] 所述特定的位串可為包含邏輯0的位串、或包含邏輯1的位串。所述特定的位串 可為與所述傳輸元件同時傳輸?shù)奈粩?shù)相等的位數(shù)。所述數(shù)據(jù)保持元件可分割為多個區(qū)段 (sector),且所述傳輸元件W區(qū)段為單位傳輸數(shù)據(jù)，所述錯誤校正元件W區(qū)段為單位進(jìn)行 錯誤校正處理?？墒顾鎏囟ǖ奈淮c所述數(shù)據(jù)保持元件所保持的一個頁面的位數(shù)相等。 半導(dǎo)體存儲裝置還可包括存儲特定的位串與錯誤校正碼的關(guān)系的存儲元件，且所述寫入元 件基于所述檢測元件的檢測結(jié)果，寫入屬于特定的位串的錯誤校正碼。所述寫入元件包含 可基于所述檢測元件的檢測結(jié)果，產(chǎn)生屬于特定的位串的錯誤校正碼的邏輯電路，且寫入 由該邏輯電路產(chǎn)生的錯誤校正碼。半導(dǎo)體存儲裝置可包含多個外部輸入輸出端子，且將從 多個外部輸入輸出端子輸入的數(shù)據(jù)并行的加載至所述數(shù)據(jù)保持元件，所述檢測元件檢測并 行的輸入的各個數(shù)據(jù)是否包含特定的位串。所述檢測元件可包含檢測位數(shù)據(jù)是否遷移的檢 測電路。
[0016] 本發(fā)明的NAND型快閃存儲器的編程方法是將從外部輸入輸出端子輸入的編程數(shù) 據(jù)加載至頁面緩沖器，檢測所述編程數(shù)據(jù)是否為特定的位串，當(dāng)檢測出并非為特定的位串 時，將保持于所述頁面緩沖器的編程數(shù)據(jù)傳輸至ECC電路，并將通過ECC運算而產(chǎn)生的錯誤 校正碼寫入至所述頁面緩沖器，另一方面，當(dāng)檢測為特定的位串時，禁止保持于所述頁面緩 沖器的編程數(shù)據(jù)進(jìn)行傳輸，且將與該特定的位串對應(yīng)的已知的錯誤校正碼寫入至所述頁面 緩沖器。
[0017]【發(fā)明效果】
[0018] 根據(jù)本發(fā)明，在輸入至數(shù)據(jù)保持元件的數(shù)據(jù)為特定的位串的情況下，禁止將數(shù)據(jù) 從數(shù)據(jù)保持元件傳輸至錯誤校正元件，從而不進(jìn)行錯誤校正元件的運算中的將錯誤校正 碼寫入至數(shù)據(jù)保持元件的過程，因此可減少從數(shù)據(jù)保持元件向錯誤校正元件傳輸數(shù)據(jù)的時 間，從而可縮短對于存儲器陣列的數(shù)據(jù)編程時間。
【附圖說明】
[0019] 圖1是表示本發(fā)明實施例的NAND型快閃存儲器的整體概略構(gòu)成的圖。
[0020] 圖2是表示本發(fā)明實施例的存儲單元陣列的NAND串（string)的構(gòu)成的電路圖。
[0021] 圖3是說明輸入至本發(fā)明實施例的快閃存儲器中的數(shù)據(jù)流的圖。
[0022] 圖4是表示本實施例的檢測電路的一例的圖。
[0023] 圖5是說明本發(fā)明實施例的普通ECC處理的圖。
[0024] 圖6是說明跳過本發(fā)明實施例的ECC處理的示例的圖。
[00巧]圖7是說明W往的快閃存儲器的ECC處理的流程圖。
[0026] 圖8是說明本發(fā)明實施例的快閃存儲器的ECC處理的流程圖。
[0027] 附圖標(biāo)記說明：
[002引 10 ;快閃存儲器
[002引 100 ;存儲器陣列
[0030] 110;輸入輸出緩沖器
[0031] 110-0 ~110-7;I/O緩沖器
[0032] 120;ECC電路
[0033] 130;檢測電路
[0034] 132 =OR電路
[0035] 134 =AND電路
[0036] 136;標(biāo)志電路
[0037] 140 ;地址寄存器
[0038] 150 ;控制部
[00測 160;字線選擇電路
[0040] 170 ;頁面緩沖器/感測電路
[00川 180;列選擇電路
[004引 190;內(nèi)部電壓產(chǎn)生電路
[004引 200 ;傳輸/寫入電路
[0044] 300 ;常規(guī)區(qū)域
[004引 310;備用區(qū)域
[0046] 311、312、313、314、315;區(qū)域
[0047]Ax、Ay;地址信息
[0048]BLK(0)、BLK(1)、……、BLK(m_ 1);存儲