于靜態(tài)電流測試下檢測全域字符線缺陷的制作方法
【技術領域】
[0001 ] 本發(fā)明涉及一種檢測裝置，尤指一種檢測內存缺陷的裝置。
【背景技術】
[0002]現(xiàn)今，由于半導體制程及個人計算機的進步，計算機內存(computer memory)已成為個人計算機不可或缺的電子裝置，計算機內存是一種藉由半導體制程技術做成的電子裝置，用以儲存資料。
[0003]一般而言，計算機內存可以根據(jù)儲存能力及電源的關系分為兩類:揮發(fā)性內存(volatile memory)及非揮發(fā)性內存(non-volatile memory)。揮發(fā)性內存為當電源供應中斷時，內存儲存的數(shù)據(jù)便會消失。非揮發(fā)性內存為即使電源供應中斷，內存儲存的數(shù)據(jù)并不會消失，并且，再重新供應電源后，就能夠再讀取內存的數(shù)據(jù)。
[0004]此外，揮發(fā)性內存主要包括:靜態(tài)隨機存取內存(Statistic Random AccessMemory ；SRAM)及動態(tài)隨機存取內存(Dynamic Random Access Memory ；DRAM)。靜態(tài)隨機存取內存的優(yōu)點是速度快，但是單元所占用的資源較動態(tài)隨機存取內存多。另外，動態(tài)隨機存取內存的優(yōu)點是單元所占用的資源及空間較小，但是速度比靜態(tài)隨機存取內存慢。一般計算機內存多由動態(tài)隨機存取內存組成。
[0005]然而，在現(xiàn)有技術中，由于先進的半導體制程，使得內存中的多個全域字符線(global word line ;GWL)彼此之間的距離極小，尤其是動態(tài)隨機存取內存內的多個全域字符線。因此，對于上述動態(tài)隨機存取內存的測試變得極為重要，但在實際環(huán)境中，由于動態(tài)隨機存取內存內部的多個晶體管的漏電流極小，無法準確地量測動態(tài)隨機存取內存內的多個全域字符線彼此之間是否存在短路的情況，因此，為了解決無法直接地及準確地量測動態(tài)隨機存取內存中的多個全域字符線彼此之間是否存在短路的問題，本發(fā)明提出一種有效地量測動態(tài)隨機存取內存中的多個全域字符線彼此之間是否存在缺陷(如短路)。
[0006]因此，如何提出一種能讓使用者在量測時，于實際環(huán)境中仍能有效地量測全域字符線彼此之間是否存在缺陷及無需對動態(tài)隨機存取內存電路作修改的特點，同時兼顧實用性及穩(wěn)定性、降低測試成本及簡易使用的特性，實為目前各界亟欲解決的技術問題。

【發(fā)明內容】

[0007]鑒于上述現(xiàn)有技術的缺點，本發(fā)明的一主要目的為藉由靜態(tài)電流測試(IDDQtesting)方法具有測試集成電路缺陷的功能，提供使用者能以原內存電路的方式，無須額外的元件或電路設計，可直接對動態(tài)隨機存取內存(Dynamic Random Access Memory ；DRAM)的內部全域字符線進行測試，從而減少制造動態(tài)隨機存取內存產(chǎn)生的缺陷。
[0008]為達上述目的及其它目的，本發(fā)明提供一種檢測內存缺陷的裝置，包括:一第一全域字符線(global word line),包括一寄生電容；一第二全域字符線；一全域字符線前端電路；一全域字符線驅動電路，連接至該全域字符線前端電路及驅動該第一全域字符線；一區(qū)域字符線驅動電路，連接至該第一全域字符線及驅動一區(qū)域字符線；以及一壓控電流晶體管，包括一第一端、一第二端及一第三端，其中，該第一端連接至該第一全域字符線，該第二端連接至該全域字符線前端電路及該全域字符線驅動電路之間，以及該第三端輸出測試電流。
[0009]此外，依據(jù)本發(fā)明實施例，該全域字符線前端電路包括多個全域字符線前端晶體管，該全域字符線驅動電路包括多個全域字符線驅動晶體管，以及該區(qū)域字符線驅動電路包括多個區(qū)域字符線驅動晶體管。
[0010]另外，依據(jù)本發(fā)明實施例，該壓控電流晶體管可為場效晶體管，且該壓控電流晶體管的該第二端及該第三端可互換。
[0011]再者，依據(jù)本發(fā)明實施例，在檢測內存缺陷時，該壓控電流晶體管操作于飽和區(qū)，用以線性放大該測試電流。
[0012]基于此檢測裝置，當浮接該全域字符線驅動電路時，該壓控電流晶體管的該第三端將輸出測試電流。
[0013]此外，依據(jù)本發(fā)明實施例，除了該第一全域字符線及該第二全域字符線之外，該裝置亦可包括多個全域字符線。
[0014]相較于現(xiàn)有技術，本發(fā)明不但可以檢測內存內的全域字符線的缺陷(例如，由于半導體制程，導致兩全域字符線之間短路)，亦可檢測內存內的全域字符線與電源供給線之間的缺陷，而且在檢測多個全域字符線的缺陷時，能夠使使用者基于本身內存電路直接進行檢測，無需另行設計額外的測試電路。因此，本發(fā)明的檢測裝置具有降低測試成本及簡易操作的優(yōu)點。
【附圖說明】
[0015]圖1為說明依據(jù)本發(fā)明實施例的檢測內存缺陷的裝置的方塊圖；以及
[0016]圖2為說明依據(jù)本發(fā)明實施例的檢測內存缺陷的裝置的波形圖。
[0017]其中，附圖標記說明如下:
[0018]10全域字符線前端電路
[0019]20全域字符線驅動電路
[0020]30區(qū)域字符線驅動電路
[0021]32全域字符線的寄生電容
[0022]40壓控電流晶體管
[0023]42 第一端
[0024]44 第二端
[0025]46第三端
[0026]50兩全域字符線之間短路或電源供給線及全域字符線之間短路
[0027]60 電流
[0028]GWL0第一全域字符線
[0029]GWL1第二全域字符線
【具體實施方式】
[0030]以下藉由特定的具體實施例說明本發(fā)明的實施方式，熟悉本領域的技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點及功效。本發(fā)明亦可藉由其它不同的具體實例加以施行或應用，本發(fā)明說明書中的各項細節(jié)亦可基于不同觀點與應用在不悖離本發(fā)明的精神下進行各種修飾與變更。
[0031]須知，本說明書所附圖式繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉本領域的技術人員了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具有技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應落在本發(fā)明所揭示的技術內容所能涵蓋的范圍內。
[0032]為了解決上述問題，如圖1所示，藉由靜態(tài)電流測試(IDDQ testing)方法，本發(fā)明提供一種檢測內存缺陷的裝置，包括一第一全域字符線(global word line)GWL0，包括一寄生電容；一第二全域字符線GWL1 全域字符線前端電路10 全域字符線驅動電路20，連接至該全域字符線前端電路10及驅動該第一全域字符線GWL0 ;—區(qū)域字符線驅動電路30，連接至該第一全域字符線GWL0及驅動一區(qū)域字符線；以及一壓控電流晶體管40，包括一第一端42、一第二端44及一第三端46,其中，該第一端42連接至該第一全域字符線GWL0，該第二端44連接至該全域字符線前端電路10及該全域字符線驅動電路20之間，以及該第三端46輸出測試電流Ipp。
[0033]此外，本發(fā)明