一種sram存儲(chǔ)單元、sram存儲(chǔ)器及其控制方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種SRAM存儲(chǔ)單元、具有該SRAM存儲(chǔ)單元的SRAM存儲(chǔ)器及該SRAM存儲(chǔ)器的控制方法。
【背景技術(shù)】
[0002]隨著數(shù)字集成電路的不斷發(fā)展，片上集成的存儲(chǔ)器已經(jīng)成為數(shù)字系統(tǒng)中重要的組成部分。靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory,簡稱SRAM)以其低功耗、高速的優(yōu)點(diǎn)成為片上存儲(chǔ)器中不可或缺的重要組成部分。SRAM只要為其供電即可保存數(shù)據(jù)，無需不斷對(duì)其進(jìn)行刷新。
[0003]與只具有一個(gè)端口進(jìn)行讀寫操作的單端口 SRAM (Single-port SRAM,簡稱SP-SRAM)相比，雙端口 SRAM (Dual-port SRAM,簡稱DP-SRAM)有兩個(gè)端口，每個(gè)端口都可以進(jìn)行讀操作或?qū)懖僮鳎嵘藘?nèi)存帶寬。因此，DP-SRAM在高速通信和圖像處理等高速數(shù)據(jù)交換系統(tǒng)中得到廣泛應(yīng)用。
[0004]隨著存儲(chǔ)器尺寸的不斷縮小，DP-SRAM的良率面臨更大的挑戰(zhàn)，因?yàn)殡S著輸入電壓(VDD)的降低和晶體管失配率的增加，雙端口 SRAM的寫噪聲容限(WNM)和讀靜態(tài)噪聲容限(RSNM)變的越來越差。另外，由于器件尺寸的不斷縮小，讀出電流Iread也隨之變小，導(dǎo)致很難避免由于位線擺動(dòng)的缺陷而造成的讀取訪問失敗問題的產(chǎn)生。合理的雙端口 SRAM布局可以提升失配率和讀出電流，同時(shí)提高過程和產(chǎn)量裕度。
[0005]因此，有必要提出一種新的技術(shù)方案，以解決現(xiàn)有技術(shù)的不足。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種SRAM存儲(chǔ)單元，包括:
[0007]第一上拉晶體管和第一并聯(lián)下拉晶體管，所述第一上拉晶體管與所述第一并聯(lián)下拉晶體管連接在一起構(gòu)成第一反相器，其中所述第一并聯(lián)下拉晶體管由第一下拉晶體管和第二下拉晶體管并聯(lián)構(gòu)成；
[0008]第二上拉晶體管和第二并聯(lián)下拉晶體管，所述第二上拉晶體管與所述第二并聯(lián)下拉晶體管連接在一起構(gòu)成第二反相器，其中所述第二并聯(lián)下拉晶體管由第三下拉晶體管和第四下拉晶體管并聯(lián)構(gòu)成；
[0009]所述第一反相器與所述第二反相器交叉耦合。
[0010]進(jìn)一步，所述第一下拉晶體管的漏極和所述第二下拉晶體管的漏極與所述第一上拉晶體管的漏極電連接在一起，定義為第一存儲(chǔ)節(jié)點(diǎn)。
[0011]進(jìn)一步，所述第三下拉晶體管的漏極和所述第四下拉晶體管的漏極與所述第二上拉晶體管的漏極電連接在一起，定義為第二存儲(chǔ)節(jié)點(diǎn)。
[0012]進(jìn)一步，所述第一下拉晶體管的源極和所述第二下拉晶體管的源極電連接并共同電連接至電源Vss。
[0013]進(jìn)一步，所述第三下拉晶體管的源極和所述第四下拉晶體管的源極電連接并共同電連接至電源Vss。
[0014]進(jìn)一步，所述第一上拉晶體管、第一下拉晶體管和第二下拉晶體管的柵極電連接在一起并耦合至所述第二存儲(chǔ)節(jié)點(diǎn)。
[0015]進(jìn)一步，所述第二上拉晶體管、第三下拉晶體管和第四下拉晶體管的柵極電連接在一起并耦合至所述第一存儲(chǔ)節(jié)點(diǎn)。
[0016]進(jìn)一步，所述第一上拉晶體管的源極和所述第二上拉晶體管的源極電連接至電源Vdd。
[0017]進(jìn)一步，還包括:
[0018]第一傳輸晶體管和第三傳輸晶體管，構(gòu)成第一端口，其中:
[0019]所述第一傳輸晶體管的漏極電連接至所述第一端口的第一位線，
[0020]所述第三傳輸晶體管的漏極電連接至所述第一端口的第一補(bǔ)充位線，
[0021]所述第一傳輸晶體管的源極電連接至所述第一存儲(chǔ)節(jié)點(diǎn)，
[0022]所述第三傳輸晶體管的源極電連接至所述第二存儲(chǔ)節(jié)點(diǎn)，以及
[0023]所述第一傳輸晶體管的柵極和所述第三傳輸晶體管的柵極電連接至所述第一端口的第一字線。
[0024]進(jìn)一步,還包括:
[0025]第二傳輸晶體管和第四傳輸晶體管，構(gòu)成第二端口，其中:
[0026]所述第二傳輸晶體管的漏極電連接至所述第二端口的第二位線，
[0027]所述第四傳輸晶體管的漏極電連接至所述第二端口的第二補(bǔ)充
[0028]位線，
[0029]所述第二傳輸晶體管的源極電連接至所述第一存儲(chǔ)節(jié)點(diǎn)，
[0030]所述第四傳輸晶體管的源極電連接至所述第二存儲(chǔ)節(jié)點(diǎn)，以及
[0031]所述第二傳輸晶體管的柵極和所述第四傳輸晶體管的柵極電連接至所述第二端口第二字線。
[0032]進(jìn)一步，包括基底，以及位于所述基底內(nèi)的多個(gè)有源區(qū)包括第一有源區(qū)、第二有源區(qū)、第三有源區(qū)、第四有源區(qū)、第五有源區(qū)和第六有源區(qū)。
[0033]進(jìn)一步，所述第二傳輸晶體管的源極與所述第一下拉晶體管的漏極通過有源層相連接并共同形成于所述第一有源區(qū)內(nèi)；
[0034]所述第一傳輸晶體管的源極與所述第二下拉晶體管的漏極通過有源層相連接并共同形成于所述第二有源區(qū)內(nèi)；
[0035]所述第四傳輸晶體管的源極與所述第三下拉晶體管的漏極通過有源層相連接并共同形成于所述第五有源區(qū)內(nèi)；
[0036]所述第三傳輸晶體管的源極與所述第四下拉晶體管的漏極通過有源層相連接并共同形成于所述第六有源區(qū)內(nèi)。
[0037]進(jìn)一步，所述第一上拉晶體管形成于所述第三有源區(qū)內(nèi)，所述第二上拉晶體管形成于所述第四有源區(qū)內(nèi)。
[0038]進(jìn)一步，所述多個(gè)有源區(qū)彼此之間通過位于所述基底內(nèi)的隔離結(jié)構(gòu)實(shí)現(xiàn)互相絕緣。
[0039]進(jìn)一步，下拉晶體管的有效寬度等于所述第一下拉晶體管與所述第二下拉晶體管的寬度的和或等于所述第三下拉晶體管與所述第四下拉晶體管的寬度的和。
[0040]進(jìn)一步，通過第一金屬層互連布線將所述第一下拉晶體管和所述第二下拉晶體管的源極和源極、漏極和漏極電連接在一起，以及通過所述第一金屬互連布線將所述第三下拉晶體管和所述第四下拉晶體管的源極和源極、漏極和漏極電連接在一起。
[0041]進(jìn)一步，每個(gè)下拉晶體管的寬度是與其處于相同有源區(qū)內(nèi)的傳輸晶體管的寬度的
0.9 到 1.3 倍。
[0042]本發(fā)明還提供一種SRAM存儲(chǔ)器，所述SRAM存儲(chǔ)器包括若干個(gè)上述的SRAM存儲(chǔ)單
J Li ο
[0043]本發(fā)明另外還提供一種基于上述的SRAM存儲(chǔ)器的控制方法，所述控制方法包括:
[0044]對(duì)所述存儲(chǔ)單元中的選定者進(jìn)行寫操作時(shí)，將與所述選定者對(duì)應(yīng)的寫字線設(shè)置為高電位，外圍電路傳遞到位線對(duì)上的信息作為輸入；以及
[0045]對(duì)多個(gè)所述存儲(chǔ)單元中的選定者進(jìn)行讀操作時(shí)，將與所述選定者對(duì)應(yīng)的讀字線設(shè)置為低電位，將所述讀位線設(shè)置為高電位，并將未選定者對(duì)應(yīng)的讀字線設(shè)置為高電位，以通過所述讀位線讀取所述選定者中的信息。
[0046]綜上所述，根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元，可有效避免在布局中有源區(qū)參差不齊問題的出現(xiàn)，進(jìn)而可提高生產(chǎn)過程的控制能力。另外，本發(fā)明實(shí)施例的下拉晶體管的有效寬度，與現(xiàn)有技術(shù)中的下拉晶體管寬度相比，其增大了 10%?40%，進(jìn)而可有效提升雙端口SRAM單元的讀出電流和靜態(tài)噪聲容限，改善存儲(chǔ)單元的失配率，最終提高了 SRAM存儲(chǔ)單元的性能和良率。
【附圖說明】
[0047]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0048]附圖中:
[0049]圖1A為現(xiàn)有的一種單端口 SRAM存儲(chǔ)單元的電路圖；
[0050]圖1B為現(xiàn)有的一種雙端口 SRAM存儲(chǔ)單元的電路圖；
[0051]圖1C為根據(jù)圖1B所示的雙端口 SRAM存儲(chǔ)單元的布局俯視圖；
[0052]圖2A為根據(jù)本發(fā)明實(shí)施例一的雙端口 SRAM存儲(chǔ)單元的電路圖；
[0053]圖2B為根據(jù)本發(fā)明實(shí)施例一的雙端口 SRAM存儲(chǔ)單元的布局俯視圖；
[0054]圖3為現(xiàn)有的雙端口 SRAM存儲(chǔ)單元與本發(fā)明實(shí)施例一種雙端口 SRAM存儲(chǔ)單元的S匪曲線的對(duì)比圖。
【具體實(shí)施方式】
[0055]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0056]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。
[0057]在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0058]為了徹底理解本發(fā)明，將在下列的