電平變?yōu)楦唠娖剑a生上升沿信號。此上升沿信號直接輸 出到同步隨機存儲器的CLK端口。同時，高電平信號經過延時輸出到Addr_a端口，作為對 異步電路系統(tǒng)的數(shù)據(jù)和地址信號有效接收的應答。當WE0為低電平，且雙軌數(shù)據(jù)和地址信 號都變?yōu)?空"狀態(tài)時，第一類C單元電路輸出低電平，此低電平經過延時后輸出到Addr_a 端口，作為對異步電路系統(tǒng)數(shù)據(jù)和地址為空狀態(tài)有效檢測的應答。
[0054] 異步電路系統(tǒng)對同步隨機存儲器的數(shù)據(jù)寫入的主要過程如圖5所示，具體過程 為：
[0055] a)異步電路系統(tǒng)將WE1置為低電平，WE0置為高電平，同時將要寫入的數(shù)據(jù)和地址 分別放入D0_in [ml: 0]、Dl_in [ml: 0]和A0 [m2:0]、A1 [m2:0]。異步電路系統(tǒng)數(shù)據(jù)采用四相 雙軌握手協(xié)議編碼。
[0056] b)步驟a)中的信號通過寫入電路轉換，使寫入電路輸出端WE為低電平，A[m2:0] 和D_in[ml:0]端分別放置準備寫入數(shù)據(jù)的地址和準備寫入的數(shù)據(jù)。
[0057] c)當b)步驟中的所有數(shù)據(jù)準備好之后，寫入電路從CLK端口輸出上升沿信號，將 數(shù)據(jù)寫入同步隨機存儲器，然后寫入電路根據(jù)四相雙軌協(xié)議將寫入電路的Addr_a端口電 平拉高，作為對異步電路系統(tǒng)的回應，表示已接收到要寫入的數(shù)據(jù)和相應的地址。
[0058] d)異步電路系統(tǒng)檢測到Addr_a端口的輸入電平為高電平后，根據(jù)四相雙軌握手 協(xié)議將 D0_in [ml: 0]、Dl_in [ml: 0]和 A0 [m2:0]、A1 [m2:0]以及 WE1 和 WE0 全部置為低電 平，寫入電路的相應的變?yōu)楦咦钁B(tài)。
[0059] e)寫入電路檢測到 D0_in[ml:0]、Dl_in[ml:0]和 A0[m2:0]、Al[m2:0]全部為低 電平后，根據(jù)四相雙軌握手協(xié)議將Addr_a端口電平拉低，作為對異步電路系統(tǒng)的輸出數(shù)據(jù) 信號
[0060] 為空的回應，完成一次寫入任務。
[0061] 本發(fā)明還提出了一種采用雙軌四相握手協(xié)議的異步電路系統(tǒng)對同步隨機存儲器 進行讀取數(shù)據(jù)的讀取電路，其結構示意圖如圖6所示。該讀取電路包括讀允許開啟電路部 分、讀取地址和讀取數(shù)據(jù)轉換傳輸電路部分、讀開啟和讀完成應答電路部分。
[0062] 讀允許開啟電路部分用于根據(jù)異步電路系統(tǒng)的雙軌讀允許信號開啟同步隨機存 儲器的讀允許操作。讀允許開啟電路部分包括一個第二類與門和一個第二類三態(tài)門。該第 二類與門包括兩個輸入端和一個輸出端，該第二類三態(tài)門包括一個輸入端、一個輸出端和 一個控制使能端。該第二類與門的兩個輸入端分別連接異步電路系統(tǒng)的雙軌讀允許信號的 兩個端口，一個輸出端連接第二類三態(tài)門的控制使能端。該第二類三態(tài)門的輸入端連接異 步電路系統(tǒng)的雙軌讀允許信號中的邏輯1信號端口 RE1，輸出端連接同步隨機存儲器的讀 允許信號端口導線。
[0063] 讀取地址和讀取數(shù)據(jù)轉換傳輸電路部分包括讀取地址轉換傳輸電路和讀取數(shù)據(jù) 轉換傳輸電路，分別用于將異步電路系統(tǒng)的雙軌讀取地址信號轉換為同步隨機存儲器的讀 取地址信號和用于將從同步隨機存儲器讀取的信號轉換為異步電路系統(tǒng)的雙軌數(shù)據(jù)信號。
[0064] 讀取地址轉換傳輸電路包括直接連接異步電路系統(tǒng)中（n2+l)位雙軌讀取地址信 號第j2位的邏輯1信號端口和同步隨機存儲器讀取地址的第j2位端口的導線。
[0065] 讀取數(shù)據(jù)轉換傳輸電路包括（nl+1)個分支電路。每個分支電路包括一個第一類 反相器、一個兩輸入的第二類C單元電路和兩個第三類與門。第jl個分支電路的作用是將 同步隨機存儲器讀取的第jl位數(shù)據(jù)信號轉換為異步電路系統(tǒng)的第jl位雙軌讀取數(shù)據(jù)信 號。第一類反相器包括一個輸入端和一個輸出端，輸入端連接同步隨機存儲器讀取的第jl 位數(shù)據(jù)信號。第二類C單元電路包括兩個輸入端口和一個輸出端口。異步電路系統(tǒng)的讀取 完成應答端口（D_out_a)導線串聯(lián)一個第二類反相器后連接每個分支電路中第二類C單元 電路的一個輸入端口，讀開啟和讀完成應答電路部分的第三類C單元電路的輸出端口導線 串聯(lián)第三延遲電路后連接讀取數(shù)據(jù)轉換傳輸電路的每個分支電路的第二類C單元電路的 另一個輸入端口。第二類C單元電路的輸出端包括兩個分支，分別和兩個第三類與門的一 個輸入端連接。第一個第三類與門的另一個輸入端與該分支電路中的第一類反相器的輸出 端連接，輸出端與異步電路系統(tǒng)的第jl位雙軌讀取數(shù)據(jù)的邏輯〇信號端口連接；第二個第 三類與門的另一個輸入端連接同步隨機存儲器的第jl位讀取數(shù)據(jù)信號，輸出端連接異步 電路系統(tǒng)的第jl位雙軌讀取數(shù)據(jù)的邏輯1信號端口。
[0066] 讀開啟和讀完成應答電路部分用于向同步隨機存儲器發(fā)出讀取啟動信號并向異 步電路系統(tǒng)發(fā)出讀取完成信號。讀開啟和讀完成應答電路包括（n2+l)個分別與異步電路 系統(tǒng)的（n2+l)對雙軌讀取地址端口相連的第三類或門、一個與（n2+l)個第三類或門的輸 出端相連的第三類C單元電路。其中，第三類C單元電源包括（n2+2)個輸入端，每個第三 類或門的輸出端均分別與第三類C單元電路的不同的輸入端相連；第三類C單元電路還有 一個輸入端連接異步電路系統(tǒng)的雙軌讀允許信號中的邏輯1信號端口 RE1。第三類C單元 電路的輸出端包括三路分支。一路分支直接連接同步隨機存儲器的時鐘信號端口；另一路 分支串聯(lián)第二延遲電路后連接異步電路系統(tǒng)的讀完成應答端口；第三路分支串聯(lián)第三延遲 電路后形成（nl+1)路分支，分別與讀取數(shù)據(jù)轉換傳輸電路中的（nl+1)個第二類C單元電 路的一個輸入端口連接。
[0067] 該讀取電路與異步電路系統(tǒng)和同步隨機存儲器的主要信號端口連接如圖7所示。 其中，同步隨機存儲器的G和證可以由異步電路系統(tǒng)直接控制在讀取數(shù)據(jù)期間置為低電 平，也可以如圖7中所示直接接低電平。異步電路系統(tǒng)的RE1和RE0信號為采用雙軌編碼 的讀允許信號，其中RE1表示邏輯1信號，RE0表示邏輯0信號；Addr_a為讀取應答信號端 口 ；D_out_a為讀取完成應答端口。
[0068] 在讀取電路中，異步電路系統(tǒng)的雙軌編碼讀允許信號經過第二類與門和第二類三 態(tài)門輸出到RE端口。當RE0為高電平且RE1為低電平時，RE輸出為低電平；當RE0為低電 平且RE1為高電平時，RE輸出為高電平；當RE0和RE1都為低電平時，RE輸出為高阻態(tài)。
[0069] 異步電路系統(tǒng)的雙軌編碼的地址信號中表示邏輯1的信號經過該讀取電路直接 輸出到同步隨機存儲器相應的地址位端口，即A1 [j2]和A[j2]對應。同時雙軌編碼的地址 信號中每一組雙軌信號分別接入第三類或門運算，然后第三類或門的輸出和RE1信號一起 接入第三類C單元。當RE1變?yōu)楦唠娖?，且雙軌地址信號都從"空"狀態(tài)變?yōu)?有效"狀態(tài) 時，第三類C單元電路的輸出端從低電平變?yōu)楦唠娖?，產生上升沿信號。此上升沿信號直接 輸出到同步隨機存儲器的CLK端口。同時，該高電平信號經過延時輸出到Addr_a端口，作 為對異步電路系統(tǒng)的地址信號有效接收的應答。當RE1為低電平，且雙軌地址信號都變?yōu)?"空"狀態(tài)時，第三類C單元電路輸出低電平，此低電平經過延時后輸出到Addr_a端口，作為 對異步電路系統(tǒng)數(shù)據(jù)和地址為空狀態(tài)有效檢測的應答。
[0070] 該讀取電路輸出的CLK信號經過延時后，和異步電路系統(tǒng)的數(shù)據(jù)接收應答信號D_ 〇ut_a經過第二反相器后輸入第二類C單元電路，產生對同步隨機存儲器的數(shù)據(jù)輸出端口 信號D_out[jl]的輸出控制信號。當D_out_a為低電平且CLK延時后信號為高電平時，第 二類C單元電路輸出為高電平，此時D0_out[jl]和Dl_out[jl]信號對應于D_out[jl]的 雙軌編碼信號。當D_out_a為高電平且CLK延時后信號為低電平時，無論D_out[jl]為何 電平，Dl_out[jl]和D0_out[jl]都輸出低電平，成為"空"狀態(tài)。
[0071] 異步電路系統(tǒng)對同步隨機存儲器的數(shù)據(jù)讀取的主要過程如圖8所示，具體過程 為：
[0072] a)異步電路系統(tǒng)將RE0置為低電平，RE1置為高電平，同時將要讀取數(shù)據(jù)的地址分 別放在AO [n2:0]，A1 [n2:0]。地址數(shù)據(jù)采用雙軌協(xié)議編碼。
[0073] b)步驟a)中的信號通過讀取電路，在讀取電路輸出端RE為高電平時，轉換為同步 隨機存儲器準備讀取數(shù)據(jù)的地址A [n2:0]地址信號。
[0074] c)當b)步驟中的所有數(shù)據(jù)準備好之后，讀取電路從CLK端口輸出上升沿信號，然 后讀取電路根據(jù)四相雙軌協(xié)議將讀取電路的Addr_a端口電平拉高，向異步電路系統(tǒng)表示 已接收到要讀取數(shù)據(jù)的地址。
[0075] d)異步電路系統(tǒng)檢測到Addr_a端口輸入電平為高電平后，根據(jù)四相雙軌協(xié)議將 AO [n2:0]，A1 [n2:0]以及RE1和RE0全部置為低電平。
[0076] e)讀取電路在一段時間的延遲之后，從同步隨機存儲器的D_out[nl:0]端口讀入 數(shù)據(jù)。延遲時間大于同步