應用于非易失性存儲器的一位存儲單元的控制方法
【專利說明】應用于非易失性存儲器的一位存儲單元的控制方法
[0001]本申請是以下專利申請的分案申請:申請?zhí)?201210571629.2，申請日:2012年12月25日，發(fā)明名稱:應用于非易失性存儲器的一位存儲單元及其相關控制方法。
技術領域
[0002]本發(fā)明是有關于一種非易失性存儲器，且特別是有關于一種應用于非易失性存儲器中的一位存儲單元(one-bit memory cell)及其相關控制方法。
【背景技術】
[0003]眾所周知，非易失性存儲器(nonvolatile memory)在停止供電之后仍持續(xù)的記錄數據，因此廣泛的運用在各種電子產品上。
[0004]—般來說，非易失性存儲器可利用浮動柵晶體管(floating gate transistor)或者反恪絲晶體管(ant1-fuse transistor)來實現。經由適當地控制，熱載子(hot carrier)可注入(inject)或者逐出(eject)浮動柵晶體管中的浮動柵極(floating gate)，因此由浮動柵晶體管所組成的非易失性存儲器通?？勺鳛槎啻尉幊痰拇鎯ζ?mult1-timeprogramming memory,簡稱 MTP 存儲器)。
[0005]反恪絲晶體管是根據柵極氧化層(gate oxide layer)的破壞與否來決定其儲存狀態(tài)。由于柵極層被破壞之后無法回復，因此由反熔絲晶體管所組成的非易失性存儲器是作為一次編程的存儲器(one time programming memory，簡稱0ΤΡ存儲器)。
[0006]如美國專利US7402855以及US6791891皆是介紹由反熔絲晶體管所組成的非易失性存儲器，該非易失性存儲器是作為0TP存儲器。當然，上述揭露的非易失性存儲器，無法重復被編程(program)并且不具備MTP存儲器的特性。

【發(fā)明內容】

[0007]本發(fā)明的目的是提出一種應用于非易失性存儲器中的一位存儲單元及其相關控制方法。本發(fā)明的一位存儲單元中具有多個儲存單元，而儲存單元中還包括由控制晶體管與反熔絲晶體管組合成，并據可組成非易失性存儲器，其具備0ΤΡ或者MTP的存儲器的特性。
[0008]本發(fā)明是有關于一種非易失性存儲器，具有一第一一位存儲單元形成于一基板上，該第一一位存儲單元包括:一第一位線；以及N個儲存單元，每一該儲存單元包括:一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)依序形成于該基板的一表面上，該第一摻雜區(qū)與該第二摻雜區(qū)之間的一第一通道區(qū)上方具有一第一柵極結構，該第二摻雜區(qū)與該第三摻雜區(qū)之間的一第二通道區(qū)上方具有一第二柵極結構；其中，該N個儲存單元中的一第一儲存單元的該第一摻雜區(qū)連接至該第一位線，該第一柵極結構連接至一第一控制信號線，該第二柵極結構連接至一第一反熔絲信號線；以及，該N個儲存單元中的一第m儲存單元中的該第一摻雜區(qū)連接至一第(m-Ι)儲存單元中的該第三摻雜區(qū)，該第一柵極結構連接至一第m控制信號線，該第二柵極結構連接至一第m反熔絲信號線，且m為大于等于二且小于等于N的整數。
[0009]本發(fā)明是有關于一種非易失性存儲器，具有一第一一位存儲單元，該第一一位存儲單元包括:一第一位線；以及串接的N個儲存單元，每一該儲存單元包括:一控制晶體管與一反熔絲晶體管；其中，該N個儲存單元中一第一儲存單元的該控制晶體管的第一端連接至該第一位線，該控制晶體管的柵極連接至一第一控制信號線，該控制晶體管的第二端連接至該反熔絲晶體管的第一端，該反熔絲晶體管的柵極連接至一第一反熔絲信號線；以及，該N個儲存單元中的一第m儲存單元中的該控制晶體管的第一端連接至一第(m-Ι)儲存單元中的該反熔絲晶體管的第二端，該控制晶體管的柵極連接至一第m控制信號線，該控制晶體管的第二端連接至該反熔絲晶體管的第一端，該反熔絲晶體管的柵極連接至一第m反熔絲信號線，且m為大于等于二且小于等于N的整數。
[0010]本發(fā)明是有關于一種非易失性存儲器，具有一第一一位存儲單元形成于一基板上，該第一一位存儲單元包括:一第一位線；以及N個儲存單元，每一該儲存單元包括:一第一摻雜區(qū)以及一第二摻雜區(qū)依序形成于該基板的一表面上，該第一摻雜區(qū)與該第二摻雜區(qū)之間的一通道區(qū)上方具有一柵極結構；其中，該柵極結構包括一柵極氧化層與一柵極層，該柵極氧化層具有一第一部分與一第二部分，且該第一部分的厚度大于該第一部分的厚度，該柵極層覆蓋于該柵極氧化層上；其中，該N個儲存單元中的一第一儲存單元的該第一摻雜區(qū)連接至該第一位線，該柵極結構連接至一第一控制信號線與一第一反熔絲信號線；以及，該N個儲存單元中的一第m儲存單元中的該第一摻雜區(qū)連接至一第(m-Ι)儲存單元中的該第二摻雜區(qū)，該柵極結構連接至一第m控制信號線與一第m反熔絲信號線，且m為大于等于二且小于等于N的整數。
[0011]本發(fā)明是有關于一種非易失性存儲器中一一位存儲單元即可的控制方法，該第一一位存儲單元具有一位線連接至串接的N個儲存單元，該控制方法包括下列步驟:(a)當編程該第--位存儲單元時，編程一第X儲存單元，使得讀取該第--位存儲單元時，提供該第X儲存單元的儲存狀態(tài)；(b)當抹除該第--位存儲單元時，忽略該第X儲存單元中的儲存狀態(tài)；以及(c)當再次編程該第--位存儲單元時，編程一第(x-1)儲存單元，使得讀取該第一一位存儲單元時，提供該第(x-1)儲存單元的儲存狀態(tài)；其中，且X大于等于2，且X小于等于N。
[0012]本發(fā)明是有關于一種非易失性存儲器中一一位存儲單元的控制方法，該第一一位存儲單元具有一位線即可位線連接至串接的N個儲存單元，該控制方法包括下列步驟:(a)當編程該第一一位存儲單元時，利用N個編程周期來依序編程N個儲存單元，使得N個儲存單元皆記錄一儲存狀態(tài)；以及(b)當讀取該第--位存儲單元時，同時提供N個儲存單元的該儲存狀態(tài)。
[0013]為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。
【附圖說明】
[0014]圖1A所繪示為本發(fā)明第一實施例應用于非易失性存儲器中的一位存儲單元。
[0015]圖1B所繪示為本發(fā)明應用于非易失性存儲器中的一位存儲單元的等效電路圖。
[0016]圖2所繪示為根據本發(fā)明利用多個一位存儲單元所組成的非易失性存儲器示意圖。
[0017]圖3所繪示為本發(fā)明的一位存儲單元作為MTP存儲器的控制方法。
[0018]圖4A至圖4D所繪示為一位存儲單元第一次進行編程以及讀取的信號示意圖。
[0019]圖5A至圖f5D所繪示為一位存儲單元第二次進行編程以及讀取的信號示意圖。
[0020]圖6A至圖6D所繪示為一位存儲單元第三次進行編程以及讀取的信號示意圖。
[0021]圖7A至圖7D所繪示為一位存儲單元第四次進行編程以及讀取的信號示意圖。
[0022]圖8所繪示為本發(fā)明的一位存儲單元作為0ΤΡ存儲器的控制方法。
[0023]圖9A至圖9E所繪示為一位存儲單元記錄閉路狀態(tài)時的編程以及讀取的信號示意圖。
[0024]圖10A至圖10E所繪示為一位存儲單元記錄開路狀態(tài)時的編程以及讀取的信號示意圖。
[0025]圖11所繪示為本發(fā)明第二實施例應用于非易失性存儲器中的一位存儲單元。
[0026]圖12所繪示為本發(fā)明第三實施例應用于非易失性存儲器中的一位存儲單元。
[0027]圖13所繪示為本發(fā)明第四實施例應用于非易失性存儲器中的一位存儲單元。
[0028][主要元件標號說明]
[0029]11、21、31、41、51:第一 η 型摻雜區(qū)
[0030]12、22、32、42、52:第二 η 型摻雜區(qū)
[0031]13、23、33、43:第三 η 型摻雜區(qū)
[0032]14、24、34、44、54:第一柵極氧化層
[0033]14’、24’、34’、44’:第一柵極氧化層
[0034]15、25、35、45、55:第一棚.極層
[0035]16、26、36、46、56:第二柵極氧化層
[0036]16’、26’、36’、46’:第二柵極氧化層
[0037]17、27、37、47、57:第二柵極層
[0038]53:隔離結構91:第一 η型摻雜區(qū)
[0039]92:第二 η型摻雜區(qū) 95:柵極氧化層第一部分
[0040]96:柵極氧化層第二部分98:柵極層
【具體實施方式】
[0041]請參照圖1Α，其所繪示為本發(fā)明第一實施例應用于非易失性存儲器中的一