一種減少dram高溫漏電的電路及方法
【專利說明】
【技術領域】
[0001 ]本發(fā)明屬于動態(tài)隨機存取存儲器技術領域，特別涉及一種減少DRAM高溫漏電的電路及方法。
【【背景技術】】
[0002]目前DRAM中的帶隙基準電路均采用溫度系數很好的設計，以保證帶隙輸出電壓不隨工藝，溫度以及外部電壓變化而變化。所以DRAM內部的核心電壓比如VINT，VPP，VBLH高低溫下的值保持一致。但是由于高溫下，器件的閾值電壓變低，而DRAM內部的供電電壓仍保持不變，這就導致高溫下的漏電變得很大。在前端測試中，因為漏電流過大而影響了產品的前端良率。
【
【發(fā)明內容】
】
[0003]本發(fā)明的目的在于提供一種減少DRAM高溫漏電的電路及方法，以解決上述技術問題。
[0004]為了實現上述目的，本發(fā)明采用如下技術方案:
[0005]—種減少DRAM高溫漏電的電路，包括DRAM帶隙基準電路、溫度檢測器和邏輯選通電路；
[0006]所述DRAM帶隙基準電路用于為DRAM芯片提供基準電壓；
[0007]所述溫度檢測器用于檢測DRAM芯片所處環(huán)境的溫度，并在所測溫度值大于或等于閾值時輸出第一信號給邏輯選通電路，在所測溫度值小于閾值時輸出第二信號給邏輯選通電路；
[0008]所述邏輯選通電路用于:在接收到第一信號時，將第一調整碼送至DRAM帶隙基準電路，控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在接收到第二信號時，將第二調整碼送至DRAM帶隙基準電路，控制DRAM帶隙基準電路輸出第二帶隙基準電壓值;所述第一帶隙基準電壓值低于所述第二帶隙基準電壓值。
[0009]進一步的，所述閾值為50°C。
[0010]進一步的，第一調整碼為90°C時的調整碼;第二調整碼為_10°C時的調整碼。
[0011 ]進一步的，第一調整碼和第二調整碼的獲得方法如下:
[0012]在90°C下掃描調整碼，同時測量帶隙基準電路的輸出電壓，找到一組第一調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.2V;
[0013]在-10°C掃描所有的調整碼，同時測量帶隙基準電路輸出的帶隙基準電壓輸出，找到一組第二調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.25V。
[0014]進一步的，第一調整碼和第二調整碼均通過激光恪絲(laser fuse)輸出給DRAM帶隙基準電路。
[0015]—種減少DRAM高溫漏電的方法，包括:監(jiān)測DRAM芯片所處的環(huán)境溫度，在環(huán)境溫度高于或等于閾值的時候控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在環(huán)境溫度低于閾值的時候控制DRAM帶隙基準電路輸出第二帶隙基準電壓值;所述第一帶隙基準電壓值低于所述第二帶隙基準電壓值。
[0016]進一步的，所述閾值為50°C。
[0017]進一步的，在環(huán)境溫度高于或等于閾值的時候通過第一調整碼控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在環(huán)境溫度低于閾值的時候通過第二調整碼控制DRAM帶隙基準電路輸出第二帶隙基準電壓值。
[0018]進一步的，第一調整碼為90°C時的調整碼;第二調整碼為_10°C時的調整碼；
[0019]第一調整碼和第二調整碼的獲得方法如下:
[0020]在90°C下掃描調整碼，同時測量帶隙基準電路的輸出電壓，找到一組第一調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.2V;
[0021]在-10°C掃描所有的調整碼，同時測量帶隙基準電路輸出的帶隙基準電壓輸出，找到一組第二調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.25V。
[0022]進一步的，第一調整碼和第二調整碼均通過激光熔絲輸出給DRAM帶隙基準電路。
[0023]相對于現有技術，本發(fā)明具有以下有益效果:本發(fā)明在高溫下將帶隙輸出電壓集中分布在一個小于目標值的較小電壓值，這樣內部核心電壓都會隨之降低，從而降低了高溫下的漏電流。而在低溫下仍然將帶隙輸出電壓值設在目標值，DRAM芯片的時序性能參數不受影響。
【【附圖說明】】
[0024]圖1為本發(fā)明一種減少DRAM高溫漏電的電路的結構示意圖。
【【具體實施方式】】
[0025]請參閱圖1所示，本發(fā)明普通的DRAM帶隙基準電路上新添加了一個小型溫度檢測器以及邏輯選通電路。邏輯選通電路根據溫度檢測器的輸出信號的高低，選擇將高溫下的調整碼或者低溫下的調整碼送至帶隙基準電路中的R3電阻。
[0026]溫度檢測器用于自動檢測DRAM芯片所處的環(huán)境溫度，當溫度大于等于50度時，溫度檢測器輸出信號sel_HT為高，sel_HT信號送至邏輯選通電路中，將90度時的調整碼送至帶隙基準電路中的R3電阻，去調整R3電阻的值。
[0027]當溫度低于50度時，溫度檢測器輸出信號sel_HT為低，此時邏輯選通電路將-10度時的調整碼送至R3電阻，去調整R3電阻的值。
[0028]90度時的調整碼和-10度時的調整碼的獲得方法如下:
[0029]首先在高溫(90度)下去掃描調整碼，同時測量帶隙基準電路的輸出電壓vbgr，找到一組調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.2V。
[0030]其次在低溫(-10度)去掃描所有的調整碼，同時測量帶隙基準電路輸出的帶隙基準電壓輸出vbgr，找到一組調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.25V。[0031 ] 90度的調整碼和-10度的調整碼都將通過激光熔絲輸出。
[0032]此種方法的好處在于在高溫下將帶隙輸出電壓集中分布在一個小于目標值的較小電壓值，這樣內部核心電壓都會隨之降低，從而降低了高溫下的漏電流。而在低溫下仍然將帶隙輸出電壓值設在目標值，DRAM芯片的時序性能參數不受影響。
【主權項】
1.一種減少DRAM高溫漏電的電路，其特征在于，包括DRAM帶隙基準電路、溫度檢測器和邏輯選通電路； 所述DRAM帶隙基準電路用于為DRAM芯片提供基準電壓； 所述溫度檢測器用于檢測DRAM芯片所處環(huán)境的溫度，并在所測溫度值大于或等于閾值時輸出第一信號給邏輯選通電路，在所測溫度值小于閾值時輸出第二信號給邏輯選通電路； 所述邏輯選通電路用于:在接收到第一信號時，將第一調整碼送至DRAM帶隙基準電路，控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在接收到第二信號時，將第二調整碼送至DRAM帶隙基準電路，控制DRAM帶隙基準電路輸出第二帶隙基準電壓值;所述第一帶隙基準電壓值低于所述第二帶隙基準電壓值。2.根據權利要求1所述的一種減少DRAM高溫漏電的電路，其特征在于，所述閾值為50?C。3.根據權利要求1所述的一種減少DRAM高溫漏電的電路，其特征在于，第一調整碼為90°〇時的調整碼;第二調整碼為_10°C時的調整碼。4.根據權利要求3所述的一種減少DRAM高溫漏電的電路，其特征在于，第一調整碼和第二調整碼的獲得方法如下: 在90°C下掃描調整碼，同時測量帶隙基準電路的輸出電壓，找到一組第一調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.2V; 在-10°C掃描所有的調整碼，同時測量帶隙基準電路輸出的帶隙基準電壓輸出，找到一組第二調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.25V。5.根據權利要求1所述的一種減少DRAM高溫漏電的電路，其特征在于，第一調整碼和第二調整碼均通過激光熔絲輸出給DRAM帶隙基準電路。6.—種減少DRAM高溫漏電的方法，其特征在于，包括:監(jiān)測DRAM芯片所處的環(huán)境溫度，在環(huán)境溫度高于或等于閾值的時候控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在環(huán)境溫度低于閾值的時候控制DRAM帶隙基準電路輸出第二帶隙基準電壓值;所述第一帶隙基準電壓值低于所述第二帶隙基準電壓值。7.根據權利要求6所述的一種減少DRAM高溫漏電的方法，其特征在于，所述閾值為50?C。8.根據權利要求6所述的一種減少DRAM高溫漏電的方法，其特征在于，在環(huán)境溫度高于或等于閾值的時候通過第一調整碼控制DRAM帶隙基準電路輸出第一帶隙基準電壓值;在環(huán)境溫度低于閾值的時候通過第二調整碼控制DRAM帶隙基準電路輸出第二帶隙基準電壓值。9.根據權利要求8所述的一種減少DRAM高溫漏電的方法，其特征在于，第一調整碼為90°〇時的調整碼;第二調整碼為_10°C時的調整碼； 第一調整碼和第二調整碼的獲得方法如下: 在90°C下掃描調整碼，同時測量帶隙基準電路的輸出電壓，找到一組第一調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.2V; 在-10°C掃描所有的調整碼，同時測量帶隙基準電路輸出的帶隙基準電壓輸出，找到一組第二調整碼，使得帶隙基準電路輸出的帶隙基準電壓值為1.25V。10.根據權利要求8或9所述的一種減少DRAM高溫漏電的方法，其特征在于，第一調整碼 和第二調整碼均通過激光熔絲輸出給DRAM帶隙基準電路。
【專利摘要】本發(fā)明公開一種減少DRAM高溫漏電的電路及方法，通過監(jiān)測DRAM芯片所處的環(huán)境溫度，在環(huán)境溫度高于或等于閾值的時候控制DRAM帶隙基準電路輸出第一帶隙基準電壓值；在環(huán)境溫度低于閾值的時候控制DRAM帶隙基準電路輸出第二帶隙基準電壓值；所述第一帶隙基準電壓值低于所述第二帶隙基準電壓值。本發(fā)明在高溫下將帶隙輸出電壓集中分布在一個小于目標值的較小電壓值，這樣內部核心電壓都會隨之降低，從而降低了高溫下的漏電流。而在低溫下仍然將帶隙輸出電壓值設在目標值，DRAM芯片的時序性能參數不受影響。
【IPC分類】G11C11/4074
【公開號】CN105513631
【申請?zhí)枴緾N201610028533
【發(fā)明人】賈雪絨
【申請人】西安紫光國芯半導體有限公司
【公開日】2016年4月20日
【申請日】2016年1月15日