靈敏放大器以及存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器電路技術(shù)領(lǐng)域，特別是涉及一種靈敏放大器以及存儲器。
【背景技術(shù)】
[0002]靜態(tài)隨機存取存儲器(SRAM, Static Random Access Memory)嵌入到幾乎所有的大規(guī)模集成電路中，并且在要求高速、高集成度、低功耗、低電壓、低成本、短周期的應(yīng)用中起到了關(guān)鍵性的作用。SRAM可包括不同數(shù)目的晶體管，并經(jīng)常根據(jù)晶體管的數(shù)目而命名，例如，6晶體管(6-T)SRAM、8晶體管(8_T) SRAM等等。
[0003]SRAM主要包括存儲陣列和外圍輔助電路兩部分。存儲陣列是SRAM的核心組成部分，起著存儲數(shù)據(jù)的作用；存儲陣列的結(jié)構(gòu)相對固定，性能一般由集成電路制造工藝水平?jīng)Q定。外圍輔助電路包括靈敏放大器(SA，Sense Amplifier)、譯碼電路、輸入輸出電路、時序產(chǎn)生電路等等。其中，靈敏放大器是外圍輔助電路的一個重要組成部分，靈敏放大器性能的優(yōu)劣對SRAM的速度等性能的提升有重要影響。
[0004]在現(xiàn)有技術(shù)中，靈敏放大器感應(yīng)位線(bit-line)上的小信號變化并通過放大所述小信號變化來得到存儲陣列中存儲單元上儲存的數(shù)據(jù)。然而，采用現(xiàn)有技術(shù)的靈敏放大器，存儲單元很容易受干擾。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，提供一種靈敏放大器以及存儲器，有利于減小存儲單元間的干擾。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種靈敏放大器，包括:
[0007]控制單元，接收一輸入信號和一時鐘信號，在所述時鐘信號為高電位時，所述控制單元輸出一與所述輸入信號相同的控制信號，在所述時鐘信號為低電位時，所述控制單元不輸出所述控制信號；
[0008]變換器，將所述控制信號轉(zhuǎn)換為相反的反相控制信號；
[0009]第一電流鏡單元，所述第一電流鏡單元的輸入端連接一第一參考節(jié)點，所述第一電流鏡單元的輸出端連接一第一輸出節(jié)點；
[0010]第一分壓單元，接收所述控制信號，在所述控制信號為高電位時，拉低所述第一輸出節(jié)點的電壓；
[0011]第二分壓單元，接收所述反相控制信號，在所述反相控制信號為低電位時，所述第一參考節(jié)點充電；
[0012]第二電流鏡單元，所述第二電流鏡單元的輸入端連接一第二參考節(jié)點，所述第二電流鏡單元的輸出端連接一第二輸出節(jié)點；
[0013]第三分壓單元，接收所述控制信號，在所述控制信號為高電位時，拉低所述第二輸出節(jié)點的電壓；以及
[0014]第四分壓單元，接收所述反相控制信號，在所述反相控制信號為低電位時，所述第二參考節(jié)點充電。
[0015]可選的，所述靈敏放大器還包括:
[0016]第一預(yù)充電單元，接收所述時鐘信號，在所述時鐘信號為低電位時，所述第一預(yù)充電單元對所述第一輸出節(jié)點充電；
[0017]第二預(yù)充電單元，接收所述時鐘信號，在所述時鐘信號為低電位時，所述第二預(yù)充電單元對所述第二輸出節(jié)點充電。
[0018]可選的，所述第一預(yù)充電單元包括一第一 PMOS管，所述第一 PMOS管的柵極接收所述時鐘信號，所述第一 PMOS管的源極接工作電壓，所述第一 PMOS管的漏極連接所述第一輸出節(jié)點。
[0019]可選的，所述第二預(yù)充電單元包括一第二 PMOS管，所述第二 PMOS管的柵極接收所述時鐘信號，所述第二 PMOS管的源極接工作電壓，所述第二 PMOS管的漏極連接所述第二輸出節(jié)點。
[0020]可選的，所述第一電流源單元包括一第三PMOS管和一第四PMOS管，所述第三PMOS管和第四PMOS管的柵極相連后，連接所述第一參考節(jié)點，所述第三PMOS管的源極接工作電壓，所述第三PMOS管的漏極連接所述第一輸出節(jié)點，所述第四PMOS管的源極接工作電壓，所述第四PMOS管的漏極連接所述第一參考節(jié)點。
[0021]可選的，所述第二電流源單元包括第五PMOS管和第六PMOS管，所述第五PMOS管和第六PMOS管的柵極相連后，連接所述第二參考節(jié)點，所述第五PMOS管的源極接工作電壓，所述第五PMOS管的漏極連接所述第二輸出節(jié)點，所述第六PMOS管的源極接工作電壓，所述第六PMOS管的漏極連接所述第二參考節(jié)點。
[0022]可選的，所述第一分壓單元包括一第一 NMOS管，所述第一 NMOS管的柵極接收所述控制信號，所述第一 NMOS管的源極接地，所述第一 NMOS管的漏極連接所述第一輸出節(jié)點。
[0023]可選的，所述第二分壓單元包括一第二 NMOS管，所述第二 NMOS管的柵極接收所述反相控制信號，所述第二 NMOS管的源極接地，所述第二 NMOS管的漏極連接所述第一參考節(jié)點。
[0024]可選的，所述第三分壓單元包括一第三NMOS管，所述第三NMOS管的柵極接收所述控制信號，所述第三NMOS管的源極接地，所述第三NMOS管的漏極連接所述第二輸出節(jié)點。
[0025]可選的，所述第四分壓單元包括一第四NMOS管，所述第四NMOS管的柵極接收所述反相控制信號，所述第四NMOS管的源極接地，所述第四NMOS管的漏極連接所述第二參考節(jié)點。
[0026]可選的，所述控制單元包括一第五NMOS管，所述第五NMOS管的柵極接收所述時鐘信號，所述第五NMOS管的源極接收所述輸入信號，所述第五NMOS管的漏極輸出所述控制信號。
[0027]可選的，所述變換器包括一第七PMOS管和一第六NMOS管，所述第七PMOS管的柵極和所述第六NMOS管的柵極連接，作為所述變換器的輸入端，接收所述控制信號，所述第七PMOS管的源極接工作電壓，所述第六NMOS管的源極接地，所述第七PMOS管的漏極和所述第六NMOS管的漏極連接，作為所述變換器的輸出端，輸出所述反相控制信號。
[0028]可選的，所述輸入信號為讀取信號或位線信號。
[0029]根據(jù)本發(fā)明的另一面，還提供一種包含如上任意一項所述的靈敏放大器的存儲器。
[0030]與現(xiàn)有技術(shù)相比，本發(fā)明提供的靈敏放大器以及存儲器具有以下優(yōu)點:
[0031]在本發(fā)明提供的靈敏放大器中，控制單元接收一輸入信號和一時鐘信號，在所述時鐘信號為高電位時，所述控制單元輸出一與所述輸入信號相同的控制信號，在所述時鐘信號為低電位時，所述控制單元不輸出所述控制信號所述第一分壓單元、第二分壓單元、第三分壓單元、第四分壓單元均不工作，從而避免存儲單元之間的干擾。
【附圖說明】
[0032]圖1為本發(fā)明一實施例中靈敏放大器的電路圖。
【具體實施方式】
[0033]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0034]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0035]請參考圖1，圖1為本發(fā)明一實施例中靈敏放大器的電路圖。如圖1所示，所述靈敏放大器I包括控制單元101、變換器102，第一電流鏡單元103、第一分壓單元104、第二分壓單元105、第二電流鏡單元106、第三分壓單元107以及第四分壓單元108。
[0036]所述控制單兀101接收一輸入信號Vin和一時鐘信號CLK,其中，所述輸入信號Vin表征存儲單元的地