用于通過(guò)控制預(yù)充電持續(xù)時(shí)間降低存儲(chǔ)器電路中的功耗的方法和裝置的制造方法
【專利摘要】本發(fā)明涉及用于通過(guò)控制預(yù)充電持續(xù)時(shí)間減少存儲(chǔ)器電路中的功耗的方法和裝置。提供了一種具有易失性隨機(jī)存取存儲(chǔ)器單元的集成電路。存儲(chǔ)器單元可以被耦接到寫位線和讀位線。寫位線可以不被耦接到任何預(yù)充電電路?？梢詢H在存儲(chǔ)器訪問(wèn)操作期間對(duì)讀位線預(yù)充電。在一個(gè)合適的布置中，在地址解碼操作之后且在評(píng)估階段之前可以立即對(duì)讀位線預(yù)充電。在另一個(gè)合適的布置中，在尋址解碼操作之后且與評(píng)估階段并行地對(duì)讀位線預(yù)充電。在任一布置中，能夠降低大量的泄漏和有功功率。
【專利說(shuō)明】用于通過(guò)控制預(yù)充電持續(xù)時(shí)間降低存儲(chǔ)器電路中的功耗的方法和裝置
[0001 ]本申請(qǐng)要求2015年2月4日提交的美國(guó)專利申請(qǐng)N0.14/613,933的優(yōu)先權(quán)，其全部公開內(nèi)容并入在此以供參考。
技術(shù)領(lǐng)域
[0002]本申請(qǐng)涉及具有存儲(chǔ)器的集成電路，并且更特別地，涉及易失性存儲(chǔ)器元件。
【背景技術(shù)】
[0003]集成電路常常包含易失性存儲(chǔ)器元件。只要集成電路上電，易失性存儲(chǔ)器元件就保留數(shù)據(jù)。在功率損耗的情況下，易失性存儲(chǔ)器元件中的數(shù)據(jù)丟失。雖然非易失性存儲(chǔ)器元件諸如基于電可擦除可編程只讀存儲(chǔ)器技術(shù)的存儲(chǔ)器元件以此方式不受數(shù)據(jù)丟失的影響，但制造非易失性存儲(chǔ)器元件作為給定的集成電路的一部分常常是不可取的或不可能的。
[0004]因此，常常使用易失性存儲(chǔ)器元件。例如，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)芯片包含SRAM單元，SRAM單元是一種易失性存儲(chǔ)器元件。易失性存儲(chǔ)器元件諸如SRAM單元通?；诮徊骜詈戏聪嗥?鎖存器)。在每個(gè)存儲(chǔ)器元件中，交叉耦合反相器通過(guò)當(dāng)從存儲(chǔ)器元件讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入到存儲(chǔ)器元件時(shí)被接通的地址晶體管被連接到數(shù)據(jù)線。當(dāng)沒(méi)有數(shù)據(jù)從存儲(chǔ)器元件中被讀取或沒(méi)有數(shù)據(jù)被寫入到存儲(chǔ)器元件中時(shí)，地址晶體管被斷開以隔離存儲(chǔ)器元件。
[0005]在傳統(tǒng)的存儲(chǔ)器設(shè)計(jì)中，在每個(gè)讀/寫操作之前每個(gè)數(shù)據(jù)線被預(yù)充電以幫助使存儲(chǔ)性能最大化。甚至當(dāng)?shù)刂肪w管被斷開時(shí)，然而，漏電流能夠從預(yù)充電數(shù)據(jù)線流動(dòng)通過(guò)失活的地址晶體管。當(dāng)?shù)刂肪w管的尺寸增加以幫助提高讀性能時(shí)，這更嚴(yán)重。以該方式產(chǎn)生的泄漏能夠占達(dá)到存儲(chǔ)器陣列中的總泄漏的70%或更多，并且消耗過(guò)多的功率。
[0006]在此背景下提出本文所描述的實(shí)施例。

【發(fā)明內(nèi)容】

[0007]本公開一般涉及集成電路，并且更特別地涉及具有存儲(chǔ)器單元的集成電路。根據(jù)一個(gè)實(shí)施例，提供了一種集成電路，所述集成電路包括存儲(chǔ)器單元;位線，被耦接到所述存儲(chǔ)器單元;預(yù)充電晶體管，被耦接到所述位線；以及用于對(duì)所述存儲(chǔ)器單元尋址的解碼器。所述解碼器可以被用于確定在解碼時(shí)間段期間所述存儲(chǔ)器單元是否被選擇。在所述整個(gè)解碼時(shí)間段期間所述預(yù)充電晶體管可以被斷開。無(wú)論何時(shí)預(yù)充電晶體管被斷開，所述位線可以浮動(dòng)，或者可以使用下拉晶體管對(duì)所述位線放電。
[0008]所述存儲(chǔ)器單元還可以被耦接到字線，在所述字線上提供字線信號(hào)。在一個(gè)布置中，當(dāng)所述字線信號(hào)被去斷言(例如，所述字線信號(hào)和控制預(yù)充電晶體管的預(yù)充電信號(hào)不應(yīng)該被同時(shí)斷言)時(shí)，所述預(yù)充電晶體管可以被接通。在另一個(gè)布置中，當(dāng)所述字線信號(hào)被斷言(例如，所述字線信號(hào)和所述預(yù)充電信號(hào)應(yīng)該被同時(shí)斷言)時(shí)，所述預(yù)充電晶體管可以被接通。換句話說(shuō)，可以并行地或在單獨(dú)的時(shí)間段內(nèi)實(shí)行位線預(yù)充電和存儲(chǔ)器讀操作的評(píng)估階段。
[0009]所述存儲(chǔ)器單元還可以被耦接到附加的寫位線。所述寫位線可以不被耦接到任何預(yù)充電電路(即，在存儲(chǔ)器訪問(wèn)操作期間，僅讀位線應(yīng)該被預(yù)充電，而不對(duì)所述寫位線預(yù)充電)。
[0010]從附圖和以下詳細(xì)描述，本發(fā)明的進(jìn)一步的特征、它的本質(zhì)和各種優(yōu)勢(shì)將更顯而易見(jiàn)。
【附圖說(shuō)明】
[0011]圖1是根據(jù)一個(gè)實(shí)施例的具有存儲(chǔ)器元件陣列的說(shuō)明性集成電路的圖示；
[0012]圖2是根據(jù)一個(gè)實(shí)施例的說(shuō)明性的存儲(chǔ)器單元的列和相關(guān)的預(yù)充電電路的圖示；
[0013]圖3是根據(jù)一個(gè)實(shí)施例的具有多個(gè)存儲(chǔ)器元件陣列但僅其中的一個(gè)陣列被選擇用于預(yù)充電的集成電路的圖示；
[0014]圖4是根據(jù)一個(gè)實(shí)施例的比較不同的存儲(chǔ)器訪問(wèn)模式的圖示；
[0015]圖5A是根據(jù)一個(gè)實(shí)施例的例示當(dāng)存儲(chǔ)器單元存儲(chǔ)邏輯“O”時(shí)存儲(chǔ)器單元讀端口如何工作的圖示；
[0016]圖5B是根據(jù)一個(gè)實(shí)施例的例示當(dāng)存儲(chǔ)器單元存儲(chǔ)邏輯“I”時(shí)存儲(chǔ)器單元讀端口如何工作的圖示；
[0017]圖6是根據(jù)一個(gè)實(shí)施例的例示在低速讀操作期間相關(guān)波形的行為的時(shí)序圖；
[0018]圖7是根據(jù)一個(gè)實(shí)施例的例示在高速讀操作期間相關(guān)波形的行為的時(shí)序圖。
【具體實(shí)施方式】
[0019]本發(fā)明的實(shí)施例涉及集成電路存儲(chǔ)器元件，并且特別地涉及用于降低存儲(chǔ)器元件中的泄漏的改進(jìn)的方案。本領(lǐng)域中的技術(shù)人員將會(huì)認(rèn)識(shí)到，本示例性實(shí)施例可以被實(shí)踐而沒(méi)有這些具體細(xì)節(jié)中的一些或全部。在其他情況下，為了避免不必要的混淆本實(shí)施例，沒(méi)有詳細(xì)描述眾所周知的操作。
[0020]集成電路存儲(chǔ)器元件，有時(shí)也被稱為存儲(chǔ)器單元，可以包含任何合適數(shù)量的晶體管。存儲(chǔ)器元件能夠被用于使用存儲(chǔ)器的任何合適的集成電路中。這些集成電路可以是存儲(chǔ)器芯片、具有存儲(chǔ)器陣列的數(shù)字信號(hào)處理電路、微處理器、具有存儲(chǔ)器陣列的專用集成電路、可編程集成電路諸如其中存儲(chǔ)器元件被用于配置存儲(chǔ)器的可編程邏輯設(shè)備集成電路，或任何其他合適的集成電路。
[0021]在集成電路諸如存儲(chǔ)器芯片或其中需要存儲(chǔ)器以存儲(chǔ)處理數(shù)據(jù)的其他電路上，存儲(chǔ)器元件能夠被用于實(shí)行靜態(tài)隨機(jī)存取存儲(chǔ)器(RAM)單元的功能，并且有時(shí)被稱為SRAM單元。在可編程邏輯設(shè)備集成電路的情況中，存儲(chǔ)器元件能夠被用于存儲(chǔ)配置數(shù)據(jù)，并且因此在該情況中有時(shí)被稱為配置隨機(jī)存取存儲(chǔ)器(CRAM)單元。
[0022]圖1示出可以包括存儲(chǔ)器元件(單元)18的陣列的集成電路。任何合適的存儲(chǔ)器陣列架構(gòu)可以被用于存儲(chǔ)器單元18。圖1中示出了一個(gè)合適的布置。在圖1的說(shuō)明性的陣列中僅有存儲(chǔ)器單元18的三行和三列，但一般來(lái)說(shuō)，在存儲(chǔ)器陣列17中可以有數(shù)百或數(shù)千行和列。陣列17可以是在給定的設(shè)備10上的若干陣列中的一個(gè)、可以是較大陣列的一部分的子陣列，或者可以是任何其他合適的存儲(chǔ)器單元18的組。
[0023]可以由經(jīng)配置用于形成雙穩(wěn)態(tài)電路(S卩，鎖存型電路)的若干晶體管形成每個(gè)存儲(chǔ)器元件18。在雙穩(wěn)態(tài)電路元件中的原碼(true)和補(bǔ)碼(complement)數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)能夠存儲(chǔ)對(duì)應(yīng)的原碼和補(bǔ)碼版本的數(shù)據(jù)位。
[0024]雙穩(wěn)態(tài)電路元件可以是基于任何適合數(shù)量的晶體管。例如，可以由交叉耦合反相器、由多個(gè)如同反相器的電路的組(例如，在提供軟錯(cuò)誤干擾事件的增強(qiáng)的免疫力的分布式配置中)形成每個(gè)存儲(chǔ)器元件的雙穩(wěn)態(tài)部分。具有由交叉耦合反相器對(duì)形成的雙穩(wěn)態(tài)元件的布置有時(shí)在文中被描述為示例。然而，這只是說(shuō)明性的?？梢允褂萌魏魏线m的存儲(chǔ)器單元架構(gòu)形成存儲(chǔ)器元件18。
[0025]每個(gè)存儲(chǔ)器元件可以在對(duì)應(yīng)的輸出路徑19處供應(yīng)對(duì)應(yīng)的輸出信號(hào)OUTο在CRAM陣列中，每個(gè)信號(hào)OUT是可以通過(guò)對(duì)應(yīng)的路徑26進(jìn)行輸送且可以被用于配置對(duì)應(yīng)的晶體管諸如傳輸晶體管24或在相關(guān)的可編程邏輯電路中的其他電路元件的靜態(tài)輸出控制信號(hào)。
[0026]集成電路10可以具有用于將信號(hào)供應(yīng)給存儲(chǔ)器陣列17的控制電路12?？刂齐娐?2可以使用引腳14從外部來(lái)源以及使用路徑諸如路徑16從內(nèi)部來(lái)源接收電源電壓、數(shù)據(jù)和其他信號(hào)?？刂齐娐?2可以包括電路諸如尋址電路、數(shù)據(jù)寄存器電路、寫電路、讀電路等?？刂齐娐?2可以使用由引腳14供應(yīng)的電源電壓在路徑諸如路徑20和路徑22上產(chǎn)生所需的時(shí)變和/或固定信號(hào)。
[0027]—般來(lái)說(shuō)，可以有與路徑20和路徑22相關(guān)的任何合適的數(shù)量的導(dǎo)電線。例如，在路徑20中的相應(yīng)的一個(gè)中(作為示例)，陣列17的每行可以具有相關(guān)的地址線(例如，原碼地址線和補(bǔ)碼地址線)和相關(guān)的讀/寫使能線。陣列17的每列可以具有包括數(shù)據(jù)線(例如，原碼數(shù)據(jù)線和補(bǔ)碼數(shù)據(jù)線)的相應(yīng)的路徑20。清除信號(hào)可以通過(guò)共同清除線被同時(shí)路由到陣列17中所有的單元。清除線可以垂直取向，使得在每個(gè)路徑22中有所述清除線的一個(gè)分支，或者可以水平取向，使得在每個(gè)路徑20中有所述清除線的一個(gè)分支。所述清除線不是必需的。
[0028]功率也能夠按這種類型的全局方式進(jìn)行分布。例如，可以使用共享水平或垂直導(dǎo)體的模式將正電源電壓Vcc并行地供應(yīng)給每個(gè)單元18?？梢酝瑯拥厥褂霉蚕硭交虼怪本€的模式將接地電壓Vss并行地供應(yīng)給單元18。控制線諸如地址線和數(shù)據(jù)線通常相互正交(例如，地址線是垂直的，而數(shù)據(jù)線是水平的，或反之亦然)。
[0029]術(shù)語(yǔ)“行”和“列”只代表意指存儲(chǔ)器陣列17中特定的單元18組的一種方式，并且有時(shí)可以互換使用。如果需要，則其他模式的線可以被用于路徑20和路徑22中。例如，可以使用不同數(shù)量的電源信號(hào)、數(shù)據(jù)信號(hào)和地址信號(hào)。
[0030]供應(yīng)給存儲(chǔ)器元件18的信號(hào)有時(shí)可以統(tǒng)稱為控制信號(hào)。在特定的情況下，這些信號(hào)中的一些可以被稱為功率信號(hào)、清除信號(hào)、數(shù)據(jù)信號(hào)、地址信號(hào)等。這些不同的信號(hào)類型不是相互排斥的。例如，陣列17的清除信號(hào)可以作為能夠被用于清除陣列17的一種控制(地址)信號(hào)。該清除信號(hào)還可以作為一種通過(guò)對(duì)單元18中如同反相器的電路供電的功率信號(hào)。同樣地，因?yàn)榍宄僮饔糜谠诖鎯?chǔ)器單元18中放置邏輯零，所以清除信號(hào)可以作為一種數(shù)據(jù)信號(hào)?？梢酝ㄟ^(guò)正電源線提供正電源電壓Vcc?？梢酝ㄟ^(guò)接地電源線提供接地電壓Vss。任何合適的值可以被用于正電源電壓Vcc和接地電源Vss。例如，正電源電壓Vcc可以是1.2伏特、1.1伏特、1.0伏特、0.9伏特、0.8伏特、小于0.8伏特，或任何其他合適的電壓。接地電壓Vss可以是零伏特(作為示例)。在典型的布置中，電源電壓Vcc可以是0.8伏特，Vss可以是零伏特，并且用于地址、數(shù)據(jù)和清除信號(hào)的信號(hào)電平可以在從零伏特(當(dāng)?shù)蜁r(shí))到0.8伏特(當(dāng)高時(shí))的范圍內(nèi)。還可以使用Vcc隨著時(shí)間的函數(shù)變化、Vss小于零伏特，以及控制信號(hào)過(guò)載(即，控制信號(hào)具有大于Vcc-Vss的信號(hào)強(qiáng)度)的布置。
[0031]圖2中示出了可以被用于存儲(chǔ)器單元的說(shuō)明性的配置。如圖2所示，存儲(chǔ)器單元200可以包括由一對(duì)交叉耦合反相器(即，晶體管TPl、TNl、TP2和TN2)形成的雙穩(wěn)態(tài)元件。特別地，第一反相器可以包括在正電源線202(例如，在其上提供正電源電壓Vcc的電源線)和接地電源線204(例如，在其上提供接地電源電壓Vss的電源線)之間串聯(lián)耦接的P-溝道晶體管TPl和η-溝道晶體管TNl。第二反相器可以包括在電源線202和電源線204之間串聯(lián)耦接的P-溝道晶體管ΤΡ2和η-溝道晶體管ΤΝ2 溝道晶體管TNl和ΤΝ2可以被稱為存儲(chǔ)器單元“下拉”晶體管，而P-溝道晶體管TPl和ΤΡ2可以被稱為存儲(chǔ)器單元“上拉”晶體管。
[0032]第一反相器的輸入可以被耦接到第二反相器的輸出，而第二反相器的輸入可以被耦接到第一反相器的輸出。第一反相器的輸出可以作為單元200的第一內(nèi)部數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)XI，而第二反相器的輸出可以作為單元200的第二內(nèi)部數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)Χ2。以該方式配置的存儲(chǔ)器單元200的雙穩(wěn)態(tài)存儲(chǔ)部分可以被用于存儲(chǔ)單個(gè)數(shù)據(jù)位(例如，第一內(nèi)部數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)和第二內(nèi)部數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)可以分別存儲(chǔ)原碼和補(bǔ)碼版本的單個(gè)數(shù)據(jù)位)。
[0033]第一寫位線WBL和第二寫位線WBL/(有時(shí)分別被稱為原碼和補(bǔ)碼數(shù)據(jù)線)可以被用于使用差分寫訪問(wèn)/地址晶體管TWl和TW2將數(shù)據(jù)寫入雙穩(wěn)態(tài)元件中。一般來(lái)說(shuō)，術(shù)語(yǔ)“位線”和“數(shù)據(jù)線”能夠互換使用。當(dāng)期望將數(shù)據(jù)寫入到雙穩(wěn)態(tài)元件中時(shí)，數(shù)據(jù)可以被放置在位線WBL上，并且補(bǔ)碼版本的數(shù)據(jù)可以被放置在補(bǔ)碼的位線WBL/上。然后，寫字線(或地址)信號(hào)WWL可被斷言以將數(shù)據(jù)加載到雙穩(wěn)態(tài)存儲(chǔ)器元件中。在正常操作過(guò)程中，寫地址信號(hào)WWL可以被去斷言，并且在節(jié)點(diǎn)Χ2上的數(shù)據(jù)可以被用作輸出。
[0034]存儲(chǔ)器單元200還可以包括共同作為用于通過(guò)讀位線RBL從節(jié)點(diǎn)Χ2讀數(shù)據(jù)的讀電路(有時(shí)被稱為“讀緩沖電路”)的讀緩沖晶體管TRl和讀訪問(wèn)/地址晶體管TR2。特別地，晶體管TRl可以是包括通過(guò)路徑210連接到存儲(chǔ)器輸出節(jié)點(diǎn)Χ2的柵極端子、耦接到接地線204的源極端子和漏極端子的η-溝道晶體管。晶體管TR2可以是包括接收讀字線(或地址)信號(hào)RWL的柵極端子、耦接到晶體管TRl的漏極端子的源極端子，以及耦接到讀位線RBL的漏極端子的η-溝道晶體管。
[0035]當(dāng)期望從雙穩(wěn)態(tài)部分讀數(shù)據(jù)時(shí)，讀地址信號(hào)RWL能夠被斷言以接通讀地址晶體管TR2。響應(yīng)于將RWL斷言，在讀位線RBL上的電壓可以根據(jù)存儲(chǔ)的內(nèi)容的值開始下降。例如，如果節(jié)點(diǎn)Χ2是高，則晶體管TRl將被激活，并且將讀位線RBL上的電壓拉向接地。作為另一個(gè)示例，如果節(jié)點(diǎn)Χ2是低，則晶體管TRl將被斷開，并且在讀位線RBL上的電壓將保持高。在正常操作過(guò)程中，讀字線信號(hào)RWL可以被去斷言。
[0036]如圖2所示，讀位線RBL還可以被耦接到讀出電路240。作為示例，讀出電路240可以是具有耦接到RBL的輸入和在其上生成讀輸出信號(hào)SenseOut的輸出的反相電路。如上所述，如果在讀操作過(guò)程中在RBL上的電壓朝接地放電，則反相電路240可以感測(cè)該下降，并且驅(qū)動(dòng)SenseOut到邏輯“I”。在RBL上的電壓保持高的其他場(chǎng)景中，反相電路240可以保持SenseOut在邏輯“O”。讀位線RBL還可以被親接到當(dāng)SenseOut是低時(shí)幫助反相器240上拉RBL的“保持器”或“半鎖存器”晶體管242。電路240有時(shí)被稱為“感測(cè)放大器”。
[0037]不止一個(gè)存儲(chǔ)器單元200可以被耦接到寫和讀位線以形成存儲(chǔ)器單元列。例如，存儲(chǔ)器單元的每列可以包括至少10個(gè)存儲(chǔ)器單元、至少50個(gè)存儲(chǔ)器單元、至少100個(gè)存儲(chǔ)器單元等。單元200包括八個(gè)晶體管(S卩，六個(gè)晶體管耦接到差分寫位線，以及兩個(gè)相關(guān)的讀緩沖電路晶體管耦接到單端讀位線)的圖2的存儲(chǔ)器單元實(shí)施方式可以被稱為“8T”存儲(chǔ)器單元配置。
[0038]在傳統(tǒng)的8T SRAM設(shè)計(jì)中，當(dāng)SRAM單元不實(shí)行讀或?qū)憰r(shí)，在正常操作過(guò)程中，寫位線和讀位線不斷地被預(yù)充電。雖然這有助于提高整體存儲(chǔ)器性能，但是恒定的漏電流可以通過(guò)存儲(chǔ)器單元下拉晶體管(即，通過(guò)存儲(chǔ)器單元的雙穩(wěn)態(tài)部分中的η-溝道下拉晶體管和/或通過(guò)讀緩沖電路中的η-溝道下拉晶體管)從數(shù)據(jù)線流動(dòng)到接地線。為了努力提高讀取性能，隨著這些存儲(chǔ)器單元下拉晶體管的尺寸增大，這種泄漏會(huì)加劇。
[0039]在集成電路包括多個(gè)SRAM庫(kù)(bank)的場(chǎng)景中，即使很多SRAM庫(kù)中的只有一個(gè)被訪問(wèn)，集成電路中的每個(gè)庫(kù)都被預(yù)充電。這導(dǎo)致在未選擇的SRAM庫(kù)中生成大量漏電流。像這樣生成的泄漏占總SRAM泄漏的70%或更多，并且能夠消耗過(guò)多的功率。
[0040]根據(jù)一個(gè)實(shí)施例，寫位線可以永遠(yuǎn)不被預(yù)充電，然而讀位線可以被耦接到僅在讀操作過(guò)程中被激活的預(yù)充電晶體管。返回參考圖2，寫位線WBL和WBL/可以僅被耦接到寫數(shù)據(jù)線驅(qū)動(dòng)器電路220，而可以不被耦接到任何預(yù)充電電路(S卩，集成電路不包括任何寫數(shù)據(jù)線預(yù)充電電路)。當(dāng)寫驅(qū)動(dòng)器沒(méi)有被激活，寫位線可以浮動(dòng)或可以被放電到零伏特。
[0041]雖然寫位線未被耦接到任何預(yù)充電電路，但讀位線RBL被耦接到預(yù)充電電路諸如上拉晶體管230。特別地，上拉晶體管可以具有被耦接到正電源線202的源極端子、耦接到讀位線RBL的漏極端子和接收預(yù)充電控制信號(hào)PRECH的柵極端子。在非評(píng)估時(shí)間段期間(S卩，當(dāng)存儲(chǔ)器單元不實(shí)行讀或?qū)?，信號(hào)PRECH應(yīng)保持去斷言，以便RBL未被預(yù)充電。當(dāng)PRECH被去斷言，晶體管230被斷開，并且讀位線RBL可以浮動(dòng)，或者可以對(duì)接地放電(例如，使用可選的輔助讀位線下拉晶體管290)。
[0042]以該方式配置，與在非評(píng)估時(shí)間段期間讀位線和寫位線預(yù)充電電路持續(xù)激活的傳統(tǒng)的8T操作相比，從預(yù)充電晶體管流動(dòng)通過(guò)寫位線和讀位線的泄漏的量被大大減少(例如，SRAM陣列泄漏能夠被減少50 %或更多)。
[0043]圖3示出包括多個(gè)RAM陣列302(例如，第一SRAM陣列302-1、第二SRAM陣列302-
2、...、和第N SRAM陣列302-N)的集成電路300。每個(gè)RAM陣列302可以作為SRAM陣列的單個(gè)“書(book)”或“庫(kù)”中單獨(dú)的“頁(yè)(page)"。如圖3所示，每頁(yè)中的每個(gè)存儲(chǔ)器單元200可以從行解碼器320接收寫字線信號(hào)WWL和讀字線信號(hào)RWL、通過(guò)寫位線WBL和WBL/從相關(guān)的列電路304中的寫驅(qū)動(dòng)器(WD)接收寫數(shù)據(jù)，以及通過(guò)讀位線RBL將讀數(shù)據(jù)輸出到相關(guān)的列電路304中的感測(cè)放大器(SA)。
[0044]每個(gè)RAM陣列302可以包括任何數(shù)量的行和列的存儲(chǔ)器單元?？梢允褂霉蚕淼娜謱懽志€或本地寫字線對(duì)在每個(gè)陣列302中給定的存儲(chǔ)器單元行中的存儲(chǔ)器單元200進(jìn)行尋址。類似地，可以使用共同讀字線或本地讀字線對(duì)在每個(gè)陣列302中給定的存儲(chǔ)器單元行中的存儲(chǔ)器單元200進(jìn)行尋址。在給定的存儲(chǔ)器單元列中的存儲(chǔ)器單元200可以被耦接到對(duì)應(yīng)的一對(duì)寫位線和讀位線。
[0045]每個(gè)讀位線RBL可以被耦接到相應(yīng)的預(yù)充電晶體管230?？梢允褂媒邮盏谝皇鼓苄盘?hào)Enl的第一邏輯與門310對(duì)與第一陣列302-1相關(guān)的(一個(gè)或更多個(gè))預(yù)充電晶體管230進(jìn)行門控(例如，還可以使用Enl控制陣列302-1內(nèi)的其他列中的預(yù)充電晶體管)?？梢允褂媒邮盏诙鼓苄盘?hào)En2的第二邏輯與門310對(duì)與第二陣列302-2相關(guān)的(一個(gè)或更多個(gè))預(yù)充電晶體管230進(jìn)行門控(例如，還可以使用Enl控制陣列302-2內(nèi)的其他列中的預(yù)充電晶體管)。還可以使用接收第N使能信號(hào)EnN的另一個(gè)邏輯與門310對(duì)與第N陣列相關(guān)的(一個(gè)或更多個(gè))預(yù)充電晶體管230進(jìn)行門控(例如，還可以使用EnN控制陣列302-N內(nèi)的其他列中的預(yù)充電晶體管)。
[0046]以該方式配置，通過(guò)僅斷言使能信號(hào)Enl-EnN中的一個(gè)，僅將預(yù)充電信號(hào)PRECH傳輸?shù)絉AM陣列中所選擇的一個(gè)。例如，考慮單個(gè)SRAM庫(kù)包括8個(gè)陣列或“頁(yè)”的場(chǎng)景，可以通過(guò)僅斷言門控信號(hào)Enl來(lái)對(duì)第一頁(yè)預(yù)充電而其他未選擇的頁(yè)(S卩，第二頁(yè)到第八頁(yè))保持未被預(yù)充電，訪問(wèn)8頁(yè)中的第一頁(yè)中的存儲(chǔ)器單元。可以通過(guò)僅斷言門控信號(hào)En2來(lái)對(duì)第二頁(yè)預(yù)充電而其他未選擇的頁(yè)保持未被預(yù)充電，訪問(wèn)在8頁(yè)中的第二頁(yè)中的存儲(chǔ)器單元?？梢酝ㄟ^(guò)僅斷言門控信號(hào)EnS來(lái)對(duì)第八頁(yè)預(yù)充電而其他未選擇的頁(yè)(S卩，第一頁(yè)到第七頁(yè))保持未被預(yù)充電，訪問(wèn)在第8頁(yè)中的存儲(chǔ)器單元。
[0047]換句話說(shuō)，只有在陣列中所選擇的一個(gè)中的讀位線可以被預(yù)充電，而在其他未選擇的陣列中的讀位線應(yīng)保持浮動(dòng)或被驅(qū)動(dòng)以接地。如上面結(jié)合圖2所描述的，在讀/寫操作過(guò)程中，所有陣列中的寫位線不需要被預(yù)充電。如此操作時(shí)，在未選擇的陣列中，讀位線泄漏和有功功率能夠被最小化，而僅選擇的陣列有助于讀位線泄漏和有功功率，從而大大降低了 RAM功耗。使用邏輯與門對(duì)預(yù)充電信號(hào)進(jìn)行門控僅是說(shuō)明性的。如果需要，則能夠?qū)崿F(xiàn)選擇性地僅對(duì)存儲(chǔ)器單元的一部分預(yù)充電的其他合適的方式。
[0048]圖4是比較不同的存儲(chǔ)器訪問(wèn)模式的圖示。模式400代表傳統(tǒng)的8TSRAM讀方案的一個(gè)時(shí)鐘周期。根據(jù)一個(gè)實(shí)施例，模式402可以代表說(shuō)明性的低功率和低速存儲(chǔ)器訪問(wèn)的一個(gè)時(shí)鐘周期。根據(jù)另一個(gè)實(shí)施例，模式404可以代表說(shuō)明性的低功率和高速存儲(chǔ)器訪問(wèn)的一個(gè)時(shí)鐘周期。
[0049]時(shí)間周期可以代表由相關(guān)的行/列解碼器對(duì)所選擇的(一個(gè)或更多個(gè))存儲(chǔ)器單元尋址所需要的時(shí)間的量。時(shí)間周期TEvaluate可以代表從所選擇的存儲(chǔ)器單元讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入到所選擇的存儲(chǔ)器單元所需的時(shí)間的量(即，TEvaluate可以等于讀位線充電或放電所需的時(shí)間的量與寫位線上的數(shù)據(jù)被傳送到所選擇的單元中的內(nèi)部數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)中所需的時(shí)間的量中較大的)。時(shí)間周期TData—Qut可以代表數(shù)據(jù)被恰當(dāng)鎖存和輸出(例如，在讀操作過(guò)程中)所需要的時(shí)間的量。
[0050]如圖4所示，在傳統(tǒng)的讀方案400中，在TDeccide和TDatajXlt兩者期間，所有的讀位線和寫位線被預(yù)充電。雖然這有助于提高性能，但是在所有的未選擇的SRAM存儲(chǔ)器單元中，泄漏和有功功率被浪費(fèi)。
[0051 ] 在低功率低速模式402中，僅在TDeccide之后且在TEvaiuate之前(例如，時(shí)間周期Tprecharge410可以被插入在TDecode和TEvaluate之間)，立即實(shí)行位線預(yù)充電。換句話說(shuō)，在TDecode和TData—Qut期間，不應(yīng)該實(shí)行位線預(yù)充電。以該方式對(duì)位線預(yù)充電能夠有助于減少所有未選擇的單元中的存儲(chǔ)器泄漏和有功功率，但由于專門用于預(yù)充電操作410的額外時(shí)間，所以可以增加最小時(shí)鐘周期。如圖4所示，與模式402相關(guān)的時(shí)鐘周期可以大于與模式400相關(guān)的時(shí)鐘周期(即，模式402可以被認(rèn)為比模式400“慢”)。
[0052]在低功率高速模式404中，可以與TEvaiuate并行地實(shí)行位線預(yù)充電(例如，在時(shí)間周期TPrecharge/Evaiuate期間，同時(shí)實(shí)行評(píng)估和預(yù)充電操作420)。與模式402—樣，在TDeccide和TData—Qut期間，不應(yīng)該實(shí)行位線預(yù)充電。以該方式對(duì)位線預(yù)充電能夠有助于減少所有未選擇的單元中的存儲(chǔ)器泄漏和有功功率，與模式400相比，同時(shí)進(jìn)一步減少最小時(shí)鐘周期。如圖4所示，與模式404相關(guān)的時(shí)鐘周期可以實(shí)際上比與模式400相關(guān)的時(shí)鐘周期小(S卩，模式404可以被認(rèn)為比傳統(tǒng)的模式400 “快”)。
[0053]能夠在圖5A和圖5B所示的讀場(chǎng)景中例示模式404性能的增加。圖5A示出節(jié)點(diǎn)X2存儲(chǔ)邏輯“O”的場(chǎng)景。當(dāng)節(jié)點(diǎn)X2為低，讀緩沖晶體管TRl被斷開。在讀操作過(guò)程中，讀字線RWL可以被斷言，同時(shí)預(yù)充電信號(hào)PRECH被斷言，從而分別接通讀地址晶體管TR2和上拉晶體管230。
[0054]假設(shè)RBL名義上被驅(qū)動(dòng)到接地電壓Vss，信號(hào)SenseOut最初將是高，并且保持器晶體管242被斷開。因此，當(dāng)PRECH被斷言時(shí)，由于晶體管TRl被斷開，所以在沒(méi)有任何競(jìng)爭(zhēng)的情況下，晶體管230將朝Vcc上拉RBL。當(dāng)RBL超過(guò)切換閾值Vm時(shí)，SenseOut可以被驅(qū)動(dòng)為低以接通保持器晶體管242，并且將用于幫助預(yù)充電晶體管230上拉RBL—直到Vcc(或其他正電壓電平)為止。
[0055]圖5B示出節(jié)點(diǎn)X2存儲(chǔ)邏輯“I”的場(chǎng)景。當(dāng)節(jié)點(diǎn)X2為高時(shí)，讀緩沖晶體管TRl被接通。在讀操作過(guò)程中，讀字線RWL可以被斷言，同時(shí)信號(hào)PRECH被斷言，從而分別接通讀地址晶體管TR2和上拉晶體管230。
[0056]假設(shè)RBL名義上被驅(qū)動(dòng)到接地電壓Vss，信號(hào)SenseOut最初將是高，并且保持器晶體管242被斷開。當(dāng)PRECH被斷言時(shí)，晶體管TRl和晶體管TR2應(yīng)該足夠強(qiáng)大以保持RBL低于切換閾值Vm。由于在整個(gè)讀操作過(guò)程中，保持器晶體管242被斷開，所以在保持器晶體管242與下拉晶體管TRl和TR2之間將沒(méi)有競(jìng)爭(zhēng)。這與預(yù)充電的位線將總是接通保持器晶體管，導(dǎo)致保持器晶體管和讀緩沖下拉晶體管之間的競(jìng)爭(zhēng)的傳統(tǒng)的讀方案相反。模式404中該上拉競(jìng)爭(zhēng)的消除有助于提供在傳統(tǒng)的讀方案之上的增量速度增益。
[0057]圖6是例示當(dāng)存儲(chǔ)器電路操作于低速模式402時(shí)在單個(gè)時(shí)鐘周期期間相關(guān)波形的行為的時(shí)序圖。在時(shí)間tl，存儲(chǔ)器時(shí)鐘信號(hào)CLK可以升高以表示時(shí)鐘周期的開始，并且地址解碼操作可以開始。在持續(xù)時(shí)間TD_de之后，在時(shí)間t2，在持續(xù)時(shí)間Tprecharge內(nèi)，信號(hào)PRECH可以被斷言。
[0058]在時(shí)間t3，信號(hào)PRECH可以被去斷言，并且讀字線RWL可以被斷言以開始評(píng)估階段。在評(píng)估時(shí)間周期Te—期間，如果內(nèi)部節(jié)點(diǎn)X2等于邏輯“O”，則讀位線RBL可以充電越過(guò)Vm(如由波形600所指示的)，或者如果數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)X2等于邏輯“I”，則讀位線RBL可以仍然低于Vm(如由波形602所指示的)。
[°°59] 在RBL超過(guò)Vm的場(chǎng)景下，在時(shí)間t4，Sense0ut可以被驅(qū)動(dòng)為低。在另一個(gè)時(shí)間周期TDataj5ut之后，讀數(shù)據(jù)可以被鎖存且輸出，用于進(jìn)一步的處理(在時(shí)間t5)。在圖6的示例中，僅在地址解碼操作和評(píng)估階段之間(即，在時(shí)間t2和時(shí)間t3之間)實(shí)行預(yù)充電操作。
[0060]圖7是例示當(dāng)存儲(chǔ)器電路操作于高速模式404時(shí)在單個(gè)時(shí)鐘周期期間相關(guān)波形的行為的時(shí)序圖。在時(shí)間tl，存儲(chǔ)器時(shí)鐘信號(hào)CLK可以升高以表示時(shí)鐘周期的開始，并且地址解碼操作可以開始。在持續(xù)時(shí)間TDeccide之后，在時(shí)間t2，在持續(xù)時(shí)間Tprecharge/EvalUate內(nèi)，信號(hào)PRECH和讀字線RWL可以同時(shí)被斷言，以并行地對(duì)讀位線預(yù)充電和評(píng)估讀位線的電壓值。[0061 ] 在時(shí)間周期TPrecharge/Evaiuate期間，如果內(nèi)部節(jié)點(diǎn)X2等于邏輯“O”，則讀位線RBL可以充電越過(guò)Vm(如由波形700所指示的)，或者如果數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)X2等于邏輯“I”，則讀位線RBL可以仍然低于Vm(如由波形702所指示的)。在RBL超過(guò)Vm的場(chǎng)景下，在時(shí)間t3，SenSe0ut可以被驅(qū)動(dòng)為低。在另一個(gè)時(shí)間周期TData—Qut之后，讀數(shù)據(jù)可以被鎖存且輸出，用于進(jìn)一步的處理(在時(shí)間t4)。在圖7的示例中，當(dāng)RWL被斷言時(shí)，與評(píng)估階段并行地實(shí)行預(yù)充電操作。
[0062]雖然以特定的順序描述了操作的方法，但應(yīng)當(dāng)理解，可以在所描述的操作之間實(shí)行其他操作，所描述的操作可以被調(diào)節(jié)，使得它們可以發(fā)生在稍微不同的時(shí)間，或者所描述的操作可以分布在允許在與處理相關(guān)的不同的時(shí)間間隔中發(fā)生處理操作的系統(tǒng)中，只要以期望的方式實(shí)行覆蓋操作的處理。
[0063]本文所描述的與具有讀緩沖電路的8T存儲(chǔ)器單元有關(guān)的示例性實(shí)施例只是說(shuō)明性的，并且不限制本發(fā)明的保護(hù)范圍。如果需要，所公開的改進(jìn)的預(yù)充電方案能夠被應(yīng)用于具有少于八個(gè)晶體管的存儲(chǔ)器單元、具有超過(guò)八個(gè)晶體管的存儲(chǔ)器單元、具有不止一個(gè)讀/寫端口的存儲(chǔ)器單元、具有超過(guò)兩個(gè)交叉耦合反相電路的存儲(chǔ)器單元，以及其他類型的存儲(chǔ)器單元。
[0064]附加實(shí)施例:
[0065]附加實(shí)施例1.一種集成電路，包括:存儲(chǔ)器單元;位線，所述位線被耦接到所述存儲(chǔ)器單元;預(yù)充電晶體管，所述預(yù)充電晶體管被耦接到所述位線；以及用于對(duì)所述存儲(chǔ)器單元尋址的解碼器，其中所述解碼器確定在解碼時(shí)間段期間所述存儲(chǔ)器單元是否被選擇，并且其中在所述解碼時(shí)間段期間所述預(yù)充電晶體管被斷開。
[0066]附加實(shí)施例2.根據(jù)附加實(shí)施例1的集成電路，進(jìn)一步包括:下拉晶體管，當(dāng)所述預(yù)充電晶體管被斷開時(shí)，所述下拉晶體管對(duì)所述位線放電。
[0067]附加實(shí)施例3.根據(jù)附加實(shí)施例1的集成電路，進(jìn)一步包括:字線，在所述字線上提供字線信號(hào)，其中所述字線被耦接到所述存儲(chǔ)器單元，并且其中當(dāng)所述字線信號(hào)被去斷言時(shí)，所述預(yù)充電晶體管被接通。
[0068]附加實(shí)施例4.根據(jù)附加實(shí)施例1的集成電路，進(jìn)一步包括:字線，在所述字線上提供字線信號(hào)，其中所述字線被耦接到所述存儲(chǔ)器單元，并且其中當(dāng)所述字線信號(hào)被斷言時(shí)，所述預(yù)充電晶體管被接通。
[0069]附加實(shí)施例5.根據(jù)附加實(shí)施例1的集成電路，進(jìn)一步包括:附加的位線，所述附加的位線被耦接到所述存儲(chǔ)器單元，并且不連接到任何預(yù)充電電路。
[0070]附加實(shí)施例6.根據(jù)附加實(shí)施例1的集成電路，其中所述位線包括讀位線，所述集成電路進(jìn)一步包括:至少一個(gè)寫位線，所述寫位線被耦接到所述存儲(chǔ)器單元，其中在讀操作過(guò)程中僅所述讀位線被預(yù)充電。
[0071]附加實(shí)施例7.根據(jù)附加實(shí)施例1的集成電路，其中所述存儲(chǔ)器單元包括在所述位線和接地線之間串聯(lián)耦接的至少第一讀緩沖晶體管和第二讀緩沖晶體管，并且其中所述第一讀緩沖晶體管接收讀地址信號(hào)。
[0072]附加實(shí)施例8.—種操作集成電路的方法，包括:在解碼時(shí)間段期間，使用解碼器電路對(duì)存儲(chǔ)器單元尋址;使用預(yù)充電電路對(duì)被耦接到所述存儲(chǔ)器單元的位線預(yù)充電；以及在所述解碼時(shí)間段期間，保持所述預(yù)充電電路斷開。
[0073]附加實(shí)施例9.根據(jù)附加實(shí)施例8的方法，進(jìn)一步包括:在所述解碼時(shí)間段之后，立即接通所述預(yù)充電電路。
[0074]附加實(shí)施例10.根據(jù)附加實(shí)施例9的方法，進(jìn)一步包括:當(dāng)所述預(yù)充電電路被接通時(shí)，評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯“O”還是邏輯“I”。
[0075]附加實(shí)施例11.根據(jù)附加實(shí)施例9的方法，進(jìn)一步包括:當(dāng)所述預(yù)充電電路被斷開時(shí)，評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯“O”還是邏輯“I”。
[0076]附加實(shí)施例12.根據(jù)附加實(shí)施例8的方法，進(jìn)一步包括:并行地評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯“O”還是邏輯“I”以及激活所述預(yù)充電電路。
[0077]附加實(shí)施例13.根據(jù)附加實(shí)施例8的方法，其中所述存儲(chǔ)器單元還被耦接到附加的位線，所述方法進(jìn)一步包括:在存儲(chǔ)器訪問(wèn)操作期間，對(duì)所述位線預(yù)充電，而不對(duì)所述附加的位線預(yù)充電。
[0078]附加實(shí)施例14.根據(jù)附加實(shí)施例8的方法，其中所述位線包括讀位線，并且其中所述存儲(chǔ)器單元進(jìn)一步被耦接到至少一個(gè)寫位線，所述方法進(jìn)一步包括:在存儲(chǔ)器訪問(wèn)操作期間，僅對(duì)所述讀位線預(yù)充電，而不對(duì)所述至少一個(gè)寫位線預(yù)充電。
[0079]附加實(shí)施例15.根據(jù)附加實(shí)施例8的方法，進(jìn)一步包括:當(dāng)所述預(yù)充電電路被斷開時(shí)，主動(dòng)地對(duì)所述位線放電。
[0080]附加實(shí)施例16.—種集成電路，包括:第一存儲(chǔ)器單元陣列；第二存儲(chǔ)器單元陣列；字線，所述字線被耦接到所述第一存儲(chǔ)器單元陣列和所述第二存儲(chǔ)器單元陣列；第一預(yù)充電電路，所述第一預(yù)充電電路被耦接到所述第一存儲(chǔ)器單元陣列；以及第二預(yù)充電電路，所述第二預(yù)充電電路被耦接到所述第二存儲(chǔ)器單元陣列，其中所述第一預(yù)充電電路被激活以訪問(wèn)所述第一陣列中的至少一個(gè)存儲(chǔ)器單元，而所述第二預(yù)充電電路失活以降低所述第二陣列中的功耗。
[0081]附加實(shí)施例17.根據(jù)附加實(shí)施例16的集成電路，其中在所述第一陣列和所述第二陣列中的所述存儲(chǔ)器單元被耦接到讀位線和寫位線，并且其中在存儲(chǔ)器訪問(wèn)操作期間，僅所述讀位線被預(yù)充電。
[0082]附加實(shí)施例18.根據(jù)附加實(shí)施例16的集成電路，其中所述字線包括被直接耦接到所述第一存儲(chǔ)器單元陣列和所述第二存儲(chǔ)器單元陣列的全局行線。
[0083]附加實(shí)施例19.根據(jù)附加實(shí)施例16的集成電路，進(jìn)一步包括:行解碼器，所述行解碼器確定在解碼時(shí)間段期間訪問(wèn)所述第一陣列和所述第二陣列中的哪一行，其中在所述解碼時(shí)間段期間，所述第一預(yù)充電電路和所述第二預(yù)充電電路被斷開。
[0084]附加實(shí)施例20.根據(jù)附加實(shí)施例16的集成電路，其中在所述第一陣列和所述第二陣列中的每個(gè)存儲(chǔ)器單元包括八個(gè)晶體管。
[0085]上述僅是本發(fā)明的原理的說(shuō)明，并且能夠由本領(lǐng)域中的技術(shù)人員做出各種修改?？梢詥为?dú)地或以任何組合實(shí)現(xiàn)上述實(shí)施例。
[0086]雖然為了清晰起見(jiàn)已經(jīng)在一些細(xì)節(jié)上描述了本發(fā)明，但是在隨附權(quán)利要求書的保護(hù)范圍內(nèi)顯然能夠進(jìn)行某些改變和修改。雖然隨附權(quán)利要求中的一些僅是它們的前述權(quán)利要求的單一從屬或僅引用它們的前述權(quán)利要求中的一些，但是它們的相應(yīng)的特征(一個(gè)或更多個(gè))能夠與任何其他權(quán)利要求的特征(一個(gè)或更多個(gè))組合。
【主權(quán)項(xiàng)】
1.一種集成電路，其包括: 存儲(chǔ)器單元； 位線，所述位線被耦接到所述存儲(chǔ)器單元； 預(yù)充電晶體管，所述預(yù)充電晶體管被耦接到所述位線；以及 用于對(duì)所述存儲(chǔ)器單元尋址的解碼器，其中所述解碼器確定在解碼時(shí)間段期間所述存儲(chǔ)器單元是否被選擇，并且其中在所述解碼時(shí)間段期間所述預(yù)充電晶體管被斷開。2.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括: 下拉晶體管，當(dāng)所述預(yù)充電晶體管被斷開時(shí)，所述下拉晶體管對(duì)所述位線放電。3.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括: 字線，在所述字線上提供字線信號(hào)，其中所述字線被耦接到所述存儲(chǔ)器單元，并且其中當(dāng)所述字線信號(hào)被去斷言時(shí)，所述預(yù)充電晶體管被接通。4.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括: 字線，在所述字線上提供字線信號(hào)，其中所述字線被耦接到所述存儲(chǔ)器單元，并且其中當(dāng)所述字線信號(hào)被斷言時(shí)，所述預(yù)充電晶體管被接通。5.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括: 附加的位線，所述附加的位線被耦接到所述存儲(chǔ)器單元，并且不連接到任何預(yù)充電電路。6.根據(jù)權(quán)利要求1所述的集成電路，其中所述位線包括讀位線，所述集成電路進(jìn)一步包括: 至少一個(gè)寫位線，其被耦接到所述存儲(chǔ)器單元，其中在讀操作過(guò)程中僅所述讀位線被預(yù)充電。7.根據(jù)權(quán)利要求1所述的集成電路，其中所述存儲(chǔ)器單元包括在所述位線和接地線之間串聯(lián)耦接的至少第一讀緩沖晶體管和第二讀緩沖晶體管，并且其中所述第一讀緩沖晶體管接收讀地址信號(hào)。8.一種操作集成電路的方法，其包括: 在解碼時(shí)間段期間，使用解碼器電路對(duì)存儲(chǔ)器單元尋址； 使用預(yù)充電電路對(duì)被耦接到所述存儲(chǔ)器單元的位線預(yù)充電；以及 在所述解碼時(shí)間段期間，保持所述預(yù)充電電路斷開。9.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括: 在所述解碼時(shí)間段之后，立即接通所述預(yù)充電電路。10.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括: 當(dāng)所述預(yù)充電電路被接通時(shí)，評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯O還是邏輯I。11.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括: 當(dāng)所述預(yù)充電電路被斷開時(shí)，評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯O還是邏輯I。12.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括: 并行地評(píng)估所述存儲(chǔ)器單元存儲(chǔ)的是邏輯O還是邏輯I以及激活所述預(yù)充電電路。13.根據(jù)權(quán)利要求8所述的方法，其中所述存儲(chǔ)器單元還被耦接到附加的位線，所述方法進(jìn)一步包括: 在存儲(chǔ)器訪問(wèn)操作期間，對(duì)所述位線預(yù)充電，而不對(duì)所述附加的位線預(yù)充電。14.根據(jù)權(quán)利要求8所述的方法，其中所述位線包括讀位線，并且其中所述存儲(chǔ)器單元進(jìn)一步被耦接到至少一個(gè)寫位線，所述方法進(jìn)一步包括: 在存儲(chǔ)器訪問(wèn)操作期間，僅對(duì)所述讀位線預(yù)充電，而不對(duì)所述至少一個(gè)寫位線預(yù)充電。15.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括: 當(dāng)所述預(yù)充電電路被斷開時(shí)，主動(dòng)地對(duì)所述位線放電。16.—種集成電路，其包括: 第一存儲(chǔ)器單元陣列； 第二存儲(chǔ)器單元陣列； 字線，所述字線被耦接到所述第一存儲(chǔ)器單元陣列和所述第二存儲(chǔ)器單元陣列； 第一預(yù)充電電路，所述第一預(yù)充電電路被耦接到所述第一存儲(chǔ)器單元陣列；以及 第二預(yù)充電電路，所述第二預(yù)充電電路被耦接到所述第二存儲(chǔ)器單元陣列，其中所述第一預(yù)充電電路被激活以訪問(wèn)所述第一陣列中的至少一個(gè)存儲(chǔ)器單元，而所述第二預(yù)充電電路失活以降低所述第二陣列中的功耗。17.根據(jù)權(quán)利要求16所述的集成電路，其中在所述第一陣列和所述第二陣列中的所述存儲(chǔ)器單元被耦接到讀位線和寫位線，并且其中在存儲(chǔ)器訪問(wèn)操作期間，僅所述讀位線被預(yù)充電。18.根據(jù)權(quán)利要求16所述的集成電路，其中所述字線包括被直接耦接到所述第一存儲(chǔ)器單元陣列和所述第二存儲(chǔ)器單元陣列的全局行線。19.根據(jù)權(quán)利要求16所述的集成電路，進(jìn)一步包括: 行解碼器，所述行解碼器確定在解碼時(shí)間段期間訪問(wèn)所述第一陣列和所述第二陣列中的哪一行，其中在所述解碼時(shí)間段期間，所述第一預(yù)充電電路和所述第二預(yù)充電電路被斷開。20.根據(jù)權(quán)利要求16所述的集成電路，其中在所述第一陣列和所述第二陣列中的每個(gè)存儲(chǔ)器單元包括八個(gè)晶體管。
【文檔編號(hào)】G11C7/12GK105845168SQ201610070134
【公開日】2016年8月10日
【申請(qǐng)日】2016年2月1日
【發(fā)明人】R·庫(kù)馬爾, W·Y·郭, K·C·唐
【申請(qǐng)人】阿爾特拉公司