半導(dǎo)體器件及其操作方法
【專利摘要】一種操作半導(dǎo)體存儲器件的方法包括：將編程脈沖施加至多個頁中的每個頁至少一次；通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作；通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止；將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓；以及通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
【專利說明】半導(dǎo)體器件及其操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2015年3月31日提交的申請?zhí)枮?0-2015-0045296的韓國專利申請以及2015年3月31日提交的申請?zhí)枮?0-2015-0045305的韓國專利申請的優(yōu)先權(quán)，其全部公開內(nèi)容通過引用整體合并于此。
技術(shù)領(lǐng)域
[0003]各種示例性實施例總體涉及一種電子器件，更具體地，涉及一種半導(dǎo)體器件及其操作方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件由半導(dǎo)體(諸如，硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP))制成。半導(dǎo)體存儲器件被分類為易失性存儲器件和非易失性存儲器件。
[0005]易失性存儲器件在無恒定電源的情況下丟失儲存的數(shù)據(jù)。易失性存儲器件的示例包括靜態(tài)RAM(SRAM)、動態(tài)RAM(DRAM)和同步DRAM(SDRAM)。非易失性存儲器件在有或無恒定電源的情況下可以保持儲存的數(shù)據(jù)。非易失性存儲器件的示例包括只讀存儲器(R0M)、掩模ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲器、相變隨機(jī)存取存儲器(PRAM )、磁性RAM (MRAM )、電阻式RAM (RRAM)和鐵電RAM(FRAM)?？扉W存儲器可以被分類為或非(NOR)型存儲器和與非“NAND”型存儲器。

【發(fā)明內(nèi)容】

[0006]各種實施例針對一種具有改善的可靠性的半導(dǎo)體存儲器件。
[0007]根據(jù)實施例，一種操作半導(dǎo)體存儲器件的方法可以包括:將編程脈沖施加至多個頁中的每個頁至少一次;通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作;通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止;將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓；以及通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
[0008]根據(jù)另一個實施例，一種半導(dǎo)體存儲器件可以包括:存儲單元陣列，存儲單元陣列包括多個存儲塊，每個存儲塊包括多個頁；以及外圍電路，適用于通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作，其中，外圍電路通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止，以及其中，外圍電路還將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓，以及通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
[0009]根據(jù)另一個實施例，一種操作半導(dǎo)體存儲器件的方法，所述半導(dǎo)體存儲器件包括耦接至多個頁的多個頁，所述方法可以包括:通過利用使用確定驗證電壓的遞增階躍脈沖編程(ISPP)方法來對所述多個頁中的每個頁執(zhí)行編程操作;通過多個字線來將額外編程脈沖提供至所述多個頁至少一次；以及通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來從所述多個頁中檢測缺陷頁。
[0010]根據(jù)另一個實施例，一種半導(dǎo)體存儲器件可以包括:存儲單元陣列，存儲單元陣列包括多個存儲塊，每個存儲塊包括耦接至多個字線中的每個字線的多個頁；以及外圍電路，適用于對所述多個頁中的每個頁執(zhí)行編程操作，其中，在編程操作期間，外圍電路對選中頁執(zhí)行編程操作，通過將驗證電壓施加至選中頁的字線來驗證編程操作的結(jié)果是否為通過，以及重復(fù)編程和驗證直到編程操作的結(jié)果是通過為止，以及其中，外圍電路還通過將額外編程脈沖施加至所述多個字線至少一次來增大包括在所述多個頁中的存儲單元的閾值電壓，以及通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
【附圖說明】
[0011]圖1是圖示多個頁中的每個頁中包括的存儲單元的閾值電壓分布；
[0012]圖2是圖示根據(jù)實施例的半導(dǎo)體存儲器件的框圖；
[0013]圖3是示例圖2中所示的多個存儲塊中的一個存儲塊的電路圖；
[0014]圖4是圖示包括在圖2中所示的存儲塊中的頁的示意圖；
[0015]圖5是圖示根據(jù)實施例的半導(dǎo)體存儲器件的測試操作的流程圖；
[0016]圖6是圖示圖5的步驟S120的流程圖；
[0017]圖7是圖示控制初始測試電壓的示例的閾值電壓分布；
[0018]圖8是圖示多個頁中的每個頁中包括的存儲單元的閾值電壓分布；
[0019]圖9是圖示圖5的步驟S130的示例的流程圖；
[0020]圖10是圖示圖5的步驟S130的另一個示例的流程圖；
[0021]圖11是圖示圖2中所示的頁緩沖器中的一個頁緩沖器的框圖；
[0022]圖12是圖示圖10和圖11中所示的頁緩沖器的操作的事務(wù)流程；
[0023]圖13是圖示圖5的步驟S130的另一個示例的流程圖；
[0024]圖14是圖示圖1中所示的存儲單元陣列的框圖；
[0025 ]圖15是圖示圖14中所示的存儲塊中的一個存儲塊的示例的電路圖；
[0026]圖16是圖示圖14中所示的存儲塊中的一個存儲塊的另一個示例的電路圖；
[0027]圖17是圖示包括在圖15中所示的存儲塊中的頁的示意框圖；
[0028]圖18是圖示根據(jù)另一個實施例的半導(dǎo)體存儲器件的測試操作的流程圖；
[0029]圖19是圖示對選中存儲塊的單個單元串組的頁的編程操作的流程圖；
[0030]圖20是圖示圖18中的步驟S510和步驟S520的電壓施加圖；
[0031]圖21是圖示圖18中的步驟S510和步驟S520的示例的閾值電壓分布；以及
[0032]圖22是圖示圖18中的步驟S510和步驟S520的另一個示例的閾值電壓分布。
【具體實施方式】
[0033]在下文中，將參照附圖來詳細(xì)地描述本公開的各種實施例。為了簡單起見，以下將僅描述用于理解本公開的操作的內(nèi)容，而將省略其余內(nèi)容以避免不必要地模糊主旨。本領(lǐng)域技術(shù)人員可以參照以下的詳細(xì)描述來以其他各種方式實施本發(fā)明。
[0034]貫穿本公開，在本發(fā)明的各種附圖和實施例中附圖標(biāo)記直接對應(yīng)于相同編號的部分。還要注意的是，在該說明書中，“連接/耦接”不僅指一個組件直接耦接另一個組件，還指通過中間組件來間接耦接另一個組件。另外，只要未規(guī)定，則單數(shù)形式可以包括復(fù)數(shù)形式，反之亦然。
[0035]圖1是圖示多個頁中的每個頁中包括的存儲單元的閾值電壓分布。在圖1中，橫軸指閾值電壓，而縱軸指存儲單元的數(shù)量。
[0036]假設(shè)在多個頁的存儲單元具有擦除狀態(tài)E時將高電壓編程脈沖施加至多個頁中的每個頁，則對應(yīng)的存儲單元的閾值電壓可以增加。
[0037]大部分頁可以包括類似的電壓分布Dl至D3。例如，多個頁中的一些頁可以具有第一電壓分布Dl，其他頁可以具有第二電壓分布D2，而另一些頁可以具有第三電壓分布D3。
[0038]另一方面，預(yù)定頁可以具有較低的電壓分布D4。預(yù)定頁中的對應(yīng)的存儲單元可以是慢單元(slow cell)。即使在相同的編程脈沖被施加至慢單元時，慢單元也可以具有低閾值電壓。慢單元可能因各種原因而出現(xiàn)。例如，由于字線中的缺陷而對應(yīng)的字線不能正常地傳送編程脈沖。再例如，在對應(yīng)的字線與鄰近于其的字線之間可以形成橋接(bridge)。缺陷可以是工藝缺陷和在制造之后出現(xiàn)的缺陷二者。
[0039]慢單元可以降低半導(dǎo)體存儲器件的可靠性。在編程期間，即使當(dāng)編程脈沖被持續(xù)地施加至其時，慢單元也不能具有期望的閾值電壓。結(jié)果，半導(dǎo)體存儲器件的速度和可靠性可能因慢單元而降低。
[0040]圖2是圖示根據(jù)實施例的半導(dǎo)體存儲器件50的框圖。
[0041]參照圖2，半導(dǎo)體存儲器件50可以包括存儲單元陣列100和外圍電路110。
[0042]存儲單元陣列100可以包括多個存儲塊BLKl至BLKz。存儲塊BLKl至BLKz可以通過行線RL耦接至地址解碼器120以及通過位線BLl至BLm耦接至讀寫電路140。存儲塊BLKl至BLKz中的每個可以包括多個存儲單元。根據(jù)實施例，多個存儲單元可以是非易失性存儲單
J L ο
[0043]外圍電路110可以包括地址解碼器120、電壓發(fā)生器130、讀寫電路140、數(shù)據(jù)輸入/輸出電路150、控制邏輯160和檢測器170。
[0044]地址解碼器120可以通過行線RL耦接至存儲單元陣列100。地址解碼器120可以被配置為響應(yīng)于控制邏輯160的控制來操作。
[0045]地址解碼器120可以接收地址ADDR。在讀取期間，地址ADDR可以包括塊地址和行地址。
[0046]地址解碼器120可以被配置為解碼來自接收到的地址ADDR的塊地址。地址解碼器120可以根據(jù)解碼的塊地址來選擇存儲塊BLKI至BLKz中的一個存儲塊。
[0047]地址解碼器120可以被配置為解碼來自接收到的地址ADDR的行地址。地址解碼器120可以根據(jù)解碼的行地址來將從電壓發(fā)生器130提供的電壓施加至行線RL以選擇選中存儲塊中的一個字線。
[0048]根據(jù)實施例，地址解碼器120可以包括地址緩沖器、塊解碼器和行解碼器。
[0049]電壓發(fā)生器130可以被配置為通過使用被供應(yīng)至半導(dǎo)體存儲器件50的外部電源電壓來產(chǎn)生多個電壓。電壓發(fā)生器130可以響應(yīng)于控制邏輯160來操作。
[0050]根據(jù)實施例，電壓發(fā)生器130可以通過調(diào)節(jié)外部電源電壓來產(chǎn)生內(nèi)部電源電壓。由電壓發(fā)生器130產(chǎn)生的內(nèi)部電源電壓可以用作半導(dǎo)體存儲器件50的操作電壓。
[0051]根據(jù)實施例，電壓發(fā)生器130可以通過使用外部電源電壓或內(nèi)部電源電壓來產(chǎn)生多個電壓。例如，電壓發(fā)生器130可以包括接收內(nèi)部電源電壓的多個栗電容器，并響應(yīng)于控制邏輯160的控制而通過選擇性地激活多個栗電容器來產(chǎn)生多個電壓。產(chǎn)生的電壓可以通過地址解碼器120來施加至字線。
[0052]讀寫電路140可以包括第一頁緩沖器PBl至第m頁緩沖器PBm。第一頁緩沖器PBl至第m頁緩沖器PBm可以分別通過第一位線BLl至第m位線BLm耦接至存儲單元陣列100。第一頁緩沖器PBl至第m頁緩沖器PBm可以響應(yīng)于控制邏輯160的控制來操作。
[0053]第一頁緩沖器PBl至第m頁緩沖器PBm可以與數(shù)據(jù)輸入/輸出電路150交流數(shù)據(jù)DATA。在讀取期間，第一頁緩沖器PBl至第m頁緩沖器PBm可以分別通過位線BLl至BLm而從耦接至選中字線的存儲單元讀取數(shù)據(jù)。讀取的數(shù)據(jù)DATA可以通過數(shù)據(jù)線DL被輸出至數(shù)據(jù)輸入/輸出電路150或至檢測器170。在編程期間，第一頁緩沖器PBl至第m頁緩沖器PBm可以通過數(shù)據(jù)線DL而從數(shù)據(jù)輸入/輸出電路150接收要被編程的數(shù)據(jù)DATA。第一頁緩沖器PBl至第m頁緩沖器PBm可以分別通過位線BLl至BLm而用要被編程的數(shù)據(jù)DATA來編程耦接至選中字線的存儲單元。
[0054]根據(jù)實施例，讀寫電路140可以包括列選擇電路。
[0055]數(shù)據(jù)輸入/輸出電路150可以通過數(shù)據(jù)線DL耦接至第一頁緩沖器PBl至第m頁緩沖器PBm。數(shù)據(jù)輸入/輸出電路150可以響應(yīng)于控制邏輯160的控制來操作。數(shù)據(jù)輸入/輸出電路150可以與外部設(shè)備交流數(shù)據(jù)DATA。
[0056]控制邏輯160可以耦接至地址解碼器120、電壓發(fā)生器130、讀寫電路140、數(shù)據(jù)輸入/輸出電路150和檢測器170?？刂七壿?60可以接收命令CMD。控制邏輯160可以被配置為響應(yīng)于命令CMD來控制地址解碼器120、電壓發(fā)生器130、讀寫電路140、數(shù)據(jù)輸入/輸出電路150和檢測器170。
[0057]根據(jù)實施例，控制邏輯160可以控制外圍電路110來執(zhí)行測試操作。根據(jù)實施例，控制邏輯160可以響應(yīng)于命令CMD來控制測試操作。測試操作可以包括被執(zhí)行以確定參考測試電壓的預(yù)讀取操作以及使用確定的參考測試電壓來執(zhí)行以檢測缺陷頁的多個讀取操作?？刂七壿?60可以控制外圍電路110來對選中存儲塊的參考頁執(zhí)行預(yù)讀取操作以確定參考測試電壓。隨后，控制邏輯160可以控制外圍電路110來根據(jù)參考測試電壓對選中存儲塊的多個頁執(zhí)行多個讀取操作以檢測缺陷頁。這將參照圖5來詳細(xì)描述。
[0058]檢測器170可以確定從第一頁緩沖器PBl至第m頁緩沖器PBm接收到的數(shù)據(jù)中的故障位的數(shù)量并將確定的故障位數(shù)量輸出至控制邏輯160作為錯誤值ER。例如，故障位可以被定義為具有邏輯值“I”的數(shù)據(jù)位，而通過位(pass bit)可以被定義為具有邏輯值“O”的數(shù)據(jù)位。控制邏輯160可以根據(jù)接收到的錯誤值ER來檢測缺陷頁。
[0059]根據(jù)實施例，控制邏輯160可以將包括缺陷頁的存儲塊定義為壞區(qū)(badreg1n)。壞區(qū)可以由多個存儲塊BLKI至BLKz之中的冗余存儲塊來取代。
[0060]根據(jù)實施例，控制邏輯160可以將缺陷頁定義為壞區(qū)。壞區(qū)可以由包括在對應(yīng)的存儲塊中的頁之中的冗余頁來取代。
[0061]根據(jù)實施例，控制邏輯160可以將關(guān)于缺陷頁的信息儲存在內(nèi)部寄存器(未圖示)中?？梢皂憫?yīng)于命令CMD來從外部提供儲存在寄存器中的信息。
[0062 ]圖3是示例圖2中所示的多個存儲塊BLKl至BLKz中的一個存儲塊(BLKl)的電路圖。圖4是圖示包括在參照圖2而描述的存儲塊BLKI中的頁P(yáng)GI至PGn的示意圖。
[0063]參照圖2和圖3，存儲塊BLKl可以包括第一單元串CSl至第m單元串CSm。第一單元串CS I至第m單元串CSm可以分別連接至第一位線BLl至第m位線BLm。
[0064]單元串CSl至CSm可以包括源極選擇晶體管SST、多個存儲單元Ml至Mn和漏極選擇晶體管DST。源極選擇晶體管SST可以耦接至源極選擇線SSL。第一存儲單元Ml至第η存儲單元Mn可以耦接至第一字線WLl至第η字線WLn。漏極選擇晶體管DST可以耦接至漏極選擇線DSL。源極選擇晶體管SST的源極側(cè)可以耦接至公共源極線CSL。漏極選擇晶體管DST的漏極側(cè)可以耦接至位線BLl至BLm。源極選擇線SSL、第一字線WLl至第η字線WLn以及漏極選擇線DSL可以被包括在參照圖2而描述的行線RL中，并且通過地址解碼器120來驅(qū)動。公共源極線CSL可以由例如控制邏輯160來控制。
[0065]根據(jù)實施例，雖然在圖3中未示出，但是存儲塊BLKl還可以連接至至少一個虛設(shè)字線并且還包括連接至至少一個虛設(shè)字線的存儲單元。根據(jù)實施例，存儲塊BLKl可以耦接至兩個或更多個漏極選擇線，并且可以包括耦接至漏極選擇線的漏極選擇晶體管。此外，存儲塊BLKl可以耦接至兩個或更多個源極選擇線，并且可以包括耦接至源極選擇線的源極選擇晶體管。
[0066]耦接至單個字線的存儲單元可以形成單個頁。參照圖4，耦接至第一字線WLl的存儲單元可以形成第一頁P(yáng)G1，耦接至第二字線WL2的存儲單元可以形成第二頁P(yáng)G2，耦接至第三字線WL3的存儲單元可以形成第三頁P(yáng)G3，以及耦接至第η字線WLn的存儲單元可以形成第η頁P(yáng)Gn。換句話說，存儲塊BLKl可以包括分別與η個字線WLl至WLn相對應(yīng)的η個頁P(yáng)Gl至PGn。
[0067]再次參照圖3，在預(yù)讀取操作和多個讀取操作期間，可以對第一位線BLl至第m位線BLm充電。公共源極線CSL可以被維持為接地電壓。此外，可以將電源電壓施加至源極選擇線SSL和漏極選擇線DSL以使源極選擇晶體管SST和漏極選擇晶體管DST導(dǎo)通?？梢詫⒕哂懈唠妷弘娖降耐ㄟ^電壓Vpass施加至未選中字線(例如，WL1和WL3至WLn)。無論其閾值電壓如何，對應(yīng)的存儲單元都可以導(dǎo)通?？梢詫⒆x取電壓Vrd施加至選中字線(例如，WL2)。選中存儲單元(例如，M2)可以根據(jù)其閾值電壓是否大于讀取電壓Vrd而導(dǎo)通或關(guān)斷。第一頁緩沖器PBl至第m頁緩沖器PBm可以感測第一位線BLl至第m位線BLm的電壓變化或電流變化以讀取選中存儲單元的頁數(shù)據(jù)。例如，具有比讀取電壓Vrd低的閾值電壓的存儲單元可以被讀取為邏輯值“I”，而具有大于或等于讀取電壓Vrd的閾值電壓的存儲單元可以被讀取為邏輯值“O”。當(dāng)讀取電壓Vrd被控制時，從同一存儲單元讀取的頁數(shù)據(jù)可以改變。頁數(shù)據(jù)可以包括與m個選中存儲單元的數(shù)量一樣多的數(shù)據(jù)位。
[0068]圖5是圖示根據(jù)實施例的半導(dǎo)體存儲器件50的測試操作的流程圖。
[0069]參照圖2、圖3和圖5，在步驟SllO處，可以將編程脈沖施加至選中存儲塊的頁P(yáng)Gl至PGn中的每個頁至少一次?？刂七壿?60可以選擇存儲塊BLKl至BLKz中的每個并且對選中存儲塊執(zhí)行測試操作。在執(zhí)行測試操作之前，選中存儲塊的存儲單元可以具有如圖1中所示的擦除狀態(tài)E?？刂七壿?60可以控制電壓發(fā)生器130來產(chǎn)生具有高電壓電平的編程脈沖。產(chǎn)生的編程脈沖可以通過地址解碼器120而被傳送至選中存儲塊的字線WLl至WLn。
[0070]當(dāng)編程脈沖被施加時，包括在頁P(yáng)Gl至PGn中的存儲單元的閾值電壓可以增加。例如，頁P(yáng)Gl至PGn中的每個可以包括如圖1中所示的第一電壓分布Dl至第三電壓分布D3中的一個。當(dāng)PGI至PGn中的一個包括慢單元時，對應(yīng)的頁可以包括第四電壓分布D4。
[0071]在步驟S120處，可以對參考頁反復(fù)執(zhí)行預(yù)讀取操作以確定參考測試電壓?？刂七壿?60可以控制外圍電路110來重復(fù)對參考頁的預(yù)讀取操作。參考頁可以是如圖4中所示的選中存儲塊的多個頁P(yáng)Gl至PGn中的一個頁。例如，參考頁可以通過預(yù)定行地址來確定。例如，參考頁可以對應(yīng)于選中存儲塊中的第一頁P(yáng)G1。例如，參考頁可以是選中存儲塊中的最后頁P(yáng)Gn。例如，參考頁可以是選中存儲塊中的第一頁P(yáng)Gl至最后頁P(yáng)Gn之中的一個頁。
[0072]可以通過施加初始測試電壓作為讀取電壓Vrd來對參考頁執(zhí)行每次預(yù)讀取操作。控制邏輯160可以通過階段性地控制初始測試電壓直到預(yù)讀取操作的結(jié)果被確定為通過為止來執(zhí)行預(yù)讀取操作。根據(jù)實施例，控制邏輯160可以通過逐漸減少初始測試電壓來執(zhí)行預(yù)讀取操作。
[0073]在步驟S130處，可以通過使用參考測試電壓對頁P(yáng)Gl至PGn執(zhí)行讀取操作來檢測頁P(yáng)Gl至PGn之中的缺陷頁。
[0074]可以通過將作為讀取電壓Vrd的參考測試電壓施加至每個頁來執(zhí)行讀取操作?？梢曰谧x取的頁數(shù)據(jù)來判斷在頁P(yáng)Gl至PGn中是否存在缺陷頁。通過在從第一頁P(yáng)Gl至第η頁P(yáng)Gn的方向上順序地對頁執(zhí)行讀取操作，可以判斷在第一頁P(yáng)Gl至第η頁P(yáng)Gn中是否存在缺陷頁。
[0075]在步驟S140處，可以將與缺陷頁相對應(yīng)的區(qū)域處理為壞區(qū)?？刂七壿?60可以將包括缺陷頁的存儲塊處理為壞區(qū)?？刂七壿?60可以用冗余存儲塊來取代包括缺陷頁的存儲塊。當(dāng)包括缺陷頁的存儲塊被訪問時，對應(yīng)的冗余存儲塊可以被訪問。
[0076]圖6是圖示參照圖5描述的步驟SI20的流程圖。
[0077]參照圖2和圖6，在步驟S121處，可以通過使用初始測試電壓來對參考頁執(zhí)行預(yù)讀取操作。控制邏輯160可以控制電壓發(fā)生器130來產(chǎn)生初始測試電壓?？刂七壿?60可以將與參考頁相對應(yīng)的地址ADDR提供至地址解碼器120。來自電壓發(fā)生器130的初始測試電壓可以通過地址解碼器120而被施加至參考頁。當(dāng)初始測試電壓被施加至參考頁時，第一頁緩沖器PBl至第m頁緩沖器PBm可以從參考頁讀取頁數(shù)據(jù)。
[0078]在步驟S122處，可以判斷預(yù)讀取操作的結(jié)果是否為通過。檢測器170可以從第一頁緩沖器PBl至第m頁緩沖器PBm接收頁數(shù)據(jù)并且確定頁數(shù)據(jù)中的故障位的數(shù)量。檢測器170可以將確定的故障位數(shù)量傳送至控制邏輯160。根據(jù)實施例，檢測器170可以將具有邏輯值“I”的數(shù)據(jù)位確定為故障位。
[0079]控制邏輯160可以通過將故障位的數(shù)量與臨界值(critical value)相比較來判斷預(yù)讀取操作的結(jié)果是通過還是失敗。當(dāng)故障位的數(shù)量大于或等于臨界值時，控制邏輯160可以將預(yù)讀取操作的結(jié)果確定為失敗。當(dāng)故障位的數(shù)量小于臨界值時，控制邏輯160可以將預(yù)讀取操作的結(jié)果確定為通過。
[0080]在步驟S123處，可以控制初始測試電壓。根據(jù)實施例，控制邏輯160可以將電壓發(fā)生器130設(shè)置為將初始測試電壓減少預(yù)定電壓差dV。隨后，可以重復(fù)步驟S121和步驟S122直到控制邏輯160確定預(yù)讀取操作的結(jié)果是通過為止。因此，可以在逐漸減小初始測試電壓時執(zhí)行預(yù)讀取操作。
[0081]在步驟S124處，預(yù)讀取操作的結(jié)果被確定為通過時的初始測試電壓可以被設(shè)置為參考測試電壓。
[0082]圖7是圖示控制初始測試電壓的示例的閾值電壓分布。
[0083]參照圖7，可以假設(shè)參考頁具有第二電壓分布D2。預(yù)定缺省電壓可以被設(shè)置為第一初始測試電壓Vintl。首先，可以使用第一初始測試電壓Vintl來執(zhí)行預(yù)讀取操作。參考頁中的具有比第一初始測試電壓Vintl低的閾值電壓的存儲單元可以被讀取為邏輯值“I”。參考頁中的具有大于或等于第一初始測試電壓Vintl的閾值電壓的存儲單元可以被讀取為邏輯值“O”。當(dāng)讀取的頁數(shù)據(jù)中的具有邏輯值“I”的數(shù)據(jù)位(S卩，故障位)的數(shù)量大于臨界值時，可以使用被減少了預(yù)定電壓差dV的初始測試電壓來執(zhí)行預(yù)讀取操作?？梢灾貜?fù)該預(yù)讀取操作直到預(yù)讀取操作的結(jié)果被確定為通過為止。第一初始測試電壓Vintl可以繼續(xù)減少并且達(dá)到第二初始測試電壓Vint2?？梢允褂玫诙跏紲y試電壓Vint2來執(zhí)行預(yù)讀取操作。當(dāng)讀取的頁數(shù)據(jù)中的故障位的數(shù)量小于臨界值時，第二初始測試電壓Vint2可以被設(shè)置為參考測試電壓。
[0084]根據(jù)實施例，可以額外考慮第二初始測試電壓Vint2是否高于預(yù)定電壓。例如，假設(shè)缺陷頁被選中作為參考頁并且具有第四電壓分布D4，隨著預(yù)讀取操作被重復(fù)，第一初始測試電壓Vintl可以減小至與第四電壓分布D4的電壓范圍中的左尾(left tail)LFT鄰近的電壓電平。當(dāng)鄰近于左尾LFT的對應(yīng)的初始測試電壓被設(shè)置為參考測試電壓時，后續(xù)的對缺陷頁的檢測可能喪失其可靠性。因此，可以額外考慮第二初始測試電壓Vint2是否高于鄰近于第一電壓分布Dl至第三電壓分布D3的左尾的預(yù)定電壓。
[0085]通過半導(dǎo)體存儲器件50的工藝特性可以改變電壓分布Dl至D3。根據(jù)每個存儲塊的電壓分布Dl至D3可以因半導(dǎo)體存儲器件50的工藝誤差而改變。隨著半導(dǎo)體存儲器件50的編程/擦除循環(huán)增加，被頻繁執(zhí)行編程和擦除的存儲塊可以具有例如比被執(zhí)行較少編程和擦除的存儲塊高的電壓分布。
[0086]根據(jù)實施例，當(dāng)通過控制初始測試電壓而重復(fù)預(yù)讀取操作時，參考測試電壓可以被設(shè)置為與正常頁的電壓分布Dl至D3的左尾鄰近的電壓電平。換句話說，可以基于對應(yīng)存儲塊的頁的特性來自適應(yīng)地設(shè)置參考測試電壓。因此，可以高效地執(zhí)行后續(xù)的使用參考測試電壓的對缺陷頁的檢測。因此，可以提供具有改善可靠性的半導(dǎo)體存儲器件50。
[0087]圖8是圖示包括在多個頁的每個頁中的存儲單元的閾值電壓分布。在圖8中，橫軸指閾值電壓，而縱軸指存儲單元的數(shù)量。
[0088]參照圖8，當(dāng)具有高電壓電平的編程脈沖被施加至具有如圖1中所示的擦除狀態(tài)E的存儲單元時，一些頁可以具有高電壓分布D5。對應(yīng)的存儲單元可以是快單元(fastcell)，且即使當(dāng)相同的編程脈沖被施加至快單元時，快單元也可以具有高閾值電壓。第五電壓分布D5可以具有比正常頁的電壓分布Dl至D3高的電壓電平?？梢岳斫獾氖?，快單元可能因各種原因而產(chǎn)生。例如，由于半導(dǎo)體存儲器件的工藝誤差，對應(yīng)的存儲單元可以敏感地受編程脈沖影響。
[0089]快單元可能降低半導(dǎo)體存儲器件的可靠性。在編程期間，即使當(dāng)編程脈沖被施加少量次數(shù)時，快單元也可以具有過度增加的閾值電壓。過度增加的閾值電壓可以降低讀取裕度。
[0090]參考測試電壓可以被設(shè)置為將包括快單元的頁檢測為缺陷頁?？梢约僭O(shè)參考頁具有第二電壓分布D2。預(yù)定缺省電壓可以被設(shè)置為第一初始測試電壓Vintl。可以使用第一初始測試電壓Vintl來執(zhí)行預(yù)讀取操作。參考頁中的具有比第一初始測試電壓Vintl低的閾值電壓的存儲單元可以被讀取為邏輯值“I”。參考頁中的具有大于或等于第一初始測試電壓Vintl的閾值電壓的存儲單元可以被讀取為邏輯值“O”。
[0091 ]根據(jù)該實施例，具有邏輯值“O”的數(shù)據(jù)位可以被定義為故障位，而具有邏輯值“I”的數(shù)據(jù)位可以被定義為通過位。當(dāng)讀取的頁數(shù)據(jù)中的具有邏輯值“O”的數(shù)據(jù)位(S卩，故障位)大于臨界值時，可以使用被增加了預(yù)定電壓差dV的初始測試電壓來執(zhí)行預(yù)讀取操作。第一初始測試電壓Vintl可以繼續(xù)增加并且達(dá)到第三初始測試電壓Vint3?？梢允褂玫谌跏紲y試電壓Vint3來執(zhí)行預(yù)讀取操作。當(dāng)讀取的頁數(shù)據(jù)中的故障位的數(shù)量小于臨界值時，第三初始測試電壓Vint3可以被設(shè)置為參考測試電壓。換句話說，預(yù)讀取操作的結(jié)果為通過時的初始測試電壓可以被定義為參考測試電壓。
[0092]根據(jù)實施例，考慮到參考頁可以是具有第五電壓分布D5的缺陷頁，還可以判斷第三初始測試電壓Vint3是否低于預(yù)定電壓。例如，可以額外考慮第三初始測試電壓Vint3是否低于與第一電壓分布Dl至第三電壓分布D3的右尾(right tail)鄰近的預(yù)定電壓。
[0093]隨后，可以通過使用參考測試電壓來對選中存儲塊的頁執(zhí)行多個讀取操作。在每個讀取操作期間，在頁數(shù)據(jù)或?qū)Ρ葦?shù)據(jù)(將參照圖10和圖12來描述)中，具有邏輯值“O”的數(shù)據(jù)位可以被定義為故障位，而具有邏輯值“I”的數(shù)據(jù)位可以被定義為通過位。
[0094]圖9是圖示參照圖5而描述的步驟SI30的示例的流程圖。
[0095]參照圖4和圖9，在步驟S131處，可以對第X頁P(yáng)Gx執(zhí)行讀取操作以產(chǎn)生第X頁數(shù)據(jù)，其中，X是小于或等于η的自然數(shù)。可以通過將參考測試電壓施加至第X字線WLx來讀取第X頁P(yáng)Gx的存儲單元的數(shù)據(jù)。讀取的第X頁數(shù)據(jù)可以被儲存在參照圖2而描述的第一頁緩沖器PBl至第m頁緩沖器PBm中。
[0096]在步驟S132處，可以判斷第X頁數(shù)據(jù)中的故障位的數(shù)量是否大于參考值。可以確定第X頁數(shù)據(jù)的數(shù)據(jù)位之中的具有邏輯值“I”的數(shù)據(jù)位(即，故障位)的數(shù)量?？梢詫⒌赬頁數(shù)據(jù)從第一頁緩沖器PBl至第m頁緩沖器PBm提供至檢測器170。檢測器170可以確定包括在第X頁數(shù)據(jù)中的故障位的數(shù)量。確定結(jié)果可以作為錯誤值ER被傳送至如參照圖2而描述的控制邏輯 160。
[0097]根據(jù)另一個實施例，當(dāng)檢測到與參照圖8而描述的第五電壓分布D5相對應(yīng)的缺陷頁時，可以確定第X頁數(shù)據(jù)的數(shù)據(jù)位之中的具有邏輯值“O”的數(shù)據(jù)位(S卩，故障位)的數(shù)量。檢測器170可以從第一頁緩沖器PBl至第m頁緩沖器PBm接收第X頁數(shù)據(jù)，并確定第X頁數(shù)據(jù)中的具有邏輯值“O”的數(shù)據(jù)位的數(shù)量。
[0098]在步驟S133處，當(dāng)錯誤值ER大于參考值時，可以將第X頁確定為缺陷頁。參考值可以被事先設(shè)置。當(dāng)錯誤位ER小于或等于參考值時，可以意味著第X頁的存儲單元的閾值電壓在編程操作期間正常增加。另一方面，當(dāng)錯誤值ER大于參考值時，可以意味著第X頁的存儲單元的閾值電壓在編程操作期間未恰當(dāng)?shù)卦黾印．?dāng)對應(yīng)的存儲單元的閾值電壓未恰當(dāng)?shù)卦黾訒r，可以意味著編程脈沖由于第X字線WLx中的缺陷而未被正常地傳送至對應(yīng)的存儲單
J L ο
[0099]根據(jù)另一個實施例，當(dāng)檢測到與參照圖8而描述的第五電壓分布D5相對應(yīng)的缺陷頁時，參考值可以被設(shè)置為與缺陷頁對應(yīng)于參照圖7而描述的第四電壓分布D4時不同的值。當(dāng)錯誤值ER小于或等于參考值時，可以意味著第X頁的存儲單元的閾值電壓在編程操作期間正常增加。當(dāng)錯誤值ER大于參考值時，第X頁的存儲單元的閾值電壓可能在編程操作期間過度地增加。當(dāng)對應(yīng)的存儲單元的閾值電壓過度地增加時，可以理解的是存儲單元由于半導(dǎo)體存儲器件的工藝誤差而對編程脈沖敏感。
[0100]隨后，可以將包括缺陷頁的存儲塊處理為壞區(qū)。壞區(qū)可以由多個存儲塊BLl至BLKz之中的冗余存儲塊取代。當(dāng)從外部設(shè)備接收到與壞區(qū)相對應(yīng)的數(shù)據(jù)時，對應(yīng)的數(shù)據(jù)可以被尋址到冗余存儲塊。
[0101]根據(jù)圖9中的實施例，可以以高的操作速度來檢測缺陷頁。
[0102]圖1O是圖示參照圖5而描述的步驟S130的另一個示例的流程圖。
[0103]參照圖4和圖10，在步驟S200處，可以分別對第X頁P(yáng)Gx和第(x+1)頁P(yáng)Gx+Ι執(zhí)行讀取操作以產(chǎn)生第X頁數(shù)據(jù)和第(X+1)頁數(shù)據(jù)，其中，X是小于或等于η的自然數(shù)。
[0104]在步驟S201處，可以對第X頁數(shù)據(jù)的數(shù)據(jù)位與第(x+1)頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或(OR)運(yùn)算以產(chǎn)生第一對比頁。當(dāng)?shù)赬頁數(shù)據(jù)和第(Χ+1)頁數(shù)據(jù)的對應(yīng)的數(shù)據(jù)位中的至少一個具有邏輯值“I”(即，故障位)時，第一對比頁的每個數(shù)據(jù)位可以具有邏輯值“I”。
[0105]根據(jù)另一個實施例，當(dāng)檢測到與參照圖8而描述的第五電壓分布D5相對應(yīng)的缺陷頁時，可以對第X頁數(shù)據(jù)的數(shù)據(jù)位與第(x+1)頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行與(AND)運(yùn)算。當(dāng)?shù)赬頁數(shù)據(jù)和第(x+1)頁數(shù)據(jù)的對應(yīng)的數(shù)據(jù)位中的至少一個具有邏輯值“O”(即，故障位)時，通過與運(yùn)算獲得的數(shù)據(jù)位中的每個可以具有邏輯值“O”。
[0106]在步驟S202處，可以確定第一對比頁的故障位的數(shù)量，并且可以根據(jù)確定的故障位數(shù)量來產(chǎn)生第一錯誤值。檢測器170可以接收第一對比頁并且確定包括在第一對比頁中的故障位的數(shù)量。確定的故障位數(shù)量可以作為第一錯誤值ER而被傳送至參照圖2而描述的控制邏輯160。
[0107]在步驟S203處，可以對后續(xù)頁(S卩，第(x+2)頁)執(zhí)行讀取以產(chǎn)生第(x+2)頁數(shù)據(jù)。
[0108]在步驟S204處，可以對第(x+1)頁數(shù)據(jù)的數(shù)據(jù)位與第(x+2)頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算以產(chǎn)生第二對比頁。當(dāng)?shù)?x+1)頁數(shù)據(jù)和第(χ+2)頁數(shù)據(jù)的對應(yīng)數(shù)據(jù)位中的至少一個具有邏輯值“I”(即，故障位)時，第二對比頁的每個數(shù)據(jù)位可以具有邏輯值“I”。
[0109]根據(jù)另一個實施例，當(dāng)檢測到與參照圖8而描述的第五電壓分布D5相對應(yīng)的缺陷頁時，可以對第(x+1)頁數(shù)據(jù)的數(shù)據(jù)位與第(x+2)頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行與運(yùn)算。被運(yùn)算的數(shù)據(jù)位之中的具有邏輯值“O”的數(shù)據(jù)位可以是故障位。
[0110]在步驟S205處，可以確定第二對比頁的故障位的數(shù)量，并且可以根據(jù)確定的故障位數(shù)量來產(chǎn)生第二錯誤值。檢測器170可以接收第二對比頁并且將第二對比頁中的在一個邏輯值之內(nèi)的故障位的數(shù)量作為第二錯誤值ER而被傳送至參照圖2而描述的控制邏輯160。
[0111]在步驟S206處，可以將第二錯誤值與第一錯誤值相比較來檢測第(x+2)頁是否是缺陷頁。
[0112]根據(jù)實施例，控制邏輯160可以通過將每個錯誤值除以2來計算平均值?？梢岳斫獾氖?，計算的平均值指兩個對應(yīng)的頁數(shù)據(jù)的故障位數(shù)量的平均值。與第一錯誤值相對應(yīng)的第一平均值可以指包括在第X頁數(shù)據(jù)和第(x+1)頁數(shù)據(jù)中的故障位數(shù)量的平均值。與第二錯誤值相對應(yīng)的第二平均值可以指包括在第(x+1)頁數(shù)據(jù)和第(x+2)頁數(shù)據(jù)中的故障位數(shù)量的平均值。隨后，控制邏輯160可以通過將第二平均值與第一平均值相比較來判斷第(x+2)頁是否是缺陷頁。根據(jù)實施例，當(dāng)?shù)诙骄当鹊谝黄骄荡笳麛?shù)倍(例如，四倍)時，可以將第(x+2)頁確定為缺陷頁。
[0113]因此，可以根據(jù)頁(被連續(xù)布置在單個存儲塊中)的基于頁的故障位數(shù)量的變化率來檢測缺陷頁。更具體地，當(dāng)當(dāng)前頁(例如，第(x+2)頁)比先前頁(例如，第(χ+l)頁)包括多很多的故障位時，可以將當(dāng)前頁確定為缺陷頁。當(dāng)當(dāng)前頁比先前頁包括稍多的故障位時，可以不將當(dāng)前頁確定為缺陷頁。當(dāng)當(dāng)前頁比先前頁包括多很多的故障位時，可能意味著當(dāng)前頁的存儲單元沒有正常地對編程脈沖做出反應(yīng)。例如，與當(dāng)前頁相對應(yīng)的字線很可能是缺陷字線。根據(jù)實施例，可以基于連續(xù)布置的頁的關(guān)于故障位數(shù)量的變化率來將當(dāng)前頁確定為缺陷頁，使得可以防止產(chǎn)生不期望的壞區(qū)。
[0114]存儲塊中的第一頁P(yáng)Gl的特性與第η頁P(yáng)Gn的特性可以是不同的。例如，由于第η頁P(yáng)Gn比第一頁P(yáng)Gl距離讀寫電路140更遠(yuǎn)，因此即使當(dāng)在第一頁P(yáng)Gl的存儲單元中捕獲的電子的數(shù)量與在第η頁P(yáng)Gn的存儲單元中捕獲的電子的數(shù)量相等時，第η頁P(yáng)Gn的閾值電壓也可以被讀取得比第一頁P(yáng)Gl的閾值電壓高。例如，該現(xiàn)象可以受各個頁與讀寫電路140之間的位線BLl至BLm的長度的影響。根據(jù)參照圖10而描述的示例，即使當(dāng)?shù)谝豁揚(yáng)Gl被確定為包括比參考值稍多的故障位時，第一頁P(yáng)Gl也可以不被確定為缺陷頁。此外，即使當(dāng)?shù)讦琼揚(yáng)Gn被確定為包括比參考值稍多的故障位時，第η頁P(yáng)Gn也可以被確定為是缺陷頁。結(jié)果，可以防止對壞區(qū)的錯誤的判斷。
[0115]圖11是圖示圖2中所示的頁緩沖器PBl至PBm中的一個頁緩沖器(PBl)的框圖。
[0116]參照圖11，第一頁緩沖器PBl可以包括感測晶體管ST、預(yù)充電電路210、鎖存電路220和開關(guān)電路230。
[0117]感測晶體管ST可以連接在第一位線BLl與感測節(jié)點SO之間。感測晶體管ST可以響應(yīng)于來自如圖2中所示的控制邏輯160的感測信號SES而導(dǎo)通。
[0118]預(yù)充電電路210可以連接至感測節(jié)點SO并且通過感測晶體管ST連接至第一位線BLl。預(yù)充電電路210可以響應(yīng)于控制邏輯160的控制而通過感測晶體管ST來對第一位線BLl預(yù)充電。
[0119]鎖存電路220可以連接至感測節(jié)點S0。鎖存電路220可以包括多個鎖存單元LATl至LAT3 ο第一鎖存單元LATl至第三鎖存單元LAT3中的每個可以包括單個數(shù)據(jù)位。通過第一位線BLl而從存儲單元讀取的數(shù)據(jù)可以被儲存在第一鎖存單元LATl中。第一鎖存單元LATl至第三鎖存單元LAT3可以響應(yīng)于控制邏輯160的控制而交換數(shù)據(jù)。
[0120]第一鎖存單元LATl、第二鎖存單元LAT2和第三鎖存單元LAT3可以分別通過第一節(jié)點AN、第二節(jié)點BN和第三節(jié)點CN來耦接至開關(guān)電路230。第一鎖存單元LATl至第三鎖存單元LAT3可以通過開關(guān)電路230來耦接至數(shù)據(jù)輸入/輸出電路150和檢測器170。
[0121]除鎖存單元LATl至LAT3以外，鎖存電路220還可以包括其他晶體管(未示出)。可以理解的是，可以通過使用這些額外的晶體管來對儲存在第一鎖存單元LATl至第三鎖存單元LAT3中的數(shù)據(jù)位執(zhí)行或運(yùn)算或與運(yùn)算。在頁緩沖器PBl至PBm中可以產(chǎn)生參照圖10而描述的第一對比頁和第二對比頁。
[0122]圖12是圖示參照圖10和圖11而描述的頁緩沖器I3Bl至PBm的操作的事務(wù)流程。圖12示例性示出參照圖10和圖11而描述的執(zhí)行步驟S200、步驟S201、步驟S203和步驟S204以用于產(chǎn)生第一對比頁和第二對比頁的頁緩沖器PBl至PBm。
[0123]參照圖2和圖10至圖12，在步驟S300處，可以由頁緩沖器PBl至PBm的第一鎖存器LATl通過對第X頁執(zhí)行讀取操作來讀取第X頁數(shù)據(jù)。在步驟S301處，可以將第X頁數(shù)據(jù)從頁緩沖器I3Bl至PBm的第一鎖存器LATl傳送至第二鎖存器LAT2。例如，儲存在每個頁緩沖器的第一鎖存器LATl中的數(shù)據(jù)可以通過感測節(jié)點SO而被傳送至第二鎖存器LAT2。
[0124]在步驟S302處，可以由第一鎖存器LATl通過對第(χ+l)頁執(zhí)行讀取操作來讀取第(x+1)頁數(shù)據(jù)。
[0125]在步驟S303處，可以對儲存在第一鎖存器LATl中的第(χ+l)頁數(shù)據(jù)和儲存在第二鎖存器LAT2中的第X頁數(shù)據(jù)執(zhí)行或運(yùn)算。在步驟S304處，可以將第一對比頁儲存在頁緩沖器PBl至PBm的第三鎖存器LAT3中。
[0126]在步驟S305處，可以將第一對比頁從第三鎖存器LAT3輸出至檢測器170。檢測器170可以檢測第一對比頁中的故障位的數(shù)量。
[0127]在步驟S306處，可以將保留在第一鎖存器LATl中的第(χ+l)頁數(shù)據(jù)傳送至第二鎖存器LAT2。隨后，在步驟S307處，可以由第一鎖存器LATl通過對第(x+2)頁執(zhí)行讀取操作來讀取第(x+2)頁數(shù)據(jù)。
[0128]在步驟S308處，可以對儲存在第一鎖存器LATl中的第(x+2)頁數(shù)據(jù)和儲存在第二鎖存器LAT2中的第(χ+l)頁數(shù)據(jù)執(zhí)行或運(yùn)算。在步驟S309處，可以將通過執(zhí)行或運(yùn)算產(chǎn)生的第二對比頁儲存在第三鎖存器LAT3中。
[0129]在步驟S310處，可以將第二對比頁從第三鎖存器LAT3輸出至檢測器170。檢測器170可以檢測第二對比頁中的故障位的數(shù)量。
[0130]根據(jù)圖12中的實施例，在半導(dǎo)體存儲器件50中，可以通過使用頁緩沖器PBl至PBm中的多個鎖存器LATULAT2和LAT3來產(chǎn)生對比頁，而不需要單獨的用于儲存對比頁的配置。因此，可以減小半導(dǎo)體存儲器件50的面積。
[0131 ]圖13是圖示參照圖5而描述的步驟SI30的另一個示例的流程圖。
[0132]參照圖2和圖13，在步驟S400處，可以對第X頁P(yáng)Gx執(zhí)行讀取操作以產(chǎn)生第X頁數(shù)據(jù)?？梢詫⒌赬頁數(shù)據(jù)從頁緩沖器PBl至PBm提供至檢測器170。
[0133]在步驟S401處，可以檢測第X頁數(shù)據(jù)中的故障位數(shù)量作為第一錯誤值。檢測器170可以檢測第X頁數(shù)據(jù)中的故障位數(shù)量并且將檢測到的故障位數(shù)量作為第一錯誤值ER傳送至控制邏輯160。
[0134]在步驟S402處，可以讀取第(χ+l)頁P(yáng)Gx+Ι以產(chǎn)生第(χ+l)頁數(shù)據(jù)?？梢詫⒌?x+1)頁數(shù)據(jù)從頁緩沖器PBl至PBm提供至檢測器170。
[0135]在步驟S403處，可以檢測第(χ+l)頁數(shù)據(jù)中的故障位數(shù)量作為第二錯誤值。檢測器170可以將第(χ+l)頁數(shù)據(jù)中的故障位數(shù)量作為第二錯誤值ER傳送至控制邏輯160。
[0136]在步驟S404處，可以通過將第二錯誤值與第一錯誤值相比較來判斷第(χ+l)頁是否是缺陷頁。根據(jù)實施例，控制邏輯160可以在第二錯誤值比第一錯誤值大整數(shù)倍(例如，四倍)時確定第(χ+l)頁是缺陷頁。因此，可以基于連續(xù)布置在單個存儲塊中的頁關(guān)于故障位數(shù)量的變化率來檢測缺陷頁。
[0137]圖14是圖示參照圖1而描述的存儲單元陣列500的框圖。
[0138]參照圖14，存儲單元陣列500可以包括多個存儲塊BLKll至BLKlz。存儲塊BLKll至BLKlz中的每個可以具有三維結(jié)構(gòu)。每個存儲塊可以包括層疊在襯底之上的多個存儲單元。存儲單元可以沿+X方向、+Y方向和+Z方向布置。以下將參照圖5和圖15來詳細(xì)描述每個存儲塊的結(jié)構(gòu)。
[0139]圖15是圖示圖14中所示的存儲塊BLK11至BLKIz中的一個存儲塊(BLK11)的示例的電路圖。
[0140]參照圖15，第一存儲塊BLKll可以包括多個單元串CSll至CSlm和CS21至CS2m。單元串CSl I至CSlm和CS21至CS2m中的每個可以具有“U”形。在第一存儲塊BLKl I中，m個單元串可以沿行方向(即，+X方向)布置。為了簡單起見，圖15圖示了包括沿列方向(S卩，+Y方向)布置的兩個單元串的第一存儲塊BLKl I。然而，沿列方向(即，+Y方向)可以布置兩個或更多個單元串。
[0141]單元串CSl I至CSlm和CS21至CS2m中的每個可以包括至少一個源極選擇晶體管SST、至少一個源極側(cè)虛設(shè)存儲單元SDC、多個存儲單元匪Cl至匪Cn、管道晶體管PT、至少一個漏極側(cè)虛設(shè)存儲單元DDC和至少一個漏極選擇晶體管DST。
[0142]選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元NMCl至NMCn可以具有類似的結(jié)構(gòu)。根據(jù)實施例，選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元匪Cl至NMCn中的每個可以包括溝道層、隧道絕緣層、電荷儲存層和阻擋絕緣層。
[0143]在每個單元串中，存儲單元匪Cl至匪Cp、源極側(cè)虛設(shè)存儲單元SDC和源極選擇晶體管SST可以沿與存儲塊BLKll之下的襯底(未示出)交叉的方向(S卩，+Z方向)順序地層疊。在每個單元串中，存儲單元匪Cp+Ι至匪Cn、漏極側(cè)虛設(shè)存儲單元DDC和漏極選擇晶體管DST可以沿+Z方向順序地層疊。
[0144]兩個孔可以沿與+Z方向相反的方向穿過設(shè)置在位線BLl至BLm與存儲塊BLKll之下的襯底(未示出)之間的結(jié)構(gòu)。溝道層可以形成在每個孔中。兩個孔可以對應(yīng)于單個單元串。每個孔中的溝道層可以耦接至管道晶體管PT的溝道層。每個孔的溝道層可以被設(shè)置作為單個單元串中包括的選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元NMCl至匪Cn的溝道層。
[0145]本領(lǐng)域眾所周知的是，每個孔的寬度可以由于工藝特性而向著襯底逐漸減小。例如，可以從頂部向著襯底刻蝕存儲塊BLKll的結(jié)構(gòu)而形成孔，使得每個孔的寬度可以向著襯底逐漸減小。當(dāng)在所述孔中形成溝道層時，與單元串中的存儲單元NMCl至匪Cn中的每個相對應(yīng)的溝道層可以具有與所述孔的寬度相對應(yīng)的直徑。因此，根據(jù)每個字線的存儲單元NMCl至匪Cn可以具有不同的溝道層，并且存儲單元匪Cl至NMCn可以具有不同的特性。此外，可以理解的是，存儲單元NMCl至匪Cn可以因不同原因而具有不同特性。例如，根據(jù)每個字線的存儲單元NMCl至NMCn的特性可以隨著公共源極線CSL與存儲單元之間的距離的不同而變化。例如，通過公共源極線CSL傳送至存儲單元的電壓可以隨著公共源極線CSL與對應(yīng)的存儲單元之間的距離變化。
[0146]每個單元串的源極選擇晶體管SST可以連接在公共源極線CSL與源極側(cè)虛設(shè)存儲單元SDC之間。根據(jù)實施例，公共源極線CSL可以耦接至如圖14中所示的存儲塊BLKll至BLKlz0
[0147]根據(jù)實施例，布置在同一行(+X方向)的單元串中的源極選擇晶體管可以耦接至沿行方向延伸的源極選擇線。布置在不同行的單元串中的源極選擇晶體管可以耦接至不同的源極選擇線。布置在第一行的單元串CSll至CSlm中的源極選擇晶體管可以耦接至第一源極選擇線SSL1。布置在第二行的單元串CS21至CS2m中的源極選擇晶體管可以耦接至第二源極選擇線SSL2。
[0148]每個單元串的源極側(cè)虛設(shè)存儲單元SDC可以耦接在源極選擇晶體管SST與存儲單元匪Cl至匪Cp之間。根據(jù)實施例，位于同一高度的源極側(cè)虛設(shè)存儲單元的柵極可以耦接至單個源極側(cè)虛設(shè)字線SDWL。
[0149]每個單元串的第一存儲單元NMCl至第η存儲單元匪Cn可以耦接在源極側(cè)虛設(shè)存儲單元SDC與漏極側(cè)虛設(shè)存儲單元DDC之間。
[0150]第一存儲單元匪Cl至第η存儲單元NMCn可以被劃分為第一存儲單元NMCl至第P存儲單元NMCp以及第(ρ+1)存儲單元匪Cp+Ι至第η存儲單元匪Cn。第一存儲單元匪Cl至第P存儲單元NMCp與第(p+1)存儲單元NMCp+Ι至第η存儲單元NMCn可以通過管道晶體管PTf禹接。
[0151]第一存儲單元NMCl至第P存儲單元NMCp可以串聯(lián)耦接在源極側(cè)虛設(shè)存儲單元SDC與管道晶體管PT之間。第(Ρ+1)存儲單元匪Cp+Ι至第η存儲單元NMCn可以串聯(lián)耦接在管道晶體管PT與漏極側(cè)虛設(shè)存儲單元DDC之間。第一存儲單元NMCl至第η存儲單元NMCn的柵極可以分別耦接至第一字線NWLl至第η字線NWLn。
[0152]每個單元串的管道晶體管PT的柵極可以耦接至管道線PL。
[0153]每個單元串的漏極側(cè)虛設(shè)存儲單元DDC可以耦接在漏極選擇晶體管DST與存儲單元匪Cp+Ι至匪Cn之間。根據(jù)實施例，位于同一高度的漏極側(cè)虛設(shè)存儲單元的柵極可以親接至單個漏極側(cè)虛設(shè)字線DDWL。
[0154]每個單元串的漏極選擇晶體管DST可以耦接在對應(yīng)的位線與漏極側(cè)虛設(shè)存儲單元DDC之間。布置在同一行中的單元串的漏極選擇晶體管可以耦接至沿行方向延伸的漏極選擇線。布置在不同行中的單元串的漏極選擇晶體管可以耦接至不同的漏極選擇線。布置在第一行中的單元串CSll至CSlm的漏極選擇晶體管可以耦接至第一漏極選擇線DSL1。布置在第二行中的單元串CS21至CS2m的漏極選擇晶體管可以耦接至第二漏極選擇線DSL2。
[0155]布置在列方向(+Y方向)的單元串可以耦接至沿列方向延伸的位線。第一列中的單元串CSl I和CS21可以耦接至第一位線BLl。第m列中的單元串CSlm和CS2m可以耦接至第m位線BLm。換句話說，第X列中的單元串CSlx和CS2x可以親接至第X位線BLx，其中，x大于或等于I，且小于或等于m。
[0156]數(shù)據(jù)可以分別通過第一位線BLl至第m位線BLm而被儲存在第一存儲單元匪Cl至第η存儲單元匪Cn中。儲存在第一存儲單元匪Cl至第η存儲單元匪Cn中的數(shù)據(jù)可以通過第一位線BLl至第m位線BLm來讀取。然而，數(shù)據(jù)不可以被儲存在虛設(shè)存儲單元SDC和DDC中。
[0157]可以提供偶數(shù)位線和奇數(shù)位線，而不是圖15中所示的第一位線BLl至第m位線BLm。沿行方向布置單元串CSl I至CSlm或CS21至CS2m之中的偶數(shù)單元串可以分別耦接至偶數(shù)字線。沿行方向布置的單元串CSll至CSlm或CS21至CS2m之中的奇數(shù)單元串可以分別耦接至奇數(shù)位線。
[0158]圖16是圖14中所示的存儲塊BLKlI至BLKz中的一個存儲塊(BLK11，)的另一個示例的電路圖。
[0159]參照圖16，第一存儲塊BLKl I ’可以包括多個單元串CSl I ’至CSlm’和CS21’至CS2m’。單元串CS11’至CSlm’和CS21’至CS2m’中的每個可以沿+Z方向延伸。每個單元串可以包括至少一個源極選擇晶體管SST、至少一個源極側(cè)虛設(shè)存儲單元SDC、第一存儲單元NMCl至第η存儲單元NMCn、至少一個漏極側(cè)虛設(shè)存儲單元DDC以及至少一個漏極選擇晶體管DST。
[0160]選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元NMCl至NMCn可以具有類似的結(jié)構(gòu)。根據(jù)實施例，選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元匪Cl至NMCn中的每個可以包括溝道層、隧道絕緣層、電荷儲存層和阻擋絕緣層。
[0161]在每個單元串中，源極選擇晶體管SST、源極側(cè)虛設(shè)存儲單元SDC、第一存儲單元WCl至第η存儲單元匪Cn、漏極側(cè)虛設(shè)存儲單元DDC以及漏極選擇晶體管DST可以沿與存儲塊BLK11’之下的襯底(未示出)交叉的方向(即，+Z方向)順序地層疊。
[0162]孔可以沿與+Z方向相反的方向穿過設(shè)置在位線BLl至BLm與存儲塊BLKlI’之下的襯底(未示出)之間的結(jié)構(gòu)。溝道層可以形成在每個孔中。這些孔可以對應(yīng)于單個單元串。形成在所述孔中的溝道層可以被設(shè)置作為單個單元串中包括的選擇晶體管SST和DST、虛設(shè)存儲單元SDC和DDC以及存儲單元NMCl至NMCn的溝道層。
[0163]由于工藝特性，每個孔的寬度可以向著襯底減小。例如，當(dāng)通過從頂部向著襯底刻蝕存儲塊BLK11’的結(jié)構(gòu)來形成孔時，每個孔的寬度可以向著襯底逐漸減小。當(dāng)溝道層形成在所述孔中時，與單元串中的存儲單元NMCI至NMCn中的每個相對應(yīng)的溝道層可以具有與所述孔的寬度相對應(yīng)的直徑。
[0164]每個單元串的源極選擇晶體管SST可以耦接在公共源極線CSL與源極側(cè)虛設(shè)存儲單元SDC之間。源極選擇晶體管SST的源極可以耦接至公共源極線CSL。
[0165]根據(jù)實施例，布置在同一行(+X方向)中的單元串的源極選擇晶體管可以耦接至同一源極選擇線。布置在不同行中的單元串的源極選擇晶體管可以耦接至不同的源極選擇線。布置在第一行中的單元串CSlT至CSlm’的源極選擇晶體管可以耦接至第一源極選擇線SSL1。布置在第二行中的單元串CS21’至CS2m’的源極選擇晶體管可以耦接至第二源極選擇線SSL2。
[0166]每個單元串的源極側(cè)虛設(shè)存儲單元SDC可以耦接在源極選擇晶體管SST與存儲單元匪Cl至匪Cn之間。根據(jù)實施例，位于同一高度的源極側(cè)虛設(shè)存儲單元可以耦接至同一源極側(cè)虛設(shè)字線SDWL。
[0167]在每個單元串中，第一存儲單元匪Cl至第η存儲單元匪Cn可以串聯(lián)耦接在源極側(cè)虛設(shè)存儲單元SDC與漏極側(cè)虛設(shè)存儲單元DDC之間。在單元串CS 11’至CSlm’和CS21，至CS2m’中，位于同一高度的存儲單元可以親接至同一字線。第一存儲單元NMCl至第η存儲單元NMCn可以分別耦接至第一字線NMWL至第η字線NWLn。
[0168]每個單元串的漏極側(cè)虛設(shè)存儲單元DDC可以耦接在存儲單元WCl至匪Cn與漏極選擇晶體管DST之間。根據(jù)實施例，位于同一高度的漏極側(cè)虛設(shè)存儲單元可以耦接至漏極側(cè)虛設(shè)字線DDWL。
[0169]每個單元串的漏極選擇晶體管DST可以耦接在對應(yīng)的位線與漏極側(cè)虛設(shè)存儲單元DDC之間。布置在第一行中的單元串CSlT至CSlm’的漏極選擇晶體管可以耦接至第一漏極選擇線DSLl。布置在第二行中的單元串CS21’至CS2m’的漏極選擇晶體管可以耦接至第二漏極選擇線DSL2。
[0170]結(jié)果，除從每個單元串中去除了管道晶體管PT以外，圖16中所示的存儲塊BLK11’可以與圖15中所示的存儲塊BLKll具有類似的等效電路。
[0171]在下文中，將使用圖15中所示的存儲塊BLKll作為基礎(chǔ)來描述本發(fā)明的實施例。
[0172]圖17是包括在圖15中所示的存儲塊BLK11中的頁的示意框圖。在圖15中，假設(shè)每個單元串包括六個存儲單元。
[0173]參照圖15和圖17，存儲塊BLKll可以包括多個頁P(yáng)l_l至Pl_6和P2j至P2_6。例如，布置在同一行(例如，第一行)中的單元串CSll至CSlm中的耦接至同一字線NWLl的存儲單元可以形成單個頁。在存儲塊BLKll中，m個單元串可以沿行方向(S卩，+X方向)布置。因此，單個頁可以包括m個存儲單元。
[0174]布置在同一行中的單元串可以被包括在單個單元串組CG中。由于每個單元串包括六個存儲單元，因此單個單元串組CG可以包括六個頁。第一行中的第一頁P(yáng)l_l至第六頁P(yáng)l_6可以形成第一單元串組，而第二行中的第一頁P(yáng)2_l至第六頁P(yáng)2_6可以形成第二單元串組。
[0175]圖18是圖示根據(jù)另一個實施例的半導(dǎo)體存儲器件50的測試操作的流程圖。
[0176]參照圖2、圖17和圖18，在步驟S510處，外圍電路110可以通過使用驗證電壓來對選中存儲塊的頁P(yáng)l_l至Pl_6和P2_l至P2_6執(zhí)行編程操作。可以使用遞增階躍脈沖編程(ISPP)方法來執(zhí)行每個編程操作。當(dāng)編程操作完成時，頁P(yáng)l_l至Pl_6和P2 j至P2_6的存儲單元可以具有比驗證電壓大的閾值電壓。
[0177]在編程操作之前，由于根據(jù)每個字線的存儲單元匪Cl至匪Cn具有不同的特性，因此選中存儲塊的存儲單元的閾值電壓可以分布在較寬的電壓范圍之內(nèi)。在編程操作之前，可以假設(shè)對選中存儲塊的存儲單元執(zhí)行了擦除操作。擦除操作可以以存儲塊為單位來執(zhí)行。擦除操作可以包括通過將擦除脈沖傳送至單元串的溝道層來減小存儲單元的閾值電壓，以及通過將擦除驗證電壓Vev(將參照圖21來描述)施加至字線來判斷存儲單元的閾值電壓是否低于擦除驗證電壓Vev。通過重復(fù)這些操作，存儲單元的閾值電壓可以減小為小于擦除驗證電壓Vev?？梢灾貜?fù)這些操作直到存儲塊中的所有存儲單元的閾值電壓變得低于擦除驗證電壓Vev為止。
[0178]由于根據(jù)每個字線的存儲單元匪Cl至匪Cn具有不同的特性，因此頁P(yáng)l_l至？1_6和P2_l至P2_6的電壓分布可以具有不同的電壓范圍。例如，鄰近于襯底的字線的存儲單元可以較少地受擦除脈沖的影響，因為其溝道層具有小的長度(直徑)從而具有較小的電壓分布(見圖21中的E4)。例如，因此鄰近于公共源極線CSL的字線的存儲單元可能嚴(yán)重地受擦除脈沖的影響，因為其溝道層具有較大的長度(直徑)從而具有較低的電壓分布(見圖21中的El)。
[0179]可以通過使用ISPP方法來對每個頁執(zhí)行編程操作。編程操作可以以頁為單位來執(zhí)行?？梢灾貜?fù)編程直到每個頁的存儲單元的閾值電壓增加為大于驗證電壓為止。在編程操作之后，每個頁的電壓分布可以處于比驗證電壓高的窄電壓范圍之內(nèi)。
[0180]在步驟S520處，外圍電路110可以將高電壓的編程脈沖施加至頁至少一次。由電壓發(fā)生器130產(chǎn)生的高電壓編程脈沖可以通過地址解碼器120而被施加至字線NWLl至NWLn。因此，存儲單元的閾值電壓可以增加。每個頁的電壓分布可以增加。包括慢單元的頁的電壓分布可以稍稍增加。
[0181]結(jié)果，包括慢單元的頁可以具有與其他頁不同的電壓分布。
[0182]在步驟S530處，可以將比驗證電壓大預(yù)定電壓的電壓設(shè)置為參考測試電壓?？刂七壿?60可以控制電壓發(fā)生器130來產(chǎn)生參考測試電壓。
[0183]在步驟S540處，可以通過使用參考測試電壓對頁P(yáng)G1_1至PG1_6和PG2_1至PG2_6i行讀取操作來檢測來自頁P(yáng)G1_1至PG1_6和PG2j至PG2_6的缺陷頁。由電壓發(fā)生器130產(chǎn)生的參考測試電壓可以通過地址解碼器120而被施加至每個頁以執(zhí)行對其的每個讀取操作?？梢曰谧x取的頁數(shù)據(jù)來判斷在頁P(yáng)G1_1至PG1_6和PG2_1至PG2_6中是否存在缺陷頁。在對第一單元串組中的第一頁P(yáng)G1_1至第六頁P(yáng)G1_6順序地執(zhí)行讀取操作時，可以判斷在所述第一頁P(yáng)G1_1至第六頁P(yáng)G1_6中是否存在缺陷頁。可以使用以上參照圖9、圖10和圖12而根據(jù)實施例所描述的方法中的一種來判斷在所述第一頁P(yáng)G1_1至第六頁P(yáng)G1_6中是否存在缺陷頁。隨后，在對第二單元串組中的第一頁P(yáng)G2J至第六頁P(yáng)G2_6順序地執(zhí)行讀取操作時，可以判斷在所述第一頁P(yáng)G2_1至第六頁P(yáng)G2_6中是否存在缺陷頁。也可以使用以上參照圖9、圖10和圖12而根據(jù)實施例所描述的方法中的一種來判斷在所述第一頁P(yáng)G2J至第六頁P(yáng)G2_6中是否存在缺陷頁。
[0184]在步驟S550處，可以將與缺陷頁相對應(yīng)的區(qū)域處理為壞區(qū)。根據(jù)實施例，控制邏輯160可以將包括缺陷頁的存儲塊定義為壞區(qū)。壞區(qū)可以由存儲塊BLKll至BLKlz之中的冗余存儲塊取代。根據(jù)實施例，控制邏輯160可以將缺陷頁定義為壞區(qū)。壞區(qū)可以由包括在對應(yīng)存儲塊中的頁之中的冗余頁取代。
[0185]根據(jù)實施例，在通過使用ISPP方法對選中存儲塊的頁P(yáng)l_l至Pl_6和P2_l至?2_6執(zhí)行編程操作之后，可以施加編程脈沖至頁P(yáng)l_l至Pl_6和P2_l至P2_6至少一次。因此，包括慢單元的頁可以具有與其他頁不同的電壓分布。隨后，可以對頁P(yáng)l_l至Pl_6和P2j至P2_6執(zhí)行讀取操作以檢測缺陷頁。因此，可以高效地檢測缺陷頁。因此，可以提供具有改善可靠性的半導(dǎo)體存儲器件50。
[0186]圖19是圖示對選中存儲塊的單個單元串組CG的頁的編程操作的流程圖。圖19示例性示出對如參考圖17所描述的選中存儲塊的第一單元串組的頁P(yáng)l_l至Pl_6的編程操作。對第二單元串組的頁P(yáng)2_l至P2_6的編程操作可以與第一單元串組的頁P(yáng)l_l至Pl_6相同。
[0187]參照圖15和圖19，在步驟S511處，可以對頁P(yáng)l_l至Pl_6之中的第k頁執(zhí)行編程操作，其中，k是范圍從I至6的整數(shù)。
[0188]根據(jù)實施例，可以將關(guān)斷電壓(例如，接地電壓)施加至選中存儲塊的源極選擇線SSLl和SSL2，使得單元串CSl I至CSlm和CS21至CS2m可以與公共源極線CSL電氣分離?？梢詫㈥P(guān)斷電壓施加至漏極選擇線DSLl與DSL2之間的未選中漏極選擇線。耦接至未選中漏極選擇線的漏極選擇晶體管可以關(guān)斷，且對應(yīng)的單元串可以與位線BLl至BLm電氣分離?？梢詫?dǎo)通電壓(例如，電源電壓)施加至漏極選擇線DSLl與DSL2之間的選中漏極選擇線。因此，親接至選中漏極選擇線的單元串可以是選中單元串。選中單元串可以是包括第k頁的單元串。
[0189]具有高電壓電平的編程電壓可以被施加到耦接至第k頁的第k字線。第k頁的每個存儲單元可以根據(jù)通過對應(yīng)的位線傳送來的數(shù)據(jù)來編程或禁止編程。當(dāng)編程許可電壓(例如，接地電壓)被施加至位線時，對應(yīng)的漏極選擇晶體管可以通過選中漏極選擇線的電源電壓而導(dǎo)通并且從對應(yīng)的單元串的位線接收編程許可電壓。編程許可電壓可以被傳送至第k頁的存儲單元。第k字線的編程許可電壓與編程電壓之差可以使第k頁的存儲單元的閾值電壓增加。
[0190]當(dāng)編程禁止電壓(例如，電源電壓)被施加至位線時，即使電源電壓被施加至選中漏極選擇線，對應(yīng)的漏極選擇晶體管也可以關(guān)斷，且對應(yīng)的單元串可以與位線電氣分離。換句話說，對應(yīng)的單元串可以與位線和公共源極線分離并且被浮置。當(dāng)編程電壓被施加至第k字線時，對應(yīng)的單元串的溝道層的電壓可以升高。由于溝道層的升高的電壓與編程電壓之間的差異不大，因此第k頁的存儲單元的閾值電壓可以不增加。
[0191]控制邏輯160可以控制頁緩沖器PBl至PBm來將位線BLl至BLm偏置為編程許可電壓，使得在編程期間第k頁的存儲單元的閾值電壓可以增加。
[0192]在步驟S512處，可以使用驗證電壓來驗證第k頁的存儲單元的閾值電壓。
[0193]根據(jù)實施例，導(dǎo)通電壓可以被施加至與選中單元串相對應(yīng)的源極選擇線和漏極選擇線。關(guān)斷電壓可以被施加至與未選中單元串相對應(yīng)的源極選擇線和漏極選擇線。選中單元串可以電耦接至位線BLl至BLm和公共源極線CSL。未選中單元串可以與位線BLl至BLm和公共源極線CSL電氣分離。
[0194]驗證電壓可以被施加至第k字線。具有高電壓電平的通過電壓可以被施加至剩余字線。耦接至剩余字線的存儲單元無論其閾值電壓如何都可以導(dǎo)通。第k頁的存儲單元可以根據(jù)其閾值電壓來導(dǎo)通或關(guān)斷。頁緩沖器PBl至PBm可以通過感測位線BLl至BLm的電壓或電流來驗證第k頁的存儲單元的閾值電壓。當(dāng)存儲單元的閾值電壓小于或等于驗證電壓時，邏輯值“I”可以被讀取。當(dāng)存儲單元的閾值電壓大于驗證電壓時，邏輯值“O”可以被讀取。讀取的頁數(shù)據(jù)可以被儲存在頁緩沖器PBl至PBm中。頁緩沖器PBl至PBm可以將頁數(shù)據(jù)傳送至檢測器 170。
[0195]在步驟S513處，可以判斷編程結(jié)果是否是通過。檢測器170可以檢測頁數(shù)據(jù)中的具有邏輯值“I”的數(shù)據(jù)位的數(shù)量。當(dāng)在頁數(shù)據(jù)中存在具有邏輯值“I”的數(shù)據(jù)位時，控制邏輯160可以確定編程結(jié)果是失敗。如果否，則控制邏輯160可以確定編程結(jié)果是通過。當(dāng)編程結(jié)果是失敗時，可以再次執(zhí)行步驟S511。在步驟S511處，在頁緩沖器PBl至PBm之中，儲存邏輯值“I”的數(shù)據(jù)位的頁緩沖器可以將對應(yīng)的位線偏置為編程許可電壓。在頁緩沖器PBl至PBm之中，儲存邏輯值“O”的數(shù)據(jù)位的頁緩沖器可以將對應(yīng)的位線偏置為編程禁止電壓。換句話說，具有小于或等于驗證電壓的閾值電壓的存儲單元可以被編程，而具有比驗證電壓高的閾值電壓的存儲單元可以被禁止編程。
[0196]對第k頁的編程操作可以包括步驟S511至步驟S513。由于步驟S511至步驟S513被重復(fù)直到編程結(jié)果為通過為止，因此第k頁的存儲單元的閾值電壓可以處于比驗證電壓高的窄電壓范圍之內(nèi)。
[0197]在步驟S514處，可以判斷第k頁是否是頁P(yáng)lj至Pl_6的最后一頁。如果否，則可以執(zhí)行步驟S515。換句話說，可以對后續(xù)頁執(zhí)行編程操作。
[0198]圖20是圖示參照圖18描述的步驟S510和步驟S520的電壓施加圖。
[0199]在編程操作期間，可以將編程脈沖反復(fù)地施加至選中頁的字線。首先，可以施加第一編程脈沖Vpgml。在對應(yīng)的驗證期間，驗證電壓Vvrf可以被施加至選中頁的字線。當(dāng)編程結(jié)果是失敗時，可以施加比第一編程脈沖Vpgml大第一階躍電壓Vstepl的第二編程脈沖Vpgm2。在對應(yīng)的驗證期間，可以施加驗證電壓Vvrf?？梢允┘佣鄠€遞增階躍脈沖Vpgml至VpgmQ直到編程結(jié)果為通過為止。編程脈沖Vpgml至VpgmQ中的每個可以比先前的編程脈沖高第一階躍電壓Vstepl。換句話說，可以使用遞增階躍脈沖編程(ISPP)方法來執(zhí)行編程操作。
[0200]可以理解的是，編程脈沖Vpgml至VpgmQ被施加的次數(shù)可以針對每個頁而變化。例如，當(dāng)對包括慢單元的頁執(zhí)行編程操作時，可以施加大量次數(shù)的編程脈沖Vpgml至VpgmQc3S而，針對包括正常單元的每個頁，編程脈沖Vpgml至VpgmQ被施加的次數(shù)可以變化。
[0201]在對選中存儲塊的頁P(yáng)l_l至Pl_6和P2_l至P2_6的編程操作完成之后，可以施加額外的編程脈沖Vadt。額外的編程脈沖Vadt可以比在對頁P(yáng)l_l至Pl_6和P2_l至P2_6的編程操作期間施加的編程脈沖之中的最高編程脈沖VpgmQ大第二階躍電壓Vstep2。根據(jù)實施例，第二階躍電壓Vstep2可以高于第一階躍電壓￥8〖6口1。根據(jù)實施例，第二階躍電壓￥8〖6口2可以與第一階躍電壓Vstepl相同。
[0202 ]圖21是圖示參照圖18而描述的步驟S510和步驟S520的示例的閾值電壓分布。
[0203]參照圖21，在步驟S510被執(zhí)行之前，頁P(yáng)lj至Pl_6和P2j至P2_6可以具有多個擦除分布El至E4。對于每個字線，擦除分布El至E4可以根據(jù)存儲單元匪Cl至匪Cn的特性而變化。為了方便起見，圖21僅圖示了四個擦除分布EI至E4。頁P(yáng) 1_1至P 1_6和P2_l至P2_6中的一些可以具有第一擦除分布E1。頁P(yáng)l_l至Pl_6和P2_l至P2_6中的其他一些頁可以具有第二擦除分布E2。頁P(yáng)l_l至Pl_6和P2_l至P2_6的又一些頁可以具有第三擦除分布E3。頁P(yáng)l_l至Pl_6和P2_l至P2_6的其他頁可以具有第四擦除分布E4。擦除分布El至E4可以具有比擦除驗證電壓Vev低的電壓范圍。
[0204]當(dāng)步驟S510被執(zhí)行時，頁P(yáng)l_l至Pl_6和P2_l至P2_6可以具有第一電壓分布HH。第一電壓分布roi可以處于比驗證電壓Vvrf高的窄電壓范圍內(nèi)。
[0205]當(dāng)步驟S520被執(zhí)行時，頁P(yáng)lj至Pl_6和P2j至P2_6的閾值電壓可以增加，使得頁P(yáng)lj至Pl_6和P2_l至P2_6可以具有第二電壓分布PD2或異常電壓分布UND1。頁中的大多數(shù)可以具有類似的電壓分布TO2。另一方面，包括慢單元的頁可以具有異常電壓分布UND1。例如，對應(yīng)的字線不能正常地傳送編程脈沖。對應(yīng)字線的存儲單元可以形成寬的電壓范圍。
[0206]如圖21中所示，參考測試電壓Vtstl可以被設(shè)置為在第二電壓分布PD2的左尾附近。參考測試電壓Vtstl可以比驗證電壓Vvrf大第一電壓差dVl。根據(jù)實施例，第一電壓差dVl可以與如圖20中所示的第二階躍電壓Vst印2相同。
[0207]隨后，如以上關(guān)于圖18中的步驟S540所描述的，可以通過使用參考測試電壓Vtstl來對選中存儲塊的頁執(zhí)行讀取操作。在這些讀取操作的每個中，在頁數(shù)據(jù)或?qū)Ρ葦?shù)據(jù)(見圖10和圖13)中，具有邏輯值“I”的數(shù)據(jù)位可以被定義為故障位，而具有邏輯值“O”的數(shù)據(jù)位可以被定義為通過位。因此，在步驟S540處，具有未增加至期望電壓電平的閾值電壓的存儲單元可以被檢測到。
[0208]圖22是圖示參照圖18而描述的步驟S510和步驟S520的另一個示例的閾值電壓分布。
[0209]參照圖22，當(dāng)步驟S510被執(zhí)行時，頁P(yáng)lj至Pl_6和P2j至P2_6可以具有第一電壓分布roi。
[0210]當(dāng)步驟S520被執(zhí)行時，頁P(yáng)l_l至Pl_6和P2_l至P2_6的閾值電壓可以增加。
[0211]一些頁可以具有異常電壓分布UND2，所述異常電壓分布UND2具有較高的電壓電平。對應(yīng)的存儲單元可以是快單元。即使被施加相同的編程脈沖，快單元也可以具有高的閾值電壓。異常電壓分布UND2可以具有比正常頁的電壓分布PD2大的電壓范圍?？梢岳斫獾氖?，快單元可以因各種原因而出現(xiàn)。例如，由于在半導(dǎo)體存儲器件制造期間的誤差，存儲單元可以受編程脈沖的影響。
[0212]快單元可以降低半導(dǎo)體存儲器件的可靠性。在編程操作期間，即使僅用很少的編程脈沖，快單元也可以具有增大的閾值電壓。增大的閾值電壓可以減小讀取裕度。
[0213]參考測試電壓Vtst2可以被設(shè)置為將包括快單元的頁檢測為缺陷頁。參考測試電壓Vtst2可以比驗證電壓Vvrf大第二電壓差dV2。第二電壓差dV2可以高于第一電壓差dVl。
[0214]隨后，如關(guān)于圖18中的步驟S540所描述的，可以通過使用參考測試電壓Vtst2來對選中存儲塊的頁執(zhí)行讀取操作。在每個讀取操作中，在頁數(shù)據(jù)或?qū)Ρ葦?shù)據(jù)(見圖10和圖13)中，具有邏輯值“O”的數(shù)據(jù)位可以被定義為故障位，而具有邏輯值“I”的數(shù)據(jù)位可以被定義為通過位。因此，在步驟S540處，具有過度增大的閾值電壓的存儲單元可以被檢測到。
[0215]根據(jù)實施例，可以基于存儲單元陣列中的每個存儲塊的頁的特性來自適應(yīng)地設(shè)置參考測試電壓。此外，可以使用參考測試電壓執(zhí)行讀取操作以判斷在多個頁P(yáng)Gl至PGm中是否存在缺陷頁。因此，可以從存儲單元陣列中有效地檢測缺陷頁。因此，可以提供具有改善可靠性的半導(dǎo)體存儲器件。
[0216]對于本領(lǐng)域技術(shù)人員來說將明顯的是，在不脫離本發(fā)明的精神和范圍的情況下，可以對以上描述的本發(fā)明的示例性實施例做出各種變型。因此，只要所述變型進(jìn)入所附權(quán)利要求及其等同物的范圍之內(nèi)，本發(fā)明就覆蓋所有這樣的變型。
[0217]通過以上的實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0218]技術(shù)方案1.一種操作半導(dǎo)體存儲器件的方法，所述方法包括:
[0219]將編程脈沖施加至多個頁中的每個頁至少一次；
[0220]通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作；
[0221]通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止；
[0222]將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓；以及
[0223]通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
[0224]技術(shù)方案2.如技術(shù)方案I所述的方法，其中，當(dāng)通過預(yù)讀取操作而從參考頁讀取的數(shù)據(jù)位之中的故障位的數(shù)量小于臨界值時，確定預(yù)讀取操作的結(jié)果為通過。
[0225]技術(shù)方案3.如技術(shù)方案2所述的方法，其中，將數(shù)據(jù)位之中的具有第一邏輯值的數(shù)據(jù)位定義為故障位，而將數(shù)據(jù)位之中的具有第二邏輯值的數(shù)據(jù)位定義為通過位。
[0226]技術(shù)方案4.如技術(shù)方案3所述的方法，
[0227]其中，重復(fù)預(yù)讀取操作包括:減小初始測試電壓，以及
[0228]其中，參考頁中的具有比初始測試電壓低的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第一邏輯值，而參考頁中的具有大于或等于初始測試電壓的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第二邏輯值。
[0229]技術(shù)方案5.如技術(shù)方案3所述的方法，
[0230]其中，重復(fù)預(yù)讀取操作包括:增大初始測試電壓，以及
[0231]其中，參考頁中的具有大于或等于初始測試電壓的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第一邏輯值，而參考頁中的具有比初始測試電壓低的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第二邏輯值。
[0232]技術(shù)方案6.如技術(shù)方案I所述的方法，其中，檢測缺陷頁包括:
[0233]通過分別對所述多個頁之中的第一頁和第二頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)和第二頁數(shù)據(jù)；
[0234]通過對第一頁數(shù)據(jù)的數(shù)據(jù)位與第二頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第一對比頁；以及
[0235]根據(jù)第一對比頁的故障位數(shù)量來產(chǎn)生第一錯誤值。
[0236]技術(shù)方案7.如技術(shù)方案6所述的方法，其中，檢測缺陷位還包括:
[0237]通過對所述多個頁之中的第三頁執(zhí)行讀取操作來檢測第三頁數(shù)據(jù)；
[0238]通過對第二頁數(shù)據(jù)的數(shù)據(jù)位與第三頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第二對比頁；
[0239]根據(jù)第二對比頁的故障位數(shù)量來產(chǎn)生第二錯誤值;以及
[0240]通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第三頁檢測為缺陷頁。
[0241]技術(shù)方案8.如技術(shù)方案I所述的方法，其中，檢測缺陷頁包括:
[0242]通過對所述多個頁之中的第一頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)；
[0243]對第一頁數(shù)據(jù)的故障位的數(shù)量計數(shù)作為第一錯誤值；
[0244]通過對所述多個頁之中的第二頁執(zhí)行讀取操作來檢測第二頁數(shù)據(jù)；
[0245]對第二頁數(shù)據(jù)的故障位的數(shù)量計數(shù)作為第二錯誤值;以及
[0246]通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第二頁檢測為缺陷頁。
[0247]技術(shù)方案9.如技術(shù)方案I所述的方法，其中，檢測缺陷頁包括:
[0248]通過對每個頁執(zhí)行讀取操作來檢測頁數(shù)據(jù)；以及
[0249]當(dāng)所述頁數(shù)據(jù)的故障位的數(shù)量大于參考值時，將對應(yīng)的頁檢測為缺陷頁。
[0250]技術(shù)方案10.如技術(shù)方案I所述的方法，其中，將包括缺陷頁的存儲塊處理為壞區(qū)。
[0251]技術(shù)方案11.如技術(shù)方案11所述的方法，其中，將缺陷頁處理為壞區(qū)。
[0252]技術(shù)方案12.—種半導(dǎo)體存儲器件，包括:
[0253]存儲單元陣列，包括多個存儲塊，所述多個存儲塊中的每個存儲塊包括多個頁；以及
[0254]外圍電路，適用于通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作，
[0255]其中，外圍電路通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止，以及
[0256]其中，外圍電路還將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓，以及通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
[0257]技術(shù)方案13.如技術(shù)方案12所述的半導(dǎo)體存儲器件，其中，當(dāng)通過預(yù)讀取操作而從參考頁讀取的數(shù)據(jù)位之中的故障位的數(shù)量小于臨界值時，確定預(yù)讀取操作的結(jié)果為通過。
[0258]技術(shù)方案14.如技術(shù)方案12所述的半導(dǎo)體存儲器件，
[0259]其中，外圍電路通過以下步驟來檢測缺陷頁:
[0260]通過分別對所述多個頁之中的第一頁和第二頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)和第二頁數(shù)據(jù)，
[0261]通過對第一頁數(shù)據(jù)的數(shù)據(jù)位與第二頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第一對比頁，
[0262]根據(jù)第一對比頁的故障位的數(shù)量來產(chǎn)生第一錯誤值，
[0263]通過對所述多個頁之中的第三頁執(zhí)行讀取操作來檢測第三頁數(shù)據(jù)，
[0264]通過對第二頁數(shù)據(jù)的數(shù)據(jù)位與第三頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第二對比頁，
[0265]根據(jù)第二對比頁的故障位的數(shù)量來產(chǎn)生第二錯誤值，以及
[0266]通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第三頁數(shù)據(jù)檢測為缺陷頁。
[0267]技術(shù)方案15.如技術(shù)方案12所述的半導(dǎo)體存儲器件，其中，外圍電路還用所述多個存儲塊之中的冗余存儲塊來取代壞區(qū)，所述壞區(qū)是具有檢測到的缺陷頁的存儲塊。
[0268]技術(shù)方案16.—種操作半導(dǎo)體存儲器件的方法，所述半導(dǎo)體存儲器件包括耦接至多個頁的多個頁，所述方法包括:
[0269]通過利用使用確定驗證電壓的遞增階躍脈沖編程ISPP方法來對所述多個頁中的每個頁執(zhí)行編程操作；
[0270]通過多個字線來將額外編程脈沖提供至所述多個頁至少一次；以及
[0271]通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來從所述多個頁中檢測缺陷頁。
[0272]技術(shù)方案17.如技術(shù)方案16所述的方法，
[0273]其中，所述多個頁層疊在襯底之上，以及
[0274]其中，所述多個頁中的每個頁耦接至位于距離襯底的預(yù)定高度處的對應(yīng)的字線。
[0275]技術(shù)方案18.如技術(shù)方案16所述的方法，其中，檢測缺陷頁包括:
[0276]通過分別對所述多個頁之中的第一頁和第二頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)和第二頁數(shù)據(jù)；
[0277]通過對第一頁數(shù)據(jù)的數(shù)據(jù)位與第二頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第一對比頁；以及
[0278]根據(jù)第一對比頁的故障位的數(shù)量來產(chǎn)生第一錯誤值。
[0279]技術(shù)方案19.如技術(shù)方案18所述的方法，其中，檢測缺陷頁還包括:
[0280]通過對所述多個頁之中的第三頁執(zhí)行讀取操作來檢測第三頁數(shù)據(jù)；
[0281]通過對第二頁數(shù)據(jù)的數(shù)據(jù)位與第三頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第二對比頁；
[0282]根據(jù)第二對比頁的故障位的數(shù)量來產(chǎn)生第二錯誤值;以及
[0283]通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第三頁檢測為缺陷頁。
[0284]技術(shù)方案20.如技術(shù)方案16所述的方法，其中，檢測缺陷頁包括:
[0285]通過對所述多個頁之中的第一頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)；
[0286]根據(jù)第一頁數(shù)據(jù)中的故障位的數(shù)量來產(chǎn)生第一錯誤值；
[0287]通過對所述多個頁之中的第二頁執(zhí)行讀取操作來檢測第二頁數(shù)據(jù)；
[0288]根據(jù)第二頁數(shù)據(jù)中的故障位的數(shù)量來產(chǎn)生第二錯誤值;以及
[0289]通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第二頁檢測為缺陷頁。
[0290]技術(shù)方案21.如技術(shù)方案16所述的方法，其中，檢測缺陷頁包括:
[0291]通過對所述多個頁中的一個頁執(zhí)行讀取操作來檢測頁數(shù)據(jù)；以及
[0292]當(dāng)頁數(shù)據(jù)中的故障位的數(shù)量大于參考值時，將對應(yīng)的頁檢測為缺陷頁。
[0293]技術(shù)方案22.如技術(shù)方案16所述的方法，其中，將與缺陷頁相對應(yīng)的區(qū)域定義為壞區(qū)。
[0294]技術(shù)方案23.—種半導(dǎo)體存儲器件，包括:
[0295]存儲單元陣列，包括多個存儲塊，所述多個存儲塊中的每個存儲塊包括耦接至多個字線中的每個字線的多個頁；以及
[0296]外圍電路，適用于對所述多個頁中的每個頁執(zhí)行編程操作，
[0297]其中，在編程操作期間，外圍電路對選中頁執(zhí)行編程操作，通過將驗證電壓施加至選中頁的字線來驗證編程操作的結(jié)果是否為通過，以及重復(fù)編程和驗證直到編程操作的結(jié)果是通過為止，以及
[0298]其中，外圍電路還通過將額外編程脈沖施加至所述多個字線至少一次來增大包括在所述多個頁中的存儲單元的閾值電壓，以及通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
[0299]技術(shù)方案24.如技術(shù)方案23所述的半導(dǎo)體存儲器件，
[0300]其中，所述多個頁層疊在襯底之上，以及
[0301]其中，所述多個頁中的每個頁耦接至位于距離襯底的預(yù)定高度處的對應(yīng)的字線。
[0302]技術(shù)方案25.如技術(shù)方案23所述的半導(dǎo)體存儲器件，其中，外圍電路通過以下步驟來檢測缺陷頁:
[0303]通過分別對所述多個頁之中的第一頁和第二頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)和第二頁數(shù)據(jù)，
[0304]通過對第一頁數(shù)據(jù)的數(shù)據(jù)位與第二頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第一對比頁，
[0305]通過對所述多個頁之中的第三頁執(zhí)行讀取操作來檢測第三頁數(shù)據(jù)，以及
[0306]通過對第二頁數(shù)據(jù)的數(shù)據(jù)位與第三頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第二對比頁。
[0307]技術(shù)方案26.如技術(shù)方案25所述的半導(dǎo)體存儲器件，其中，外圍電路包括:
[0308]檢測器，適用于根據(jù)第一對比頁的故障位的數(shù)量來產(chǎn)生第一錯誤值，以及根據(jù)第二對比頁的故障位的數(shù)量來產(chǎn)生第二錯誤值;以及
[0309]控制邏輯，適用于通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第三頁檢測為缺陷頁。
[0310]技術(shù)方案27.如技術(shù)方案23所述的半導(dǎo)體存儲器件，其中，與缺陷頁相對應(yīng)的區(qū)域被定義為壞區(qū)。
【主權(quán)項】
1.一種操作半導(dǎo)體存儲器件的方法，所述方法包括: 將編程脈沖施加至多個頁中的每個頁至少一次； 通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作； 通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止； 將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓；以及 通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。2.如權(quán)利要求1所述的方法，其中，當(dāng)通過預(yù)讀取操作而從參考頁讀取的數(shù)據(jù)位之中的故障位的數(shù)量小于臨界值時，確定預(yù)讀取操作的結(jié)果為通過。3.如權(quán)利要求2所述的方法，其中，將數(shù)據(jù)位之中的具有第一邏輯值的數(shù)據(jù)位定義為故障位，而將數(shù)據(jù)位之中的具有第二邏輯值的數(shù)據(jù)位定義為通過位。4.如權(quán)利要求3所述的方法， 其中，重復(fù)預(yù)讀取操作包括:減小初始測試電壓，以及 其中，參考頁中的具有比初始測試電壓低的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第一邏輯值，而參考頁中的具有大于或等于初始測試電壓的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第二邏輯值。5.如權(quán)利要求3所述的方法， 其中，重復(fù)預(yù)讀取操作包括:增大初始測試電壓，以及 其中，參考頁中的具有大于或等于初始測試電壓的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第一邏輯值，而參考頁中的具有比初始測試電壓低的閾值電壓的存儲單元的數(shù)據(jù)位被確定為具有第二邏輯值。6.如權(quán)利要求1所述的方法，其中，檢測缺陷頁包括: 通過分別對所述多個頁之中的第一頁和第二頁執(zhí)行讀取操作來檢測第一頁數(shù)據(jù)和第二頁數(shù)據(jù)； 通過對第一頁數(shù)據(jù)的數(shù)據(jù)位與第二頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第一對比頁；以及 根據(jù)第一對比頁的故障位數(shù)量來產(chǎn)生第一錯誤值。7.如權(quán)利要求6所述的方法，其中，檢測缺陷位還包括: 通過對所述多個頁之中的第三頁執(zhí)行讀取操作來檢測第三頁數(shù)據(jù)； 通過對第二頁數(shù)據(jù)的數(shù)據(jù)位與第三頁數(shù)據(jù)的數(shù)據(jù)位執(zhí)行或運(yùn)算來產(chǎn)生第二對比頁； 根據(jù)第二對比頁的故障位數(shù)量來產(chǎn)生第二錯誤值；以及 通過將第二錯誤值與第一錯誤值進(jìn)行比較來將第三頁檢測為缺陷頁。8.—種半導(dǎo)體存儲器件，包括: 存儲單元陣列，包括多個存儲塊，所述多個存儲塊中的每個存儲塊包括多個頁；以及外圍電路，適用于通過初始測試電壓來對所述多個頁之中的參考頁執(zhí)行預(yù)讀取操作，其中，外圍電路通過控制初始測試電壓來重復(fù)預(yù)讀取操作，直到預(yù)讀取操作的結(jié)果是通過為止，以及 其中，外圍電路還將預(yù)讀取操作的結(jié)果是通過時的初始測試電壓設(shè)置為參考測試電壓，以及通過利用參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。9.一種操作半導(dǎo)體存儲器件的方法，所述半導(dǎo)體存儲器件包括耦接至多個頁的多個頁，所述方法包括: 通過利用使用確定驗證電壓的遞增階躍脈沖編程ISPP方法來對所述多個頁中的每個頁執(zhí)行編程操作； 通過多個字線來將額外編程脈沖提供至所述多個頁至少一次；以及 通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來從所述多個頁中檢測缺陷頁。10.—種半導(dǎo)體存儲器件，包括: 存儲單元陣列，包括多個存儲塊，所述多個存儲塊中的每個存儲塊包括耦接至多個字線中的每個字線的多個頁；以及 外圍電路，適用于對所述多個頁中的每個頁執(zhí)行編程操作， 其中，在編程操作期間，外圍電路對選中頁執(zhí)行編程操作，通過將驗證電壓施加至選中頁的字線來驗證編程操作的結(jié)果是否為通過，以及重復(fù)編程和驗證直到編程操作的結(jié)果是通過為止，以及 其中，外圍電路還通過將額外編程脈沖施加至所述多個字線至少一次來增大包括在所述多個頁中的存儲單元的閾值電壓，以及通過利用比驗證電壓大確定電壓量的參考測試電壓對所述多個頁執(zhí)行讀取操作來檢測所述多個頁之中的缺陷頁。
【文檔編號】G11C16/26GK106024061SQ201510959027
【公開日】2016年10月12日
【申請日】2015年12月18日
【發(fā)明人】元嘇規(guī), 金明壽, 車載元
【申請人】愛思開海力士有限公司