一種用于rram的存儲單元片內(nèi)自測電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種用于RRAM的存儲單元片內(nèi)檢測電路。
【背景技術(shù)】
[0002]FLASH存儲器作為傳統(tǒng)主流的非易失存儲介質(zhì)，在電子信息領(lǐng)域扮演著核心且不可或缺的角色。隨著工藝尺寸的不斷縮小，由于復(fù)雜的掩模圖形及昂貴的制造成本，越來越大的字線漏電和單元之間的串?dāng)_，以及浮柵中電子數(shù)目越來越少等原因，F(xiàn)LASH存儲器的發(fā)展受到了限制。因此業(yè)界逐漸研究開發(fā)一些新興的非揮發(fā)存儲器，如CBRAM、MRAM、PRAM,RRAM等。其中阻變型隨機(jī)存儲器RRAM作為一種新型的非易失性數(shù)據(jù)存儲技術(shù)，具有速度高、容量大、功耗低、成本低以及可靠性高的優(yōu)點(diǎn)，RRAM被普遍認(rèn)為是替代FLASH存儲器的最具潛力的新型存儲器。
[0003]同非易失性內(nèi)存NAND FALSH—樣，在阻變型隨機(jī)存儲器RRAM存儲器陣列中，數(shù)據(jù)以位的方式保存在存儲單元，這些存儲單元以8個或者16個為單位，連成子線，形成所謂的字節(jié)(x8)或字(xl6)，即存儲器的位寬。一定數(shù)目的字線會再組成頁。RRAM也是以頁為單位進(jìn)行讀寫數(shù)據(jù)操作。
[0004]然而在RRAM存儲器的芯片制造過程中由于工藝制程以及應(yīng)用中的各類原因，RRAM存儲器中不可避免會存在存儲單元損壞的情況，使之不能夠正確工作。所以在存儲器芯片出廠測試流程中，需要通過特定方法將存儲陣列中天生損壞的存儲單元測試并記錄出來，然后通過相關(guān)修復(fù)策略在一定程度上將這些損壞的存儲單元修復(fù)或替換，從而將那些自身損壞的存儲單元數(shù)目在可修復(fù)范圍內(nèi)的芯片挽救回來，作為合格存儲器芯片出廠，提尚了良品率。
[0005]同NAND FALSH—樣，在RRAM存儲器內(nèi)部工作中，RRAM存儲器也是以整頁為基本操作單位進(jìn)行讀寫操作的。RRAM存儲器芯片根據(jù)從外部接口得到的地址，譯碼并選中存儲陣列中的某一頁，然后按照內(nèi)部操作的流程對選中頁進(jìn)行數(shù)據(jù)的存取。如圖2a，在以頁為最小數(shù)據(jù)操作單元的一類存儲芯片中，會有一個頁緩存器，它是一個與存儲陣列中的一頁存儲空間大小相同且存儲位置完全對等的鎖存器陣列，用于在存儲器內(nèi)部數(shù)據(jù)傳輸時起到數(shù)據(jù)的緩沖存儲作用。
[0006]在頁操作類的存儲器讀寫過程中，數(shù)據(jù)的搬移一般會有兩個傳輸階段，一個階段是發(fā)生在外部接口 1與頁緩存器之間，這里稱為頁緩存器操作階段，主要是完成從外部接口 1到芯片內(nèi)部的數(shù)據(jù)接收與發(fā)送:如寫操作時將寫數(shù)據(jù)從外部接口 1搬到頁緩存器的頁緩存器寫入工作；和讀操作時將數(shù)據(jù)從頁緩存器搬移到外部接口 1的頁緩存器讀取工作。另一個階段是發(fā)生在存儲陣列和頁緩存器之間，稱之為陣列操作階段，用于完成芯片內(nèi)部存儲陣列的讀寫工作:如在寫操作時將數(shù)據(jù)從頁緩存器搬移到存儲陣列選中頁相應(yīng)位置的寫陣列操作；和讀操作時，將數(shù)據(jù)從存儲陣列中的選中頁搬到頁緩存器相應(yīng)位置的讀陣列操作，如圖2b所示。
[0007]RRAM存儲器主要包括存儲陣列、頁緩存器、數(shù)據(jù)通路、驗證模塊、控制判斷邏輯模塊和地址發(fā)生器等，其中數(shù)據(jù)通路包括寫數(shù)據(jù)通路和讀數(shù)據(jù)通路。
[0008]在RRAM存儲器的寫陣列操作階段過程中，片內(nèi)的地址發(fā)生器會根據(jù)工作需求按照累加的方式遍歷所有地址，將頁緩存器中各地址的數(shù)據(jù)讀取并逐次搬移到選中頁陣列的相應(yīng)位置。每次通過寫數(shù)據(jù)通路進(jìn)行的寫操作(擦除或編程)，系統(tǒng)會根據(jù)地址發(fā)生器的當(dāng)前地址對陣列相應(yīng)位置進(jìn)行寫入操作，同時會將本次操作的寫數(shù)據(jù)保存在驗證模塊中，每次寫操作完成后，會有一個讀驗證操作，它會讀取之前所寫地址上的數(shù)據(jù)，并在驗證模塊中與原始寫數(shù)據(jù)進(jìn)行比較，以判斷本次操作是否成功。如果比較結(jié)果相同即本次寫操作成功，驗證模塊將輸出成功標(biāo)志位為1，控制判斷邏輯模塊會通知地址發(fā)生器加1，然后繼續(xù)對下一地址操作。如果比較結(jié)果不同則認(rèn)為失敗，驗證模塊會重置成功標(biāo)志位為0，控制判斷邏輯模塊會通知地址發(fā)生器會保持當(dāng)前的操作地址，同時控制判斷邏輯模塊會告知相關(guān)模塊調(diào)節(jié)存儲單元相應(yīng)字線或位線的操作電壓(一般是以一定的步長上調(diào)電壓)，然后芯片會對當(dāng)前地址再重復(fù)一次寫操作以及讀驗證，以此類推，如果在規(guī)定操作次數(shù)上限時(如同一地址最多重復(fù)操作8次)還不能成功操作，即返回操作失敗信息，放棄對本地址的寫操作，地址發(fā)生器加1，繼續(xù)對下一地址執(zhí)行寫操作。如圖3所示操作過程中可知，在RRAM寫陣列操作時，隨著對遞增的地址的逐次操作，在每個地址操作結(jié)束時，控制判斷邏輯模塊根據(jù)操作標(biāo)志位的結(jié)果，已經(jīng)擁有了當(dāng)前地址是否能夠正確讀取操作的信息。然而這個反映每個地址成功與否的信息只是用于內(nèi)部重復(fù)操作的判斷依據(jù)，而芯片外部接口端無從得知此類信息。
[0009]對于如何將存儲器陣列中的損壞存儲單元檢測并記錄，目前主要的測試方式為:在存儲器芯片出廠前測試階段，通過測試基臺對存儲器芯片進(jìn)行測試具體做法如下:
[0010]如圖1所示，利用測試基臺對待測芯片的所有存儲陣列進(jìn)行讀寫操作，對于每個地址的操作時，基臺會進(jìn)行寫數(shù)據(jù)操作，并記錄當(dāng)前地址所寫數(shù)據(jù)，之后對同一地址進(jìn)行讀數(shù)據(jù)操作，同時與之前記錄的寫數(shù)據(jù)進(jìn)行對比，如果數(shù)據(jù)不能匹配，則在一定程度上認(rèn)為該地址的存儲單元為損壞單元，將當(dāng)前地址記錄。以此類推，測試基臺遍歷整個存儲空間地址后，即可以將陣列中所有損壞單元的位置篩選出來。
[0011]雖然這種方式能夠較為準(zhǔn)確的對存儲器芯片進(jìn)行測試統(tǒng)計，得到每顆芯片的錯誤率統(tǒng)計數(shù)據(jù)，進(jìn)而進(jìn)行后續(xù)修復(fù)流程。但是，這種測試方式還是存在以下不足:
[0012]1、基于測試基臺的測量方法需要耗費(fèi)時間去開發(fā)基臺端的測試激勵以及比較篩選等程序，前期的研發(fā)階段需要耗費(fèi)大量的人力、物力。
[0013]2、這種方法需要同時對于每個存儲地址都做一次完整的讀寫操作，這都使得存儲器芯片測試時間較長，延長了產(chǎn)品出廠時間。
【實(shí)用新型內(nèi)容】
[0014]為了解決現(xiàn)有的存儲器芯片測試方法存在耗時久，測試激勵繁瑣的技術(shù)問題，本實(shí)用新型提供一種用于RRAM存儲器測試的片內(nèi)存儲單元自測篩選電路。
[0015]本實(shí)用新型的技術(shù)解決方案:
[0016]—種用于RRAM的存儲單元片內(nèi)自測電路，其特殊之處在于:包括鎖存模塊、鎖存使能模塊、回寫地址模塊以及頁緩存器回寫模塊；
[0017]所述鎖存模塊位于讀數(shù)據(jù)通路上，用于接收驗證模塊發(fā)送的成功標(biāo)志位，并在接收到鎖存使能模塊發(fā)送的鎖存信號的情況下將當(dāng)前地址的成功標(biāo)志位采樣，產(chǎn)生當(dāng)前地址的最終操作結(jié)果；
[0018]所述鎖存使能模塊用于在控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時產(chǎn)生鎖存信號，并發(fā)送給鎖存模塊和頁緩存器回寫模塊；
[0019]所述回寫地址模塊用于在控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時從地址發(fā)生器提取與該終次操作所對應(yīng)的當(dāng)前地址信息，并發(fā)送給頁緩存器回寫豐吳塊；
[0020]所述頁緩存器回寫模塊用于根據(jù)收到的當(dāng)前地址信息和鎖存信號產(chǎn)生回寫地址信息和回寫使能，并發(fā)送給頁緩存器，頁緩存器根據(jù)收到的回寫地址信息和回寫使能，將當(dāng)前地址的最終操作結(jié)果存儲在頁緩存器相應(yīng)位置，供外部接口后續(xù)讀取。
[0021]上述鎖存使能模塊包括組合邏輯電路和時鐘門控電路，所述組合邏輯電路用于在接收到控制判斷邏輯模塊發(fā)送的操作成功信號或失敗次數(shù)達(dá)到上限時產(chǎn)生一個當(dāng)前地址的終次操作信號，發(fā)送給時鐘門控電路；所述時鐘門控電路在收到當(dāng)前地址的終次操作信號和時鐘信號時產(chǎn)生鎖存信號。
[0022]上述鎖存模塊為鎖存器電路，所述鎖存器電路的數(shù)據(jù)輸入端接驗證模塊發(fā)送的成功標(biāo)志位，所述鎖存器的時鐘輸入端接鎖存信號，所述鎖存器的輸出端輸出當(dāng)前地址的最終操作結(jié)果。
[0023]上述回寫地址模塊包括鎖存器邏輯電路，在當(dāng)前地址的終次操作有效時提取來自地址發(fā)生器的當(dāng)前地址信息，并將當(dāng)前地址信息發(fā)送給頁緩存器回寫模塊。
[0024]上述頁緩存器回寫模塊包括邏輯選擇器MUX、反饋保持電路和延時匹配電路，所述邏輯選擇器的選擇輸入端接鎖存信號，一個輸入端接當(dāng)前地址信息，另一個輸入端接反饋保持電路，所述邏輯選擇器的輸出端接頁緩存器，所述延時匹配電路的輸入端接鎖存信號，輸出端接頁緩存器。
[0025]用于RRAM的存儲單元片內(nèi)自測方法，其特殊之處在于:包括以下步驟:
[0026]I】產(chǎn)生鎖存信號，同時保存當(dāng)前地址信息:
[0027]1.1】鎖存使能模塊通過控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時，產(chǎn)生鎖存信號，并將鎖存信號發(fā)送給鎖存模塊和頁緩存器回寫模塊；
[0028]1.2】回寫地址模塊通過控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時，從地址發(fā)生器提取與該當(dāng)前地址的最終操作結(jié)果所對應(yīng)的當(dāng)前地址信息，并發(fā)送給頁緩存器回寫模塊；
[0029]2】成功標(biāo)志位鎖存:
[0030]鎖存模塊接收驗證模塊發(fā)送的成功標(biāo)志位，并在收到與該成功標(biāo)志位對應(yīng)的鎖存信號時，對成功標(biāo)志位進(jìn)行鎖存，并輸出當(dāng)前地址的最終操作結(jié)果；
[0031]3】頁緩存器回寫模塊根據(jù)收到的鎖存信號和當(dāng)前地址信息，產(chǎn)生回寫使能和回寫地址，將當(dāng)前地址的最終操作結(jié)果存儲在頁緩存器相應(yīng)位置，供外部接口后續(xù)讀取。
[0032]步驟1.1】具體為:
[0033]組合邏輯電路在收到控制判斷邏輯模塊發(fā)送的當(dāng)前地址的操作成功信號或失敗次數(shù)達(dá)到上限時會產(chǎn)生一個當(dāng)前地址的終次操作信號，并將該當(dāng)前地址的終次操作信號發(fā)送給時鐘門控電路；
[0034]時鐘門控電路根據(jù)收到的當(dāng)前地址的終次操作信號和外來的時鐘信號產(chǎn)生一個周期的時鐘信號作為鎖存信號，并將鎖存信號發(fā)送給鎖存模塊和頁緩存器回寫模塊。
[0035]步驟1.2】具體為:回寫地址模塊在當(dāng)前地址的終次操作信號有效時，從地址發(fā)生器提取當(dāng)前地址信息，并發(fā)送給頁緩存回寫模塊。
[0036]步驟2】具體為:鎖存器邏輯電路在鎖存信號的上升沿時采樣并鎖存來自驗證模塊的成功標(biāo)志位，同時輸出最終操作結(jié)果。
[0037]步驟3】具體為:
[0038]當(dāng)鎖存信號使能時，邏輯選擇器MUX會選通當(dāng)前地址信息進(jìn)入，當(dāng)鎖存信號結(jié)束時，利用反饋保持電路會將該當(dāng)前地址信息保持并產(chǎn)生回寫地址，并將回寫地