一種增強存儲單元寫能力的靜態(tài)隨機存儲器的制造方法
【專利摘要】本實用新型提供一種增強存儲單元寫能力的靜態(tài)隨機存儲器，在不影響保持和讀操作時存儲單元存儲數(shù)據(jù)的能力的前提下，通過在寫操作時將存儲單元接地端浮空，打斷存儲單元中兩個交叉耦合反相器間的正反饋，從而提高存儲單元的寫能力。其包括控制電路與預譯碼器，位線預充電與均衡器、靈敏放大器和寫驅(qū)動器，字線譯碼器與驅(qū)動器，NMOS電流源，存儲陣列；在寫操作時，對于存儲陣列中被選中的行內(nèi)的存儲單元，字線信號拉高，寫字線反信號拉低，NMOS電流源關(guān)斷，虛地浮空，存儲單元中用于存儲的兩個交叉耦合的反相器間的正反饋被打斷，存儲單元被改寫；在字線信號的下降沿，存儲單元進入保持模式。
【專利說明】
一種増強存儲單元寫能力的靜態(tài)隨機存儲器
技術(shù)領(lǐng)域
[0001]本實用新型涉及靜態(tài)隨機存儲器設(shè)計領(lǐng)域，具體為一種增強存儲單元寫能力的靜態(tài)隨機存儲器。
【背景技術(shù)】
[0002]靜態(tài)隨機存儲器作為集成電路中的重要的存儲元件，由于其高性能，高可靠性，低功耗等優(yōu)點被廣泛的應(yīng)用于高性能計算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)，手持設(shè)備等計算領(lǐng)域。
[0003]隨著工藝技術(shù)的不斷演進，半導體器件尺寸的不斷縮小，本地和全局的工藝偏差，對集成電路的性能，可靠性造成的影響越來越大。與此同時，電源電壓的不斷下降也對電路的可靠性提出了更大的挑戰(zhàn)。靜態(tài)隨機存儲器存儲單元的寫能力，是指在寫操作時，當字線打開，寫驅(qū)動器驅(qū)動位線改寫存儲單元的能力。
[0004]如說明書附圖2，圖2為傳統(tǒng)的存儲單元設(shè)計原理圖。該存儲單元200由四個晶體管組成，分別為第一、二 NMOS傳輸管205、206，第一、二下拉NMOS晶體管201、202和第一、二上拉PMOS晶體管203、204。字線115接第一、二 NMOS傳輸管205、206的柵端。位線220接第一 NMOS傳輸管205的源端。位線反221接第二匪OS傳輸管206的源端。存儲單元數(shù)據(jù)222接第一下拉WOS晶體管201、第二 NMOS傳輸管205、第一上拉PMOS晶體管203的漏端;接第二下拉匪OS晶體管202、第二上拉PMOS晶體管204的柵端。存儲單元數(shù)據(jù)反223接第二下拉匪OS晶體管202、第二上拉PMOS晶體管204的漏端;接第一下拉匪OS晶體管201、第一上拉PMOS晶體管203的柵端。電源電壓224接第一、二上拉PMOS晶體管203、204的源端。地225接第一、二下拉NMOS晶體管201、202的源端。
[0005]由于第一、二下拉匪OS晶體管201、202的源端接地，由第一、二下拉NMOS晶體管201、202和第一、二上拉PMOS晶體管205、206組成的交叉耦合的反相器首尾相連形成正反饋，因此很難被改寫。在寫操作時，第一或二 NMOS傳輸管205/206必須強于第一、二上拉PMOS晶體管203/204，才能改寫存儲單元200的數(shù)據(jù)222和數(shù)據(jù)反223。隨著電源電壓的下降，以及工藝偏差引起的晶體管的閾值電壓變化越來越大，改寫存儲單元越來越困難。在某些工藝及電壓條件下，會造成寫操作失敗，從而降低整個存儲器的良率。
[0006]因此，在不影響保持和讀操作時存儲單元存儲數(shù)據(jù)的能力的前提下，在寫操作時，增強存儲單元寫能力，對于提高整個存儲器的良率是非常有幫助的。
【實用新型內(nèi)容】
[0007]針對現(xiàn)有技術(shù)中存在的問題，本實用新型提供一種增強存儲單元寫能力的靜態(tài)隨機存儲器，在不影響保持和讀操作時存儲單元存儲數(shù)據(jù)的能力的前提下，通過在寫操作時將存儲單元接地端浮空，打斷存儲單元中兩個交叉耦合反相器間的正反饋，從而提高存儲單元的寫能力。
[0008]本實用新型是通過以下技術(shù)方案來實現(xiàn):
[0009]—種增強存儲單元寫能力的靜態(tài)隨機存儲器，包括控制電路與預譯碼器，位線預充電與均衡器、靈敏放大器和寫驅(qū)動器，字線譯碼器與驅(qū)動器，NMOS電流源，存儲陣列；控制電路與譯碼器通過多條行預譯碼和一條本地寫使能反信號連接字線譯碼器與驅(qū)動器;控制電路與譯碼器還通過多條列控制信號連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器；控制電路與譯碼器的輸入端連接地址信號、寫使能信號反、片選信號反和時鐘信號;位線預充電與均衡器、靈敏放大器和寫驅(qū)動器的輸入輸出端連接寫數(shù)據(jù)和讀數(shù)據(jù);字線譯碼器與驅(qū)動器通過多條字線信號連接存儲陣列，字線譯碼器與驅(qū)動器還通過多條寫字線反信號連接匪OS電流源;WOS電流源通過多條虛地連接存儲陣列；存儲陣列通過多條位線連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器。
[0010]優(yōu)選的，存儲陣列由若干個存儲單元組成，存儲單元的數(shù)量等于存儲器中字長行數(shù)乘以位寬列數(shù);其中存儲單元由用于存儲的兩個交叉耦合反相器和用于讀寫的兩個NMOS傳輸管構(gòu)成，兩個交叉耦合反相器中的下拉NMOS晶體管的源端接虛地，同一行存儲單元共用一個虛地。
[0011]優(yōu)選的，所述匪OS電流源由若干個NMOS晶體管構(gòu)成，NMOS晶體管的數(shù)量等于存儲器中字長個數(shù);每個NMOS晶體管的漏端對應(yīng)連接接一行存儲單元的虛地，柵端接寫字線反信號，源端接地。
[0012]優(yōu)選的，所述字線譯碼器與驅(qū)動器，由若干個字線譯碼器和驅(qū)動器子模塊組成，字線譯碼器和驅(qū)動器子模塊的數(shù)量等于存儲器中字長個數(shù);所述字線譯碼器和驅(qū)動器子模塊由字線譯碼器子模塊，一個反相器和一個兩輸入或門組成；反相器的輸入接字線譯碼器子模塊的輸出字線信號反，輸出接字線信號;兩輸入或門的一個輸入接本地寫使能反信號，另一個輸入接字線反信號，輸出接寫字線反信號。
[0013]與現(xiàn)有技術(shù)相比，本實用新型具有以下有益的技術(shù)效果:
[0014]本實用新型所述的存儲器在不影響保持和讀操作時存儲單元存儲數(shù)據(jù)的能力的前提下，通過與存儲陣列每一行存儲單元對應(yīng)設(shè)置的NMOS電流源在寫操作時將存儲單元接地端浮空，打斷存儲單元中兩個交叉耦合反相器間的正反饋，從而提高存儲單元的寫能力。本實用新型將靜態(tài)隨機存儲器可以正常工作的最小的寫電源電壓降低了 360毫伏。
【附圖說明】
[0015]圖1為本實用新型實例中所述的靜態(tài)隨機存儲器結(jié)構(gòu)示意框圖。
[0016]圖2為現(xiàn)有技術(shù)中存儲單元設(shè)計原理結(jié)構(gòu)圖。
[0017]圖3為本實用新型實例中所述的存儲單元設(shè)計原理結(jié)構(gòu)圖。
[0018]圖4為本實用新型實例中所述的NMOS電流源及一行共用虛地的存儲單元設(shè)計原理結(jié)構(gòu)圖。
[0019]圖5為本實用新型實例中所述的字線譯碼器和驅(qū)動器設(shè)計子模塊原理圖。
【具體實施方式】
[0020]下面結(jié)合具體的實施例對本實用新型做進一步的詳細說明，所述是對本實用新型的解釋而不是限定。
[0021]如圖1所示，本實用新型一種增強存儲單元寫能力的靜態(tài)隨機存儲器包括，控制電路與預譯碼器101，位線預充電與均衡器、靈敏放大器和寫驅(qū)動器102，字線譯碼器與驅(qū)動器103，NM0S電流源104，以及存儲陣列105。
[0022]控制電路與譯碼器101通過多條行預譯碼113和一條本地寫使能反信號114連接字線譯碼器與驅(qū)動器103;控制電路與譯碼器101還通過多條列控制信號112連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器102;
[0023]字線譯碼器與驅(qū)動器103通過多條字線信號115連接存儲陣列105，字線譯碼器與驅(qū)動器103還通過多條寫字線反信號116連接NMOS電流源104;
[0024]NMOS電流源104通過多條虛地117連接存儲陣列105;
[0025]存儲陣列105通過多條位線118連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器102。
[0026]—種增強存儲單元寫能力的靜態(tài)隨機存儲器的寫操作方法，在寫操作時，對于存儲陣列105中被選中的行內(nèi)的存儲單元300，字線信號115拉高，寫字線反信號116拉低，NMOS電流源104關(guān)斷，虛地117浮空，存儲單元300中用于存儲的兩個交叉耦合的反相器間的正反饋被打斷，存儲單元300被改寫;在字線信號的下降沿，即寫操作結(jié)束時，寫字線反信號116拉高，NMOS電流源104打開，虛地117被拉到地，存儲單元進入保持模式。在保持模式和讀操作時，寫字線反信號116為高，NMOS電流源104打開，虛地117被拉到地。
[0027]如圖3所示，存儲單元300由四個晶體管組成，分別為第一、二NMOS傳輸管205、206，第一、二下拉匪OS晶體管201、202和第一、二上拉PMOS晶體管203、204。字線115接第一、二WOS傳輸管205、206的柵端。位線220接第一 NMOS傳輸管205的源端。位線反221接第二WOS傳輸管206的源端。存儲單元數(shù)據(jù)222接第一下拉NMOS晶體管201、第二 NMOS傳輸管205、第一上拉PMOS晶體管203的漏端;接第二下拉匪OS晶體管202、第二上拉PMOS晶體管204的柵端。存儲單元數(shù)據(jù)反223接第二下拉NMOS晶體管202、第二上拉PMOS晶體管204的漏端;接第一下拉匪OS晶體管201、第一上拉PMOS晶體管203的柵端。電源電壓224接第一、二上拉PMOS晶體管203、204的源端。虛地117接第一、二下拉NMOS晶體管201、202的源端。
[0028]第一、二下拉NMOS晶體管201、202和第一、二上拉PMOS晶體管205、206組成的反相器交叉耦合首尾相連，負責存儲存儲單元數(shù)據(jù)222和存儲單元數(shù)據(jù)反223。
[0029]第一、二匪OS傳輸管205、206由字線115控制，通過位線220和位線反221對存儲單元數(shù)據(jù)222和存儲單元數(shù)據(jù)反223進行讀寫操作。
[0030]如圖4所示，NMOS電流源400由NMOS晶體管401組成，其漏端接虛地117，柵端接寫字線反信號116，源端接地225。一行共用虛地的存儲單元402由位寬個圖3中存儲單元300組成，它們共用同一條字線115和同一個虛地117。
[0031]在保持模式和讀操作時，寫字線反信號116為高，NMOS電流源400中NMOS晶體管402打開，虛地被拉到地117，此時存儲單元300與圖2中傳統(tǒng)存儲單元200相同。在寫操作時，對于被選中的行402，字線信號拉高115，寫字線反信號拉低116，NM0S電流源400中NMOS晶體管402關(guān)斷，虛地浮空117，存儲單元300中負責存儲的兩個交叉耦合的反相器間的正反饋被打斷，存儲單元300更容易被改寫。在字線信號115的下降沿，即寫操作結(jié)束時，寫字線反116信號拉高，NMOS電流源400中匪OS晶體管402打開，虛地117被拉到地，存儲單元300進入保持模式。
[0032]如圖5所示，字線譯碼器和驅(qū)動器子模塊由字線譯碼器子模塊501、反相器502、兩輸入或門503組成。反相器502的輸入接字線譯碼器子模塊501的輸出字線信號反510，輸出接字線115。兩輸入或門的一個輸入接本地寫使能反信號512，另一個輸入接字線反信號510，輸出接寫字線反信號116。
[0033]在保持時，字線反信號510為高，因此字線115為低，寫字線反信號116為高。
[0034]在讀操作時，對于譯碼無效的字線譯碼器子模塊501，字線反信號510為高，因此字線115為低，寫字線反信號116為高;對于譯碼有效的字線譯碼器子模塊501，字線反信號510為低，因此字線115為高，而由于讀操作時本地寫使能反信號512為高，因此寫字線反信號116為尚。
[0035]在寫操作時，對于譯碼無效的字線譯碼器子模塊501，字線反信號510為高，因此字線115為低，寫字線反信號116為高;對于譯碼有效的字線譯碼器子模塊501，字線反信號510為低，因此字線115為高，而由于讀操作時本地寫使能反信號512為低，因此寫字線反信號116為低。
[0036]在寫操作結(jié)束時，字線反信號510拉高，因此字線115為低，寫字線反信號116為高。
【主權(quán)項】
1.一種增強存儲單元寫能力的靜態(tài)隨機存儲器，其特征在于，包括控制電路與預譯碼器(101)，位線預充電與均衡器、靈敏放大器和寫驅(qū)動器(102)，字線譯碼器與驅(qū)動器(103)，NMOS電流源(104)，存儲陣列(105); 控制電路與譯碼器(101)通過多條行預譯碼(113)和一條本地寫使能反信號(114)連接字線譯碼器與驅(qū)動器(103);控制電路與譯碼器(101)還通過多條列控制信號(112)連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器(102);控制電路與譯碼器(101)的輸入端連接地址信號、寫使能信號反、片選信號反和時鐘信號(110); 位線預充電與均衡器、靈敏放大器和寫驅(qū)動器(102)的輸入輸出端連接寫數(shù)據(jù)和讀數(shù)據(jù)(111); 字線譯碼器與驅(qū)動器(103)通過多條字線信號(115)連接存儲陣列(105)，字線譯碼器與驅(qū)動器(103)還通過多條寫字線反信號(116)連接NMOS電流源(104); NMOS電流源(104)通過多條虛地(117)連接存儲陣列(105); 存儲陣列(105)通過多條位線(118)連接位線預充電與均衡器、靈敏放大器和寫驅(qū)動器(102)。2.根據(jù)權(quán)利要求1所述的一種增強存儲單元寫能力的靜態(tài)隨機存儲器，其特征在于，存儲陣列(105)由若干個存儲單元(300)組成，存儲單元的數(shù)量等于存儲器中字長行數(shù)乘以位寬列數(shù);其中存儲單元(300)由用于存儲的兩個交叉耦合反相器和用于讀寫的兩個NMOS傳輸管構(gòu)成，兩個交叉耦合反相器中的下拉NMOS晶體管的源端接虛地(117)，同一行存儲單元(300)共用一個虛地(117)。3.根據(jù)權(quán)利要求1所述的一種增強存儲單元寫能力的靜態(tài)隨機存儲器，其特征在于，所述NMOS電流源(104)由若干個NMOS晶體管構(gòu)成，NMOS晶體管的數(shù)量等于存儲器中字長個數(shù)；每個NMOS晶體管的漏端對應(yīng)連接接一行存儲單元(300)的虛地(117)，柵端接寫字線反信號(116)，源端接地。4.根據(jù)權(quán)利要求1所述的一種增強存儲單元寫能力的靜態(tài)隨機存儲器，其特征在于，所述字線譯碼器與驅(qū)動器(103)，由若干個字線譯碼器和驅(qū)動器子模塊(500)組成，字線譯碼器和驅(qū)動器子模塊(500)的數(shù)量等于存儲器中字長個數(shù);所述字線譯碼器和驅(qū)動器子模塊(500)由字線譯碼器子模塊(501)，一個反相器(502)和一個兩輸入或門(503)組成；反相器(502)的輸入接字線譯碼器子模塊(501)的輸出字線信號反(510)，輸出接字線信號(115);兩輸入或門(503)的一個輸入接本地寫使能反信號(114)，另一個輸入接字線反信號(510)，輸出接寫字線反信號(116)。
【文檔編號】G11C11/419GK205487356SQ201620269489
【公開日】2016年8月17日
【申請日】2016年3月31日
【發(fā)明人】熊保玉
【申請人】西安紫光國芯半導體有限公司